JPS5850025B2 - ハンドウタイソウチ オヨビソノ セイゾウホウホウ - Google Patents
ハンドウタイソウチ オヨビソノ セイゾウホウホウInfo
- Publication number
- JPS5850025B2 JPS5850025B2 JP11535874A JP11535874A JPS5850025B2 JP S5850025 B2 JPS5850025 B2 JP S5850025B2 JP 11535874 A JP11535874 A JP 11535874A JP 11535874 A JP11535874 A JP 11535874A JP S5850025 B2 JPS5850025 B2 JP S5850025B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- organic film
- ion implantation
- metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の電極配線の形成に関するものであ
る。
る。
半導体装置、特に集積回路では電極配線の形成工程では
主にホトエツチング法が用いられている。
主にホトエツチング法が用いられている。
すなわち半導体素子領域が形成された後、電極形成の為
の窓開けが酸化膜になされ電極配線用の金属、例えばア
ルミニウム等の被膜が被着される。
の窓開けが酸化膜になされ電極配線用の金属、例えばア
ルミニウム等の被膜が被着される。
次に通常のホトプロセス、すなわち、ホトレジスト塗布
、プリベーク、露光、現像等を経て、所定のパターンを
形成し、該ホトレジスト被膜を保護体にして適当なエツ
チング液中で、露出しているアルミニウムを腐食除去し
、最後にホトレジスト被膜を除去すると、電極配線形成
の工程は終了する。
、プリベーク、露光、現像等を経て、所定のパターンを
形成し、該ホトレジスト被膜を保護体にして適当なエツ
チング液中で、露出しているアルミニウムを腐食除去し
、最後にホトレジスト被膜を除去すると、電極配線形成
の工程は終了する。
この様な従来の方法においては、酸化膜の段差が大きい
場合や、また段部の形状が鋭い(テーパーが大きい)場
合は、アルミニウムが段部で切断され断線となる事故が
多発し、歩留りを著しく低下させる原因となっている。
場合や、また段部の形状が鋭い(テーパーが大きい)場
合は、アルミニウムが段部で切断され断線となる事故が
多発し、歩留りを著しく低下させる原因となっている。
また多層配線を行なう場合は、一層目の電極配線をホト
エツチングにより形成すると、例えばアルミニウム配線
の場合は、段部の断面はほぼ直角となっており、従って
この後、気相成長法により5i02を被着して一層目と
二層目の絶縁層とし、次に二層目のアルミニウム配線を
再びホトエツチングで行なうと一層目の配線層の段部で
断線が生じ、歩留りは著しく悪くなる。
エツチングにより形成すると、例えばアルミニウム配線
の場合は、段部の断面はほぼ直角となっており、従って
この後、気相成長法により5i02を被着して一層目と
二層目の絶縁層とし、次に二層目のアルミニウム配線を
再びホトエツチングで行なうと一層目の配線層の段部で
断線が生じ、歩留りは著しく悪くなる。
また配線層間の絶縁層である5102に気相成長に特有
のゴミ、によるピンホール等の欠陥が多発し、一層目と
二層目がショートし歩留りを著しく悪くする要因の一つ
となる。
のゴミ、によるピンホール等の欠陥が多発し、一層目と
二層目がショートし歩留りを著しく悪くする要因の一つ
となる。
本発明の目的は従来よりも簡単な工程を経て、しかも断
線及び層間のショートを生じることのない電極配線及び
多層配線を有する半導体装置を提供することにある。
線及び層間のショートを生じることのない電極配線及び
多層配線を有する半導体装置を提供することにある。
本発明の一実施例は半導体基体の一生平面上に半導体素
子が形成され、その上に該半導体素子の電極よりの導出
部分以外に選択的に絶縁膜が形成された後、前記電極よ
りの導出部分を除く部分に有機被膜が選択的に形成され
、しかる後有機被膜を含む全面に有機被膜が硬化する程
度にイオン注入処理が施され、しかる後に電極配線が形
成されることを特徴とする。
子が形成され、その上に該半導体素子の電極よりの導出
部分以外に選択的に絶縁膜が形成された後、前記電極よ
りの導出部分を除く部分に有機被膜が選択的に形成され
、しかる後有機被膜を含む全面に有機被膜が硬化する程
度にイオン注入処理が施され、しかる後に電極配線が形
成されることを特徴とする。
本発明の他の実施例は、半導体装置の一生平面上に、半
導体素子が形成され、その上に半導体素子の電極よりの
導出部分以外に選択的に絶縁膜が形成され、その上に一
層目の金属電極配線がなされた後、一層目金属電極配線
と次に形成される二層目の金属電極配線とを接続する為
の部分を除く全面に有機被膜が選択的に形成され、しか
る後この有機被膜を含む全面に有機被膜が硬化する程度
にイオン注入処理が施された有機被膜を多層配線間の絶
縁層とした後、二層目の金属電極配線が形成されること
を特徴とする。
導体素子が形成され、その上に半導体素子の電極よりの
導出部分以外に選択的に絶縁膜が形成され、その上に一
層目の金属電極配線がなされた後、一層目金属電極配線
と次に形成される二層目の金属電極配線とを接続する為
の部分を除く全面に有機被膜が選択的に形成され、しか
る後この有機被膜を含む全面に有機被膜が硬化する程度
にイオン注入処理が施された有機被膜を多層配線間の絶
縁層とした後、二層目の金属電極配線が形成されること
を特徴とする。
又本発明の半導体装置はか\る製造方法によって形成さ
れた一層配線構造及び二層配線構造、更には同様の工程
をくり返して形成された多層配線構造を有することを特
徴とする。
れた一層配線構造及び二層配線構造、更には同様の工程
をくり返して形成された多層配線構造を有することを特
徴とする。
このように本発明は有機被膜をイオン注入により硬化し
たものである。
たものである。
イオン注入により硬化された膜は加熱により硬化された
膜とは異なる物質に変換されている。
膜とは異なる物質に変換されている。
すなわちイオン注入により硬化された有機被膜は耐熱性
、機械的強度、密着性、耐薬品性等においてすぐれた膜
となっているから、本発明はもつとも好ましい半導体装
置およびその製造方法を提供することとなる。
、機械的強度、密着性、耐薬品性等においてすぐれた膜
となっているから、本発明はもつとも好ましい半導体装
置およびその製造方法を提供することとなる。
以下に本発明を図面を用いて詳細に説明する。
第1図a、b、c、d、e、f tgは従来の半導体装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
すなわちaは半導体基板1上に半導体素子領域2,3が
公知の選択拡散法によって形成された後、酸化膜4に電
極形成の為の窓開げがホトエツチング法にてなされた状
態を示している。
公知の選択拡散法によって形成された後、酸化膜4に電
極形成の為の窓開げがホトエツチング法にてなされた状
態を示している。
次にbに示すようにアルミニウム等の金属5が真空蒸着
法等にて被着された後、Cに示すようにホトレジスト被
膜6が通常のホトプロセスを経て選択的に形成される。
法等にて被着された後、Cに示すようにホトレジスト被
膜6が通常のホトプロセスを経て選択的に形成される。
次にホトレジスト被膜6を保護体にして露出しているア
ルミニウム層をエツチングした後、ホトレジスト被膜6
を除去するとdに示すように、金属の電極配線の形成工
程は終了する。
ルミニウム層をエツチングした後、ホトレジスト被膜6
を除去するとdに示すように、金属の電極配線の形成工
程は終了する。
この後適当な温度で金属とシリコンとの合金処理を行な
った後、ポンディングパッド部以外に気相成長法等によ
る5i02を保護膜として、選択的に形成すると通常は
全工程が終了する。
った後、ポンディングパッド部以外に気相成長法等によ
る5i02を保護膜として、選択的に形成すると通常は
全工程が終了する。
この後多層配線を行なう場合は、eに示すように、気相
成長法等により、5iO24′を全面に形成した後一層
目の金属配線層と二層目の金属配線層とを接続する為の
部分以外に、通常のホトプロセスを経てホトレジスト被
膜6、を選択的に形成しホトレジスト被膜を保護体にし
て、露出しているSiO2をエツチングした後、ホトレ
ジスト被膜を除去するとfのようになる。
成長法等により、5iO24′を全面に形成した後一層
目の金属配線層と二層目の金属配線層とを接続する為の
部分以外に、通常のホトプロセスを経てホトレジスト被
膜6、を選択的に形成しホトレジスト被膜を保護体にし
て、露出しているSiO2をエツチングした後、ホトレ
ジスト被膜を除去するとfのようになる。
この後、b−dと同様の工程を経て二層目の金属配線層
5′を形成するとgに示すように多層配線の形成工程は
終了する。
5′を形成するとgに示すように多層配線の形成工程は
終了する。
この後、適当な条件で通常は熱処理が施されて全工程が
終了となる。
終了となる。
この様な従来の方法においては、酸化膜40段差が大き
い場合や、あるいは段部のテーパーがほぼ直角になった
場合は、その上部のアルミニウム等の金属配線層5に断
線が生じることが多い。
い場合や、あるいは段部のテーパーがほぼ直角になった
場合は、その上部のアルミニウム等の金属配線層5に断
線が生じることが多い。
また多層配線を行なう場合は、一層目の配線層5上で二
層目の配線層5′の断線が生じる事故が多発する。
層目の配線層5′の断線が生じる事故が多発する。
特にアルミニウムを配線層として使用する場合はこの傾
向が著しい。
向が著しい。
また、配線層間の絶縁層となるS i 024’は、気
相成長法によって被着されるので、気相成長法に特有の
ゴミが付着する。
相成長法によって被着されるので、気相成長法に特有の
ゴミが付着する。
すなわち、反応管の管壁に付着した5i02又は5ix
Oyが、基板上に落ちて付着し、ホトエツチングの工程
で5iO24′にピンホールが多発し歩留りを著しく低
下させる。
Oyが、基板上に落ちて付着し、ホトエツチングの工程
で5iO24′にピンホールが多発し歩留りを著しく低
下させる。
本発明においては、前述した様な欠点は除去される。
すなわち第2図A、B、C2Dは本発明の第1の実施例
を示す断面図である。
を示す断面図である。
すなわち第2図Aは半導体基板1上に半導体素子領域2
,3が公知の選択拡散法によって形成され、酸化膜4に
電極形成の為の窓開けがホトエツチング法にてなされた
後、再び通常のホトフロセスを経てホトシスト被膜6を
電極となるべき部分以外に選択的に形成した時の状態を
示している。
,3が公知の選択拡散法によって形成され、酸化膜4に
電極形成の為の窓開けがホトエツチング法にてなされた
後、再び通常のホトフロセスを経てホトシスト被膜6を
電極となるべき部分以外に選択的に形成した時の状態を
示している。
ここで、被膜6はホトレジストに限らず他の有機被膜で
あれば何でも良いが、電極部以外に選択的に被膜を簡単
に形成するという点においては、ホトレジストを使用す
るのが最適である。
あれば何でも良いが、電極部以外に選択的に被膜を簡単
に形成するという点においては、ホトレジストを使用す
るのが最適である。
すなわち、半導体装置の製造に使用されるホトレジスト
は高分子を主成物としている。
は高分子を主成物としている。
ネガタイプの場合は、例えばKMER(米国コダック社
製)0MR83(東京応化工業社製)、等は1・4−シ
スポリイソプレンを主成分としており、KPRCコダッ
ク社製)、08R(東京応化工業社製)等はポリケイ皮
酸ビニル、を主成分としている。
製)0MR83(東京応化工業社製)、等は1・4−シ
スポリイソプレンを主成分としており、KPRCコダッ
ク社製)、08R(東京応化工業社製)等はポリケイ皮
酸ビニル、を主成分としている。
又、ポジタイプの場合は、例えばAZ−111(米国シ
プレー社製)、0FPR(東京応化工業社製)、等はノ
ボラック樹脂を主成分としている。
プレー社製)、0FPR(東京応化工業社製)、等はノ
ボラック樹脂を主成分としている。
次にBに示すように該ホトレジスト被膜6を含む全面に
ホトレジスト被膜が硬化する程度に高濃度に各種イオン
8、を注入する。
ホトレジスト被膜が硬化する程度に高濃度に各種イオン
8、を注入する。
この時、ホトレジスト被膜6、中への各種イオンの注入
量を増して行くと、例えば31p+を1016/cd程
度注入すると、ホトレジスト被膜は硬化したような状態
となり、従来のホトレジスト被膜の性質とは全く異なる
物質げに変換され、機械的強度、耐熱性及び下地基板と
の密着性等の諸性質は飛躍的に良くなる。
量を増して行くと、例えば31p+を1016/cd程
度注入すると、ホトレジスト被膜は硬化したような状態
となり、従来のホトレジスト被膜の性質とは全く異なる
物質げに変換され、機械的強度、耐熱性及び下地基板と
の密着性等の諸性質は飛躍的に良くなる。
又、絶縁性も良い。ホトレジストに限らず、他の有機被
膜においても同様な現象が認められた。
膜においても同様な現象が認められた。
次に、Cに示すようにアルミニウム等の金属5を真空蒸
着法等にて被着し、再びホトレジスト被膜を選択的に形
成した後、該ホトレジスト被膜6を保護体にして露出し
ているアルミニウム5をエツチングするとDに示すよう
にアルミニウムの電極配線5の形成工程は終了する。
着法等にて被着し、再びホトレジスト被膜を選択的に形
成した後、該ホトレジスト被膜6を保護体にして露出し
ているアルミニウム5をエツチングするとDに示すよう
にアルミニウムの電極配線5の形成工程は終了する。
この後適当な温度でアルミニウムとシリコンとの合金処
理を施した後、ポンディングパッド部を除く部分に気相
成長法による5i02等の保護膜が形成されて全工程が
終了する。
理を施した後、ポンディングパッド部を除く部分に気相
成長法による5i02等の保護膜が形成されて全工程が
終了する。
この様に本発明では、第2図りに示すように、段部はイ
オン注入処理を施した有機被膜6′によって滑らかにお
おわれているので、従来のようにアルミニウム等の金属
配線5が酸化膜40段部で断線することはない。
オン注入処理を施した有機被膜6′によって滑らかにお
おわれているので、従来のようにアルミニウム等の金属
配線5が酸化膜40段部で断線することはない。
また、Aに示す様な構造は、電極形成の為の窓開げの工
程において該窓をホトエツチングによって形成する際に
エツチング後、ホトレジスト被膜をそのまま残しておき
、適当な熱処理により、該ホトレジスト被膜をもたらせ
ば同様な構造のものが得られ工程も短縮される。
程において該窓をホトエツチングによって形成する際に
エツチング後、ホトレジスト被膜をそのまま残しておき
、適当な熱処理により、該ホトレジスト被膜をもたらせ
ば同様な構造のものが得られ工程も短縮される。
次に本発明の第二の実施例を第3図E、F、Gに示す。
すなわちEは通常の方法により一層目の電極配線層5を
形成した後、一層目と二層目の配線層を接続する為の部
分以外にホトレジスト被膜6を選択的に形成した状態を
示している。
形成した後、一層目と二層目の配線層を接続する為の部
分以外にホトレジスト被膜6を選択的に形成した状態を
示している。
次にFに示すように該ホトレジスト被膜6を含む全面に
高濃度に各種イオン8を注入する。
高濃度に各種イオン8を注入する。
この高濃度にイオン注入処理を施されて硬化したホトレ
ジスト被膜6′を、一層目と二層目の層間の絶縁層とす
る。
ジスト被膜6′を、一層目と二層目の層間の絶縁層とす
る。
次にGに示すように二層目のアルミニウム等の配線層5
′を通常のホトエツチング法にて形成すると多層配線の
形成工程は終了する。
′を通常のホトエツチング法にて形成すると多層配線の
形成工程は終了する。
この後適当な条件で熱処理を施こすと全工程は終了する
。
。
二層以上の多層配線を行なう場合は、前述した工程をく
り返すことにより可能となることは勿論である。
り返すことにより可能となることは勿論である。
本実施例においては第3図Gに示すように一層目と二層
目の金属配線層5、及びq間の絶縁はイオン注入処理を
施されて硬化した有機被膜6′によって行なわれている
点において、従来とは全く異なっており、従来のように
、気相成長法によるSiO2は使用せず、またエツチン
グをする必要もないので、ピンホール等の欠陥は最小に
押えることができ、従って配線層間のショートは著しく
減少する。
目の金属配線層5、及びq間の絶縁はイオン注入処理を
施されて硬化した有機被膜6′によって行なわれている
点において、従来とは全く異なっており、従来のように
、気相成長法によるSiO2は使用せず、またエツチン
グをする必要もないので、ピンホール等の欠陥は最小に
押えることができ、従って配線層間のショートは著しく
減少する。
また素子を形成する過程において半導体基板上に形成さ
れる段部、及び一層目の金属配線層の段部においては、
イオン注入処理を施されたホトレジスト被膜6′で滑ら
かにおおわれるので二層目の金属配線層5′、が前記の
部分で断線することはない。
れる段部、及び一層目の金属配線層の段部においては、
イオン注入処理を施されたホトレジスト被膜6′で滑ら
かにおおわれるので二層目の金属配線層5′、が前記の
部分で断線することはない。
なお、第2の実施例において、第1の実施例に示した如
く、一層目の配線層5と酸化膜4との間にもイオン注入
処理された有機被膜6′を設けてもよいこと当然である
。
く、一層目の配線層5と酸化膜4との間にもイオン注入
処理された有機被膜6′を設けてもよいこと当然である
。
本発明には40Ar+、31p+等のイオンを用いるこ
とができる。
とができる。
たとえば、有機被膜(O8Rネガ型ホトレジスト)に4
Q A r+を加速電圧170KeVで1015〜1
016 (イオン/cyyDイオン注入するとN2ガス
雰囲気中で1ooo℃以上、15分間熱処理しても被膜
の膜厚の減少は認められない。
Q A r+を加速電圧170KeVで1015〜1
016 (イオン/cyyDイオン注入するとN2ガス
雰囲気中で1ooo℃以上、15分間熱処理しても被膜
の膜厚の減少は認められない。
一方、イオン注入を施していないO8Rネガ型ホトレジ
ストは200℃付近から膜厚の減少を生じる。
ストは200℃付近から膜厚の減少を生じる。
これにより上記イオン注入により有機被膜の耐熱性は飛
躍的に向上することがわかる。
躍的に向上することがわかる。
又、上記イオンのドーズ量を変化させると、有機被膜の
機械的強度および密着性は3X1015(イオン/cr
A)以上において、著しく向上し、たとえばそのスクラ
ッチ強度は酸化クロム(Crx、Oy)と同程度のもの
となる。
機械的強度および密着性は3X1015(イオン/cr
A)以上において、著しく向上し、たとえばそのスクラ
ッチ強度は酸化クロム(Crx、Oy)と同程度のもの
となる。
さらに、上記イオンを1×1015(イオン/cry)
導入した場合のホトレジストを49%フッ酸水溶液に浸
したが、このホトレジストのパターンは基板から剥れた
り変形したりすることはなかった。
導入した場合のホトレジストを49%フッ酸水溶液に浸
したが、このホトレジストのパターンは基板から剥れた
り変形したりすることはなかった。
一方、イオン注入処理をしていないホトレジストは上記
水溶液に侵されてしまう。
水溶液に侵されてしまう。
この様に本発明による有機被膜は耐薬品性および密着性
が著しく向上したものとなる。
が著しく向上したものとなる。
本発明においては、第一の実施例、第二の実施例で説明
したように、高濃度にイオン注入処理を施し硬化させた
有機被膜を金属の電極配線層の断線防止用として使用し
、また多層配線構造における配線層間の絶縁用として使
用している点において従来とは全く異なり新規性を有し
ている。
したように、高濃度にイオン注入処理を施し硬化させた
有機被膜を金属の電極配線層の断線防止用として使用し
、また多層配線構造における配線層間の絶縁用として使
用している点において従来とは全く異なり新規性を有し
ている。
第1図は従来の半導体装置の製造工程を示す断面図、第
2図は本発明の一実施例を示す断面図及び第3図は本発
明の他の実施例を示す断面図である。 1:半導体基板、2,3:半導体素子領域、4二酸化膜
、5:金属、6ニホトレジスト被膜。
2図は本発明の一実施例を示す断面図及び第3図は本発
明の他の実施例を示す断面図である。 1:半導体基板、2,3:半導体素子領域、4二酸化膜
、5:金属、6ニホトレジスト被膜。
Claims (1)
- 【特許請求の範囲】 1 半導体基体と、該半導体基体の一生平面上に選択的
に形成された絶縁膜と、電極導出部分を除く全面に形成
されイオン注入によって硬化された有機被膜と、前記有
機被膜上に形成された金属配線層とつ含むことを特徴と
する半導体装置。 2 半導体基体と、該半導体基体の一生平面上に選択的
に形成された絶縁膜と、前記絶縁膜上に選択的に形成さ
れた第1の金属配線層と、前記絶縁膜及び前記第1の金
属配線層上に形成されイオン注入によって硬化された有
機被膜と、前記有機被膜上に選択的に形成された第2の
金属配線層とを含むことを特徴とする半導体装置。 3 半導体基体の一生平面上に半導体素子を形成し、該
半導体素子の電極からの導出部分以外に選択的に絶縁膜
を形威し、前記電極よりの導出部分を除く前記絶縁膜上
に有機被膜を選択的に形成し、しかる後練有機被膜を含
む全面に該有機被膜が硬化する程度にイオン注入処理を
施し、しかる後に所定の電極配線を行うことを特徴とす
る半導体装置の製造方法。 4 半導体装置の一生平面上に半導体素子を形威し、該
半導体素子の電極からの導出部分以外に選択的に絶縁膜
を形威し、その上に第1の金属電極配線を形成し、該第
1の金属電極配線と次に形成される第2の金属電極配線
とを接続する部分を除く全面に有機被膜を選択的に形成
し、しかる後練有機被膜を含む全面に該有機被膜が硬化
する程度にイオン注入処理を施し、該イオン注入処理が
施された有機被膜を多層配線間の絶縁層とした後、前記
第2の金属電極配線を形成することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11535874A JPS5850025B2 (ja) | 1974-10-07 | 1974-10-07 | ハンドウタイソウチ オヨビソノ セイゾウホウホウ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11535874A JPS5850025B2 (ja) | 1974-10-07 | 1974-10-07 | ハンドウタイソウチ オヨビソノ セイゾウホウホウ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5169378A JPS5169378A (en) | 1976-06-15 |
JPS5850025B2 true JPS5850025B2 (ja) | 1983-11-08 |
Family
ID=14660540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11535874A Expired JPS5850025B2 (ja) | 1974-10-07 | 1974-10-07 | ハンドウタイソウチ オヨビソノ セイゾウホウホウ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5850025B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1884427A2 (de) | 2006-07-27 | 2008-02-06 | Ford Global Technologies, LLC | Selbstverlängernder Handhebel |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632731A (en) * | 1979-08-27 | 1981-04-02 | Fujitsu Ltd | Semiconductor device |
JPS5739736U (ja) * | 1980-08-18 | 1982-03-03 | ||
JPS5740956A (en) * | 1980-08-25 | 1982-03-06 | Fujitsu Ltd | Semiconductor device |
JPS58101439A (ja) * | 1981-12-12 | 1983-06-16 | Toshiba Corp | 半導体装置の製造方法 |
-
1974
- 1974-10-07 JP JP11535874A patent/JPS5850025B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1884427A2 (de) | 2006-07-27 | 2008-02-06 | Ford Global Technologies, LLC | Selbstverlängernder Handhebel |
Also Published As
Publication number | Publication date |
---|---|
JPS5169378A (en) | 1976-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3890636A (en) | Multilayer wiring structure of integrated circuit and method of producing the same | |
US3801880A (en) | Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same | |
US3846166A (en) | Method of producing multilayer wiring structure of integrated circuit | |
JPS59202636A (ja) | 微細パタ−ン形成方法 | |
JPS5850025B2 (ja) | ハンドウタイソウチ オヨビソノ セイゾウホウホウ | |
US3617818A (en) | Corrosion-resistent multimetal lead contact for semiconductor devices | |
JPH0729846A (ja) | 半導体装置の電極形成方法 | |
JPS5932895B2 (ja) | 半導体装置およびその製造方法 | |
JPS6314498B2 (ja) | ||
JP2002198370A (ja) | 半導体装置および半導体装置の製造方法 | |
JPS58216443A (ja) | 半導体装置の製造方法 | |
JPS6125219B2 (ja) | ||
JPH07240403A (ja) | エッチング方法 | |
JPS6251242A (ja) | 多層配線の製造方法 | |
JPH02152258A (ja) | Lsi用中間酸化膜の製造方法 | |
JPS6153858B2 (ja) | ||
JPH0330295B2 (ja) | ||
JP2589471B2 (ja) | 半導体装置の製造方法 | |
JPH0231448A (ja) | 半導体装置の製造方法 | |
JP2912002B2 (ja) | 半導体装置の製造方法 | |
JP2964598B2 (ja) | 半導体装置の製造方法 | |
JPS6366049B2 (ja) | ||
JPS62177943A (ja) | 多層配線構造の製造方法 | |
JPS5946419B2 (ja) | 半導体装置におけるポリイミド膜の形成方法 | |
JPS62296443A (ja) | 半導体装置及びその製造方法 |