JPS5848147A - プログラム呼出し方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 アセンブリ・レベルの言語で１かれた７０グラムのサイ
ズは、従来、命令のアドレス・フィールドによってもた
らされるアドレス範囲によって制限されていた。アドレ
ス範囲如よって、サブルーチンおよびデータ作業用記μ
ｓ＠購の全てを含む主プログラムが常駐する論理アドレ
ス空間が定義されていた。

論理アドレス空間の制限を克服するため、適用業務プロ
グラマ−は、プログラムの諸部分に、入出力装置から読
み込まれたプログラムの他の部分１、ｔ−バーレイして
いた。オーバーレイによシ、アドレス空間の諸部分をプ
ログラムの異なる部分のために時間系列的に再使用する
ことによって、プログラムのサイズが使用可能アドレス
空間を上回るようにすることができる。プログラムのオ
ーバーレイは、適用業務プログラマ−が論理アドレス空
間の使用を予め計画することを必要とする。

大きな適用業務プログラムでは、プログラム・オーバー
レイは極めて複雑になる。

タスクがより複雑になるにつれて、実行順序に関係なく
、よシ大きなアドレス空間をもたらす必要ができて＠左
。

より大きな論理アドレス空間をアクセスするためのもう
１つの方法が、ＩＢＭ３６００金融機関通信システムで
実現された。これは１つの論理アドレス空間ないしセグ
メントから命令を＠シ出して、別の論理アドレス空間な
いしセグメントに記１する回路を設けたものである。こ
の方法は、使用可能なアドレス空間を有効に倍増するが
、プログラムもデータも元のアドレス空間サイズを越え
ることはできない。

上述の簡拳な方法の改良がＩＢＭ３７０アーキテクチャ
の仮想記は間＠能を使用した方法によって実現される。

ＩＢＭ３７０システムの仮想記ｉ間！！！能は、汎用レ
ジスタ（ＧＰＲ）３および１４ならびに制菌レジスタ１
および７を画用してツーログラム実行を実アドレス空間
ないしセグメントの境界を越えてパスする、いくつかの
命令（たとえばプログラム呼出し、１次移動、プログラ
ム転送など）を追加したものである。ＧＰＲ３は、戻り
アドレス空間を含み、ＧＰＲ１４は、戻シ命令カウンタ
を含んでいる。劃−レジスタ１は、新しいアドレス空間
に対す・るセグメント・テーブル・ポインタを含み、劃
−レジスタフは古いアドレス空間ないし呼出しアドレス
空間に対するセグメント・テーブル・ポインタを含んで
いる。この仮想記慮間ｅ能によりアドレス空間の境界を
越えた呼出しおよびアドレス空間の境界を越えたデータ
移動がＯＴ能となる。

さらに最近になって、インテル社は上述の各方法をスタ
ック本位に組合せたものを使用したマイクロプロセッサ
・システムを発表した。インテル社のマイクロプロセッ
サでは、コード・セグメントおよびデータ・セグメント
のアドレス空間は、特殊コード・セグメント・レジスタ
および特殊データ・セグメント・レジスタの内容によっ
て定義される。スタック・セグメント・レジスタおよび
予備データ・セグメント・レジスタも設けられている。

セグメント・レジスタの内容は、命令のアドレス・フィ
ールドによって定義できるよりもはるかに大きなアドレ
ス空間中でアドレスを作成するため、シフトされプロセ
ッサ回路によってプログラム命令からの論理アドレスに
加えられる。アドレス空間ないしセグメントはセグメン
ト・レジスタ中のアドレスでスタートし、他のプログラ
ムによって付近のアドレスでスタートするように定義さ
れている他のアドレス空間と同じ広がりをもって、６４
にバイトに対してランする。各プログラムは、移動命令
を実行して、セグメント・レジスタ中の基底アドレスを
変更するこ゛とができる。

コード・セグメント・レジスタを更新して、実行を他の
アドレス空間中のプログラムにパスするためのフィール
ドを含む、セグメント間呼出し命令も備えられている。

コード・セグメント・レジスタの更新に加えて、呼出し
プログラムのセグメント基底アドレスおよび呼出しプロ
グラムの命令カウントがスタックにブツシュされる。呼
出されたプログラムがセグメント間リターンを実行する
とき、実行継続のだめ、呼出しプログラムのだめのセグ
メント基底アドレスおよび命令カウントがスタックから
ポツプされる。

上述の先行技術によるアーキテクチャは、プロダラム実
行側−を論理アドレス空間の外側のプログラム命令にパ
スすることをもたらすが、データアドレス空間の管理、
特に再入５Ｔ能なまたは再帰的プログラム実行全有効に
もたらすものではない。

例えば、呼出し、プログラムは、呼出されたプログラム
が呼出しプログラムのアドレス空間または新しいデータ
・アドレス空間を利用するかどうかに対する側副手段を
もつ必要がある。−万、再入町ｑ目なまたは反復して呼
出されるプログラムのデータ・アドレス空間に対する必
要性は、呼出されるプログラムとして定義するのが最も
よい。先行技術によるインテル社のシステムではデータ
・アドレス空間の基底アドレスが、セグメント・レジス
タへの移動指令を開用して、呼出しプログラムまたは呼
出されるプログラムのどちらかによって定義できる。ど
ちらのプログラムも、アドレス空間ないしセグメントの
長さを命令のアドレス・フィールドのアドレス範囲以下
に制限できるので、呼出されるプログラムが別のプログ
ラムによって記憶されたデータの上に誓き込″！ないこ
とを保証する＠溝はない。

発明の概要 本発明は、異なる論理アドレス空間ないしセグメント中
で作動するプログラム間で実行側−およびデータ・アク
セスをうまくパヌできる能力を与えることにより、所与
の適用業務を適当な数のプログラム又はプログラム・サ
ブルーチンに分割し、その各々をそれぞれ可変長の異な
る論理アドレス空間ないしセグメントに置くことに５１
ｔｉＱにする。

各プログラムは、それがその論理アドレス空間を占める
唯一のプログラムであるかのように１込むことができる
。これらのプログラムのあるものはプログラム・アドレ
ス空間が例えば１６ピツト・アドレス母線によって制限
されている簡＃−なマイクロコンピュータ用に、以前に
作成されたものであってもよい。

本発明の重要な側面として、記は域は呼出し実行の一部
として動的に割り振られ、かくて、データまたは制−〇
損失なしに、１つまたはそれ以上の呼出しプログラムに
よって古人可能プログラムの多重並行呼出しが可能であ
る。例えば、プログラムＡがプログラムＢを呼出し、プ
ログラムＢがリターンする前にタスクの切換えが起った
場合には、プログラムＢによるプログラムＡ呼出しの状
況または＠能に干渉することナク、プログラムＣもプロ
グラムＢを呼出すことができる。再帰的な例テハ、プロ
グラムＡがプログラムＢを呼出し、そしてプログラムＢ
がプログラムＣを呼出す場合、プログラムＢによるプロ
グラムＡ呼出しの状況または＠能に干渉することなく、
プログラムＣがやはシブログラムＢを呼出すことができ
る。

本発明のさらに精巧な例では、記は域を先に呼出しプロ
グラムに割り振られた同じ記１’Ｒ’２間から、呼出さ
れ光プログラムに割り振ることができる。

このようにして　ｌ出されたプログラムはデータ移動を
伴うことなしに呼出しプログラムのデータ・アドレス空
間をアクセスすることができる。

本発明の実施例では、マイクロプログラムは、各適用業
務の名称およびそれに関連するプログラム・セグメント
基底アドレスおよびセグメント長さを記憶したネーム・
リストを維持している。マイクロプログラムはまた、呼
出される全てのプログラムの各セグメントの状況、基底
アドレスおよび長さを含む、１藺以上のブツシュダウン
・スタックを維持している。望ましくは、各タスクにつ
いて別個のスタックを維持して、タスクをそれらが独立
の出力操作の完了によって決定されるように開始される
のと異なる順序で完了できるようにするとよい。例えば
、タスクをキーボード表示端末ユーザにサービスする仮
想コンピュータトスることができる。

プログラミング言語は、新しいプログラム・セグメント
をプログラム名によって参照し、データ・アドレス空間
を呼出しプログラムと共用にするかそれとも自由記憶域
から新たに割り振るべきかを指定する、呼出し命令を含
むように拡張される。

割り振るべき新しい各記憶セグメントの長さを決定する
ため、プログラム・セグメント中のフィールドがアクセ
スされる。対応するリターン命令がそれ自身のアドレス
空間において呼出しプログラムへ制御を戻す。′ 実施例の説明 ここで第１図を参照すると、命令インタープリタ−１１
、ネーム・リスト１３、スタック１５およびアドレス制
御装置１７を含む１６ビツト・コンピュータが例示され
ている。これらの要素は、命令インタープリタ−１１に
よって実行されるプログラム言語の命令フィールドによ
ってアドレスできるよりも多くの記［２間をもつメモリ
１９のアドレシングを制−するように相互作用する。ス
タック１５は、望ましくは多重プログラム式環境中の各
タスクまたは主プログラムごとに別個のリストないしス
タックを含むようにするとよい。タスクは、例えば複数
のキーボード表示装置のうちの１つにサービスすること
ができる。記述を完全にするため通常の隊造め演算論狸
機隊（ＡＬＵ）２１が示しである。命令インタープリタ
−１１は、命令実行の際に他のメモリｒｒ装置にアドレ
スするためメモリ１９から命令を受は暇って、演算論ａ
機購２１およびアドレス制御ｌ［１１装置１７を劃−す
る。

第２図は、この実施例のネーム・リストの書式を示した
ものである。この実施し１のネーム・リストは２６ワー
ドのリストであ１す、各ワードは１つのネーム・フィー
ルド、１つの４バイト・アドレス空間フィールドおよび
１つの２バイト長フイールドを含む。この実施列では、
簡潔にするため、ネームは１バイト中に記はできる単一
の英字に限定しである。実際には、ずっと長いネームが
望まれるはずである。

第３図は第４Ｃ図に示すような記は載量命令、すなわち
１つの８ビツト命令コード、論理アドレス空間ないしセ
グメント識別用の２つの４ビツト・フィールドおよび２
つの１６ビツト・アドレス・フィールドを含む６バイト
の命令を実行しながら、本発明を用いてアドレス位置を
アクセスするだめの簡ｖＩＬな実施例を示したものであ
る。各セグメント識別フィールドは、インテル社のマイ
クロ・プロセッサのセグメント上乗り接頭部と類似のも
令レジスタ１０１に記ｌされている。第３図はまた、呼
出しプログラムＭの最終データ・セグメントの基底アド
レスおよび長さ、呼出されるプログラム用の命令ポイン
タおよび状況バイト、それに呼出されるプログラムＮの
各セグメントの基底アドレスおよび長さを含む、スタッ
ク１５の一一分を示している。先行技術とは異なり、ス
タック１５は、呼出しプログラムに関係する各セグメン
トの長さを含んでいることを指摘しておく。この簡単な
実施しｌでは、呼出されるプログラム用のセグメントも
スタック１５上に置かれ、各アドレスを計算するためス
タック１５から直接使用される。

スタック１５の使用により、各セグメントの現基底アト
Ｖスを配慮するために別個のレジスタ・セットを設ける
必要性がなくなる。

命令レジスタ１０１およびスタック１５のｆｌ！！棹、
第３図には命令解読！！１９１１の一部である解読・順
序実行装置２１１が示しである。

第３図にはまた、アドレス側−装置１７の一部が示しで
ある。スタック１５中の旧しい項目にアクセスするため
、呼出しレベルがセグメント番号フィールドと組み合わ
されている。スタック１５のゼロレベルは、所与のタス
クの主プログラムに対する基底セグメント・アドレスお
よび長さを記はしている。別のプログラムに対する呼出
しが行なわれる度に、レベル・レジスタ１０３中の番号
が増分される。リターン毎にレベル・レジスタ１０３は
減分される。タスクの切換えが起こると、レジスタ１０
３中のレベル番号を保管し、次に新しいタスク中で活動
的な呼出しの数に一致するように切換えなければならな
い。

ＡＮＤゲート１０５は、解読ｅ１１２２１１によっテ制
−サれて、レベル・レジスタ１０３の内容をＯＲゲー）
１０７’ｉｉ経て掛算器１０９にノくスする。

１）ＩＮ器１０９はこのレベルとスタック′１５の各レ
ベル中のバイト数である９６を掛ける。掛算器１０９の
出力が掛算器１１１の出力と加えられる。

掛１［ｌ５１１１は、スタック１５中の各項目が６バイ
トを含むので、解読機１ｌｆ２１１の制−下でゲート１
１３．１１５を介して受は叡る命令からのセグメント番
号に定数６を掛ける。従って、加算器１１７の入力は掛
算器１０９および１１１に接続され、望みのスタック項
目の最初のバイトを識別する和を生成するよ、うになっ
ている。第３図の例では、望みのスタック項目はデータ
・アドレス空間ないしセグメント２である。スタック１
５がメモリ中に配慮されている場合には、加算器１１７
の出力が次に基底スタック・アドレスと加算され、第３
図に示すようにデータ項目にアクセスするための実際の
アドレスが得られる。正しいスタック項目にアクセスす
ると、このスタック項目中に配慮されている４バイトの
基底アドレスが加１ｉｉｉ１９によって命令の１６ビツ
ト・アドレス・フィールドに加えられ、アドレスが得ら
れる。このアドレスがＡＮＤゲート１２１　ｆ介してゲ
ートアウトされ、直接または限られた量の実記憶がより
大きな仮想記はとして働けるようにする配慮管理論理回
路を介して、記μｓ域にアクセスする。

第２のオペランドは、ゲート１１４．１１５、１２６．
１２７を用いて同様にして得られ、かくて第２のセグメ
ント・フィールドおよび第２のアドレス・フィールドを
用いて第２のアドレスが生成される。

スタック１５を用いたアドレス制御装置１７の操作につ
いて説明してきたが、ネーム・リス）Ｂを用いて項目を
スタック１５に入れるために、第４Ａ図の呼出しくＣＡ
ＬＬ）命令を実行する命令インタープリタ−１１の操作
について次に説明する。第５図を参照すると、命令レジ
スタ１０１中に本発明の４バイトの呼出し命令が示しで
ある。

この場合も、この命令の第１バイトは命令コードであシ
、これはこの例ではデータ配慮セグメントを新しいプロ
グラム・セグメント中の新しい適用業務プログラムに割
り振り、実行側ＷＵを新しいプログラムに渡すように働
く。各呼出し命令と呼出されてｂる新しいプログラムの
名前が関連づけられている。この列では、学−の英字か
ら成るネームを仮定したので、ネーム・フィールドは１
バイトの長さしか必要としない。呼出し命令の第２バあ
る。呼出し命令の第３および第４バイトは、空間割り振
りバイトである。空間割り振りバイトの内容は、ビット
有意である。すなわち、２進数１が所与のピット位置に
存在すると、対応する番号のセグメントが自由記は域か
ら新たに割り振られることを示す。一方、所与のビット
装置に２進数ゼロがあると、呼出されるプログラムに対
する、対応する番号のアドレス空間が呼出しプログラム
の対応する番号のセグメントと同゛じであることを示す
。

再び第５図を参照すると、命令レジスタ１０１中の呼出
し命令の命令コード１分が解読されて、解読＠ＷＩＩ２
１１によって劃−される実行の順序を活動〔ヒする。呼
出し命令の実行順序の第１ステツプは、命令カウントを
４バイトだけ増分することである。こうすると、呼出さ
れたプログラムからリターンするとき、呼出しプログラ
ムの次の命令が開用０Ｔ能となる。次に、解読！！Ｉ購
２１１からの出力が、レベル・レジスタ１０３中の値を
増分する。掛算器１０９は、この場合も解読＠１１１２
１１によって劃−され、増分されたレベル・レジスタ１
０３によって指定される新たに割り振られたスタック・
レベルの第１項目を立置づける０命令カウンタは、各レ
ベルの第１項目であるから、加算器１５１ｔｉ、この新
しいレベルに対する次の項目にアクセスするため、スタ
ック・ポインタに数６をｖ口える。正しいスタック項目
にアドレスすると、命令のネーム・フィールドを用いて
、ネーム・リスト１３中の基底アドレスおよび長さデー
タを位置づけ、このアドレスされた項目でスタック１５
中に１き込めるようにする。この簡略ｆヒした例では、
インデックス・カウンタ２１３がネーム・リスト中の各
エントリを順序づけて、命令のネーム・フィールドをネ
ーム・リスト中の各ネームと比較できるようにする。比
較論理回路２１５によって一致が検出されると、プログ
ラム・セグメントの基底アドレスと長さを含むアドレス
空間情報がａＮＤゲ−）２１７を経て、この新しいレベ
ルでのスタック１５中の第２項目であるプログラム項目
にゲートされる。

プログラムの基底アドレスおよび長さをスタック中の適
ｉＥな項目に瞥き込むと、この基底アドレスを用いて、
新しいプログラムの第１の複数起重位置をアクセスし、
このプログラムが必要とする実行人口命令アドレスおよ
び各データ・アドレス空間の長さなどの項目を検索でき
るようにする。

次に第６図を参照しながら、簡単な杉のデータ・アドレ
ス空間の割り振りについて説明する。前述のように呼出
し命令の第３および第４バイトは、ビット有意な空間割
り振りバイトである。データ配慮アドレス空間は、イン
デックス・カウンタ２２３および自由配慮開始レジスタ
２２５の制−下で、自由アドレス空間から割り振られる
。自由記憶開始レジスタ２２５の内容は、プログラム・
アドレス空間またはセグメントの全てが割り振られたと
きに記ｌされたアドレスである。このレジスタは単に最
初の自由記Ｉ装置のアドレスを含むだけである。インデ
ックス・カウンタ２゛２３は、この例では各スタック・
レベルに１６の項目があるので、ゼロから１５までカウ
ントする。簡単にいうと、インデックス・カウンタ２２
３は、命令レジスタ１０１中の空間割り振りバイトのピ
ットへのアクセスを制御し、ヌタツ久項目に対するアク
セスの増分を制御し、プログラム中の第１の複数記１装
置へのアクセスを制御して、スタック中に。

誓き込むべき長さの＠を検索できるようにする。

第３図および第５図のものと類似の論理回路を用いて、
レベル・レジスタ１０３中の１直に９６を掛けることに
より、現レベルの第１のスタック項目を位置づける。そ
の積から９６を引くと、以前のレベルの対応する項目が
アクセスされる。第６図の簡略「ヒした記障割り振り方
法は、次のように行なわれる。インデックス・カウンタ
２２３のカウントがゼロの場合、入カポインドの命令カ
ウントがＡＮＤゲート２３９を介して新しいレベルに対
する第１のスタック項目にゲートされる。インデックス
・カウンタ２２３のカウントが２の場合、命令レジスタ
１０１中の第３バイトの第３ビツトがＡＮＤゲート２２
７ならびにインバータ２３１１データ・セグメントの基
底アドレスをセットアツプされているスタック・レベル
の第３項目中に記はできるようにする。第３ビツトが２
進数１の場合、ＡＮＤゲート２２７は、自由記は開始レ
ジスタ２２５の内容を基底アドレスとしてスタック１５
中にゲートする。同時に、プログラム・セグメントから
の長さがＡＮＤゲート２３７によってスタック１５中に
記ｌされる。自由記ｌ開始レジスタ２２５の内容がスタ
ック１５にコピーされると、加算器２３５はこの新しい
データ・セグメントの長さを、自由記は開始レジスタ２
２５（ＤＩＪ、前の内容に加え、かくて新しい自由記憶
開始アドレスが得られる。第３ビツトがこの場合のよう
に２進数ゼロであると、ＡＮＤゲート２２９に接続され
たインバータ２３１は、プログラムＭによって使用され
る対すするデータ・セグメントの基底アドレスおよび長
さを、プログラムＮのための第３項目に移動し、それに
よって以前にプログラムＭが使用したのと同じデータ・
セグメントをプログラムＮが使用できるようになる。こ
うしてプログラムＭとＮは実際にデータを移動せずに同
じデータを共用することができるので、他のデータを損
傷することが防止される。

第３図に戻ると、呼出し命令を実行する最終ステップと
して、この新しい適用業務プログラムに対する実行アド
レスの開始が新しいレベルにあるスタックの第１項目か
ら検索され、次の命令を吹出すべきアドレスとしてＡＮ
Ｄ１０Ｒゲート１２２．１２３を経てパスされる。こう
して実行側−が呼出しプログラムから呼出されるプログ
ラムに有効にパスさ才１．る。

ここで第７図の論理図を参照しながら、その論理回路の
例を用いて本発明のリターン命令（ＲＥＴＵＲＮ）ｖｉ
−説明する。リターン命令は、命令コードだけを含む拳
−バイト命令である。命令コードが解読され、実行順序
が解読機構２１１によって劃−されると、呼出されるプ
ログラムによって使用された記憶域の割り振りを解除し
、そして制御全呼出しプログラムに戻す。記は域の割り
振シ解除は、インデックス・カウンタ２４１によって実
施されるが、これはこの場合第６図について上記で説明
したプロセスとは逆に１５からゼロへとカウントする。

インデックス・カウンタ２４１はやはり第６図について
説明したのと同様に呼出されるプログラムおよび呼出し
プログラムの対応する基底アドレスへのアドレスを制−
する。これらの対応する基底アドレスは、排他的ＯＲゲ
ート２４３およびＯＲゲート２４５によって比較され、
この２つのアドレスが等しくない場合にはＡＮＤゲート
２４７．２４９に信号をもたらす。２つのアドレスが等
しくない場合、これは呼出されるプログラム中の基底ア
ドレスが自由記ｌ域から割り振られたことを意味する。

呼出されたプログラムはリターンしているので、以前に
割り振られたデータ記憶域を自由記憶域に戻す１ことが
できる。このことは、この非常に簡畦な列では、割り振
シを解除されるデータ記はアドレス空間の長さを減算器
２５１中の自由記憶開始レジスタ２ｉ５の内容から引く
ことによって実施される。呼出されるプログラムと呼出
しプログラムの対応するデータ空間の基底アドレスが同
じ場合、呼出されたプログラムは、以前に呼出しプログ
ラムに割シ振られたのと同じアドレスを使用しており、
従ってまだそれらを自由にしてはならない。記ｌ域が割
り振り　・を解除された後、レベル・レジスタ１０３中
のカウントがリターン命令によって減分され、呼出しプ
ログラムに戻ってその実行を継続できるようになる。リ
ターン命令の最終ステップは、このとき減分すれたレベ
ル・レジスタによって第３図のＡＮＤ１０Ｒゲート１２
２．１２３を升して指摘される命令カウンＩｆゲートシ
、呼出しプログラムＭの次の順次命令を検索して、プロ
グラムＭの実行を継続できるようにする。

第４Ｄ図のレジスター記憶域間命令は、本発明を用いて
有利に実現できるさらに進んだ拡張である。この命令の
命令コードはやはり第１バイトである。第２バイトは、
２個のレジスタを指定する。

ただし、第２のレジスタは少くとも３バイトのアドレス
情報を含んでおり、スタック中の情報を使用して任意の
アドレスを位置づけるのに、それが使用できる。第２の
レジスタ中に記憶される情報の第１バイトは、２つの４
ビツト数を含んでいる。

第１の数は第３図に示すレベル・レジスタ１０３中に記
憶されたレベル番号の代用となるレベル数である。第２
レジヌタの第１バイトの第２の４ピツト数もやはりセグ
メント番号である。第２および第３バイトはやはり１６
ビツトの変位ヤある。

第３図に戻ってレジスタＲ２の内容が命令レジスタ１０
１の第２、第３および第４バイト中に記憶されている場
合、Ａ、ＮＤゲート１０６はレジスタＲ２からのレベル
・フィールドをレベル・レジスタ１０３の内容の代用と
することがわかる。第４図の命令は、先行技術の命令と
同じく他のプログラムやそのデータに影響が及ぶ恐れが
あるので無差別に使用してはならない。

【図面の簡単な説明】

第１図は本発明に従ったネーム・リストおよびスタック
を含むコンピュータを示すブロック図、第２図はネーム
・リストの詳細な実施料を示す図、第３図は第１図のア
トシス制御［ｌ装置１７の一部を示すブロック図、第４
Ａ図は呼出し命令の様式を示す図、第４Ｂ図はリターン
命令の様式を示す図、第４Ｃ図Ｉｆｉ記慮穢間命令の様
式を示す図、第４Ｄ図はレジスター記憶載量命令の様式
を示す図、第５図は呼出し命令インタープリタ−の第１
の部分全示すブロック図、第６図は呼出し命令インター
プリタ−のメモリ割り振り部分を示すブロック図、第７
図はリターン命令インタープリタ−のブロック図である
。 出［［人　　インタブナシＭｙし・ビジネス・マシｉノ
ズ１ニアーローション代狸人　弁理士　　頓　　　宮　
　　孝　　　−（外１名）

Claims (1)

【特許請求の範囲】
1. セグメント間の呼出し命令を実行するためのディジタル
   計算機において、前記呼出し命令の命令コード部分を解
   読し且つ該命令の実行を制菌するだめの命令コード解読
   論理と、前記解読論理によってＰ８Ｕｆａされ且つ前記
   呼出し命令中の配慮被割振シンイールドの内容にら答し
   て新しいデータ・セグメントを被呼出しツーログラムへ
   割振るとともに、呼出しフ゛ログラムへ割振られたデー
   タ・セグメントをも前記被呼出しプログラムへ割振るた
   めの記ハ蛾割振シ論理とを備えたことを特徴とする、プ
   ログラム呼出し方式。