JPS5844525A - アクセス制御方式 - Google Patents

アクセス制御方式

Info

Publication number
JPS5844525A
JPS5844525A JP14293781A JP14293781A JPS5844525A JP S5844525 A JPS5844525 A JP S5844525A JP 14293781 A JP14293781 A JP 14293781A JP 14293781 A JP14293781 A JP 14293781A JP S5844525 A JPS5844525 A JP S5844525A
Authority
JP
Japan
Prior art keywords
input
data
program
access
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14293781A
Other languages
English (en)
Inventor
Hitoshi Kimura
均 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14293781A priority Critical patent/JPS5844525A/ja
Publication of JPS5844525A publication Critical patent/JPS5844525A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は送信データを優先1[K制御するアクセス制御
方式に関する。
端末制御装置において実行される応用ブリグラムは、具
−ザのニーズ郷によりその種類は多様であシ、且つその
数も多い。一般に端末制御装置の制御、処理手段として
は比較的小規模な処理装置(Yイタ四プ胃セサ等)が組
込まれている。このような端末制御装置に接続された入
出力装置に対し、上述のような多数の応用プログツムか
らのアクセス要求(例えばメツセージ送出)が生じた場
合には競合を生ずる。この九め従来は、応用プログツム
の作成時に、競合を避ける配慮を加えてブリグラムを作
成する必要がありた。
本発明は上記の問題点を解決するためKlされた40で
データの送信制御管容易とするアクセス制御方式の提供
を目的とする。
本発明は、複数の入出力装置と、複数の処理手おいて、
前配入出力装置毎に設けられた管理テーブルと、前記処
理手段からのアクセス要求データを前記管理テーブルに
格納する手段と、前記管理テーブル内のアクセス要求デ
ータの優先順位を判別する手段とを備え、前記処理手段
からのアクセス要求を生じた際、前記管理テーブルの優
先順位に基づいて、前記処理手段によシ発せられたデー
タを前記入出力装置に送出することを特徴とするアク七
ス制御方式である。
以下、本発明を図面によって説明する。第1図は本発明
の一実施例を説明するプルツク図、第2図は本発明の一
実施例を説明するフローチャートであシ、1,2.6は
メモリ、3はアクセス制御プログラム、4は制御プログ
ラム、5は処理部、A、B、Cはデータ、L 、It−
LFi入出力装置、P、 、P、 、Pnは応用ブーグ
ラム、Qo 。
Q、、Q茸は行列欄、T鵞e TI * TIはテーブ
ル、CHはチェイン欄、SWはスイッチ欄である。第1
図におけるメモリ6には、入出力装置Il、I。
及びI、)て対応して、それぞれテーブルT、、T。
及びT、を設けである。これらのテーブルには、チェイ
ン欄CHとスイッチ欄8Wとが設けられ、アクセス要求
に待ち行列を生じたときにチェイン欄CHKrlJを書
込み、またスイッチ欄SWKはrOJ 、rlJ 、又
は「2」を書込む。この他の行列欄Q・ *QzQ*は
、受付けられたアクセス要求が記録される欄である。
第1図において、応用プログラムP@−Pnがらアクセ
ス要求(例えばデータ送信依頼)が発せられ丸線、II
&理部5はアクセス制御プログラム3を実行させること
によシ、そのアクセス要求を、I10別にテーブルT1
〜T、に書込む。一方、アクセス制御プ璽グッム3は、
テーブル(T、〜T畠)のチェイン欄CHとスイッチ欄
8Wとを解析し送信すべきデータを決定する。例えば行
列欄Q、〜Q、は、Q・→Qmの順でレベルが高いとす
れば、データ81人、Cのl[K送出することを処理部
IK報せる。処理部5は制御プログラム4を起動して、
メモリ6内のデーjll(人〜C)を、31人、Cの順
に入出力装置I、〜1.へytgち。
上記O処理手順を示したのが@2図のフルーチャートで
ある。
以上のように本発明は、応用プログラムの作成時KI1
0状態とは関係なく、プログラムを作成することができ
、データの送信制御に関る処理を省略しうる利点を有す
る。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するプシツク図、第2
図は本発明の一実施例を説明するフローチャートであ)
、図中に用いた符号は次の通りである。 1.2.6はメモリ、3はアクセス制御プログラム、4
#i制御プログラム、5は処理部、A、B。 Cはデータ、工I+”Mr”aは入出力装置、P、。 P、、Pnは応用プログラム、Q、 、Q、  、Q。 は行列欄、T、 、T、 、T、けテーブル、C)(は
チェイン欄、SWはスイッチ欄を示す。 矛 1 図 アQ

Claims (1)

    【特許請求の範囲】
  1. 複数の入出力装置と、複数の処理手段とを有し、前記処
    理手段からのアクセス要求に基づいて、前記入出力装置
    にアクセスするアクセス制御方式において、前記入出力
    妓置毎に設けられた管理テーブルと、前記処理手段から
    Oアクセス要求データを前記管理テーブルに格納する手
    段と、前記管理テーブル内のアクセス要求データの優先
    順位を判別すゐ手段とを備え、前記処理手段からのアク
    セス要求音生じた際、前記管理テーブルの優先順位に基
    づいて、前記処理手段によ〉発せられたデーターを前記
    入出力装置に送出することを特許とすゐアクセス制御方
    式。
JP14293781A 1981-09-10 1981-09-10 アクセス制御方式 Pending JPS5844525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14293781A JPS5844525A (ja) 1981-09-10 1981-09-10 アクセス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14293781A JPS5844525A (ja) 1981-09-10 1981-09-10 アクセス制御方式

Publications (1)

Publication Number Publication Date
JPS5844525A true JPS5844525A (ja) 1983-03-15

Family

ID=15327107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14293781A Pending JPS5844525A (ja) 1981-09-10 1981-09-10 アクセス制御方式

Country Status (1)

Country Link
JP (1) JPS5844525A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60156137A (ja) * 1983-09-30 1985-08-16 Fujitsu Ltd 要求パタ−ンデ−タ転送装置
JPS6193009A (ja) * 1984-10-11 1986-05-12 木崎 学 衣類、果菜類の三方シ−ル機
JPS6193015A (ja) * 1984-10-11 1986-05-12 木崎 学 衣類、果菜類の三方シ−ル機における包装フイルム並びに被包装物の誘導装置
US5921067A (en) * 1996-08-14 1999-07-13 Fuji Photo Film Co., Ltd. Pillow type packaging apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60156137A (ja) * 1983-09-30 1985-08-16 Fujitsu Ltd 要求パタ−ンデ−タ転送装置
JPS6193009A (ja) * 1984-10-11 1986-05-12 木崎 学 衣類、果菜類の三方シ−ル機
JPS6193015A (ja) * 1984-10-11 1986-05-12 木崎 学 衣類、果菜類の三方シ−ル機における包装フイルム並びに被包装物の誘導装置
JPH0314682B2 (ja) * 1984-10-11 1991-02-27 Manabu Kizaki
US5921067A (en) * 1996-08-14 1999-07-13 Fuji Photo Film Co., Ltd. Pillow type packaging apparatus
US6109001A (en) * 1996-08-14 2000-08-29 Fuji Photo Film Co., Ltd. Tape attacher
US6119435A (en) * 1996-08-14 2000-09-19 Fuji Photo Film Co., Ltd. Tape attacher

Similar Documents

Publication Publication Date Title
JPS5844525A (ja) アクセス制御方式
JPS57111733A (en) Bus conversion system
JPS58169661A (ja) デ−タ処理システム
JPS57136203A (en) Process control system
JPS61101864A (ja) プログラム制御方式
JPS59188749A (ja) デ−タ転送制御方式
JPH01305461A (ja) バス使用権制御方式
JPH02129753A (ja) マルチプロセッサシステム
JPS61216069A (ja) チヤネル制御方式
JP2785855B2 (ja) 情報処理装置
JPS6314260A (ja) 通信制御プログラムの生成方式
JPH0533414B2 (ja)
JPS5999522A (ja) 入出力制御方式
JPS6158359A (ja) デ−タ伝送装置
JPS6126140A (ja) デ−タ交換方式
JPH02222059A (ja) マルチプロセッサシステム
JPS63304351A (ja) 周辺装置の共用制御方式
JPS5597655A (en) Memory access system
JPS61273659A (ja) デ−タ処理方式
JPH07319802A (ja) データ転送方式
JPS5724088A (en) Buffer memory control system
JPH0293971A (ja) メモリアクセス回路
JPH10187581A (ja) インターフェース装置およびインターフェース変更方法
JPH04175957A (ja) データ転送装置
JPH04162106A (ja) プログラマブルコントローラの遠隔入出力システム