JPS5840638A - マイクロプロセッサを用いた制御器のスタンバイ制御方式 - Google Patents
マイクロプロセッサを用いた制御器のスタンバイ制御方式Info
- Publication number
- JPS5840638A JPS5840638A JP56139081A JP13908181A JPS5840638A JP S5840638 A JPS5840638 A JP S5840638A JP 56139081 A JP56139081 A JP 56139081A JP 13908181 A JP13908181 A JP 13908181A JP S5840638 A JPS5840638 A JP S5840638A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- current
- microprocessor
- mpu
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スタンバイ用電源を動作用を源と共用し九マ
イクロプロセ、す使用の制＃器で、スタンバイ時の電ｔ
ｌＬ１に低減する制御方式に関する。
イクロプロセ、す使用の制＃器で、スタンバイ時の電ｔ
ｌＬ１に低減する制御方式に関する。
自動車に装備するマイクロプロセッサ（以下ＭＰ［Ｊと
略称する）使用の制御器でスタンバイ用電源が動作用電
源と同じである場合、例えばＭＰＵには常にパッチ、り
から電源が供給される状態としておき、スタンバイ時に
は単にＭＰＵが入力変化に応驕しないだけにする制御器
では、各種の外部センナにも同じバッテリから電流が流
れ得る状態であると（一般にスタンバイ時にもオンにな
っているセンナは少なくない〕バッテリの消耗を早め、
ＭＰＵ内部のＲＡＭ（ランダムアクセスメモリ）のデー
タを消失させる危険が生ずる。一般にはこｎ−ｔ−避け
るために各センナ毎に電流制限用の抵抗を挿入している
が、これらのセンナは機械的でその接点動作の安定化の
ために最小限必要な電流値が規定されているので、この
抵抗によるスタンバイ時の電流低減には一定の限界があ
る。
略称する）使用の制御器でスタンバイ用電源が動作用電
源と同じである場合、例えばＭＰＵには常にパッチ、り
から電源が供給される状態としておき、スタンバイ時に
は単にＭＰＵが入力変化に応驕しないだけにする制御器
では、各種の外部センナにも同じバッテリから電流が流
れ得る状態であると（一般にスタンバイ時にもオンにな
っているセンナは少なくない〕バッテリの消耗を早め、
ＭＰＵ内部のＲＡＭ（ランダムアクセスメモリ）のデー
タを消失させる危険が生ずる。一般にはこｎ−ｔ−避け
るために各センナ毎に電流制限用の抵抗を挿入している
が、これらのセンナは機械的でその接点動作の安定化の
ために最小限必要な電流値が規定されているので、この
抵抗によるスタンバイ時の電流低減には一定の限界があ
る。
本発明は、簡単な構成によってスタンバイ時の消費電ｆ
ｉ’ｔｊ！に低減しようとするもので、その特徴とする
ところは同一の電源をマイクロプロセッサの動作用電源
およびスタンバイ用電源に共用し、且つ蚊マイクロプロ
セ、すに対し各種センサ入力を与える外部センナの動作
用ｍ１ｌｌとしても使用する制御器のスタンバイ制御方
式において、該電源と該外部センナとの間に電流８Ｆ制
御スイ、チを介在させ、そして該マイクログクセアサが
スタンバイ状態になり九ときは禮ａまスイッチをオフに
する点にある。以下、図面を参照しながらこ／’Ｌを詳
細に底引する。
ｉ’ｔｊ！に低減しようとするもので、その特徴とする
ところは同一の電源をマイクロプロセッサの動作用電源
およびスタンバイ用電源に共用し、且つ蚊マイクロプロ
セ、すに対し各種センサ入力を与える外部センナの動作
用ｍ１ｌｌとしても使用する制御器のスタンバイ制御方
式において、該電源と該外部センナとの間に電流８Ｆ制
御スイ、チを介在させ、そして該マイクログクセアサが
スタンバイ状態になり九ときは禮ａまスイッチをオフに
する点にある。以下、図面を参照しながらこ／’Ｌを詳
細に底引する。
第１図は本発明のく略説明図で、１は電源、２はマイク
ロプロセ、す（ＭＰＵ）、５は外部セフｔ％４はスタン
バイ用のスイッチ、５は本発明に係る電流制御スイッチ
である。電源１からＭＰＵ ２にσ常時を流が供給され
る状態になっており、スイッチ４がオフであればＭＰＵ
２ は通常動作を行なう。
ロプロセ、す（ＭＰＵ）、５は外部セフｔ％４はスタン
バイ用のスイッチ、５は本発明に係る電流制御スイッチ
である。電源１からＭＰＵ ２にσ常時を流が供給され
る状態になっており、スイッチ４がオフであればＭＰＵ
２ は通常動作を行なう。
従ってこのときの１を源１は動作用電源である。これに
対しスイッチ４を閉じるとスタンバイ入力がオンとなり
、ＭＰＵ２は各種入力に応動しなめスタンバイ状態とな
る。このときｉｔ電源はＭＰＵ２内のＲＡＭ（図示せず
）に保持を流を流して内部データを保存するスタンバイ
用鑞源となる。一方、セン′ｖ！１も電源１を使用する
ので電流制御スイッチ５がなければ経路６からセンナ６
のうちの接点を閉じているものに１１１ｔ！Ｌが流れる
。本発明ではこれを避けるために、ＭＰＵ２がスタンバ
イ状態になると制御出力を出して該スイッチ５をオフに
する。
対しスイッチ４を閉じるとスタンバイ入力がオンとなり
、ＭＰＵ２は各種入力に応動しなめスタンバイ状態とな
る。このときｉｔ電源はＭＰＵ２内のＲＡＭ（図示せず
）に保持を流を流して内部データを保存するスタンバイ
用鑞源となる。一方、セン′ｖ！１も電源１を使用する
ので電流制御スイッチ５がなければ経路６からセンナ６
のうちの接点を閉じているものに１１１ｔ！Ｌが流れる
。本発明ではこれを避けるために、ＭＰＵ２がスタンバ
イ状態になると制御出力を出して該スイッチ５をオフに
する。
次に講２図を参照して本発明の一実施例を説明する。同
図Ｆｉ電源１全自動車用バ、テリとしたもので、その出
力電流Ｉｓは定電圧回路７全通してＭＰＵ２および複数
の外部セン？３ｔ〜３ｎに供給される。但し、外部セフ
？５１〜５ｎＫ＃”ｉ電ｔｌｔ、制御スイ。
図Ｆｉ電源１全自動車用バ、テリとしたもので、その出
力電流Ｉｓは定電圧回路７全通してＭＰＵ２および複数
の外部セン？３ｔ〜３ｎに供給される。但し、外部セフ
？５１〜５ｎＫ＃”ｉ電ｔｌｔ、制御スイ。
チ５を共通に、そしてプルアップ抵抗Ｒｔ−Ｒｎを個イ
ＡＫ通して１１ＥＩＬＩ ａが供給される。本例のスイ
ッチ５はｐＨｐ型のトランジスタで、ＭＰＵ２の出力ボ
ート［Ｆ］がスタンバイ時にＨ（ハイ）になることでオ
フになる。勿論動作時には出力ボート［Ｆ］ＦｉＬ（ロ
ー）でスイッチ５をオンにする。
ＡＫ通して１１ＥＩＬＩ ａが供給される。本例のスイ
ッチ５はｐＨｐ型のトランジスタで、ＭＰＵ２の出力ボ
ート［Ｆ］がスタンバイ時にＨ（ハイ）になることでオ
フになる。勿論動作時には出力ボート［Ｆ］ＦｉＬ（ロ
ー）でスイッチ５をオンにする。
上記構成であれば通常動作時にはスイッチ５がオンであ
るから、ＭＰＵ２がセ／す３亀〜３ｎからの入力ｆ検出
するのに支障Ｆｉない。そして、スタンバイ時にはセン
ナ３１〜３ｎのうち接点を閉じているものに流れる電流
Ｉｍｔ−遮断できるのでＶｅｅ Σ □ ｉ なる′ｔｔｌＬを節約できる。ここでＲ１はプルアップ
抵Ｍ、Ｒｘ〜Ｒｎのうちオンのセンナに対応するもので
あり、Ｖｅｅは定電圧化された電源電圧でおる。
るから、ＭＰＵ２がセ／す３亀〜３ｎからの入力ｆ検出
するのに支障Ｆｉない。そして、スタンバイ時にはセン
ナ３１〜３ｎのうち接点を閉じているものに流れる電流
Ｉｍｔ−遮断できるのでＶｅｅ Σ □ ｉ なる′ｔｔｌＬを節約できる。ここでＲ１はプルアップ
抵Ｍ、Ｒｘ〜Ｒｎのうちオンのセンナに対応するもので
あり、Ｖｅｅは定電圧化された電源電圧でおる。
以上述べたように本発明によれば、ＭＰＵ［用の制御１
ｉ１５でスタンバイ用電源が動作用電源と共用の場合で
も、ＭＰＵ以外へのスタンバイｑｔａを極力ＪＷｆｒす
るのでＭＰＵ内のＲＡＭのデータを長期間保存できる利
点がある。
ｉ１５でスタンバイ用電源が動作用電源と共用の場合で
も、ＭＰＵ以外へのスタンバイｑｔａを極力ＪＷｆｒす
るのでＭＰＵ内のＲＡＭのデータを長期間保存できる利
点がある。
第１図は本発明の概要説明図、第２図に不発明の一実施
例を示すＳ成因である。 図中、１は電源、２はマイクログロセッＹ、３゜３１〜
３ｎＦｉ外部七ンサ、５は電流制御スイッチである。 出願人 直士通テン株式会社 代理人弁理士 青 柳 稔第
２図
例を示すＳ成因である。 図中、１は電源、２はマイクログロセッＹ、３゜３１〜
３ｎＦｉ外部七ンサ、５は電流制御スイッチである。 出願人 直士通テン株式会社 代理人弁理士 青 柳 稔第
２図
Claims (1)
- 同−Ｏｔｍをマイクロプロセ、すの動作用電源およびス
タンバイ用電源に共用し、且つ該マイクロプロセ、すに
対し各種センナ入力を与える外部センサの動作用電源と
しても使用する制御器のスタンバイ制御方式において、
該電源と該外部セ／すとの間に電流制御スイッチを介在
させ、そして該マイクロプロセ、すがスタンバイ状態に
なったときは該電流スイッチをオフにすることｔ％黴と
する、マイクロプロセ、すを用いたｔ制御器のスタンバ
イ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56139081A JPS5840638A (ja) | 1981-09-03 | 1981-09-03 | マイクロプロセッサを用いた制御器のスタンバイ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56139081A JPS5840638A (ja) | 1981-09-03 | 1981-09-03 | マイクロプロセッサを用いた制御器のスタンバイ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5840638A true JPS5840638A (ja) | 1983-03-09 |
Family
ID=15237034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56139081A Pending JPS5840638A (ja) | 1981-09-03 | 1981-09-03 | マイクロプロセッサを用いた制御器のスタンバイ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548765A (en) * | 1990-08-28 | 1996-08-20 | Seiko Epson Corporation | Power saving display subsystem for portable computers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4725942U (ja) * | 1971-04-20 | 1972-11-24 |
-
1981
- 1981-09-03 JP JP56139081A patent/JPS5840638A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4725942U (ja) * | 1971-04-20 | 1972-11-24 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548765A (en) * | 1990-08-28 | 1996-08-20 | Seiko Epson Corporation | Power saving display subsystem for portable computers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984185A (en) | Portable computer having a battery voltage detecting circuit | |
| US5140557A (en) | Static random access memory of an energy-saving type | |
| JPS6349814B2 (ja) | ||
| JPS5840638A (ja) | マイクロプロセッサを用いた制御器のスタンバイ制御方式 | |
| CN218783570U (zh) | 继电装置 | |
| US5569965A (en) | Control method for reducing quiescent current | |
| CN118249791A (zh) | 继电装置和继电控制的方法 | |
| JPS6061816A (ja) | 電源制御回路方式 | |
| KR19990047479A (ko) | 파워-다운 모드 절환회로 | |
| JPH0248720A (ja) | ワンチップマイクロコンピュータ | |
| JPS5727322A (en) | Input and output controlling system of computer | |
| JPH02151914A (ja) | メモリカード監視装置 | |
| JPS62111777A (ja) | 印字制御装置 | |
| CN116665732A (zh) | 一种低休眠功耗的eMMC闪存控制器及其方法 | |
| JPS6017123B2 (ja) | デ−タ処理装置の無人運転装置 | |
| JPS6086037U (ja) | 電源起動回路 | |
| JPH02106141A (ja) | 電源供給方式 | |
| JPS5665553A (en) | Data communication control system | |
| JPS6466900A (en) | Semiconductor integrated circuit device | |
| JPS63106025A (ja) | 半導体集積回路装置 | |
| JPH04162293A (ja) | 半導体メモリ | |
| JPH02289994A (ja) | 半導体記憶装置 | |
| JPS61242856A (ja) | 印字制御装置 | |
| JPH04329453A (ja) | 情報処理装置 | |
| JPH04223712A (ja) | 論理回路デバイスのドライバ回路 |