JPS5837898A - ピ−クホ−ルド回路 - Google Patents
ピ−クホ−ルド回路Info
- Publication number
- JPS5837898A JPS5837898A JP56136809A JP13680981A JPS5837898A JP S5837898 A JPS5837898 A JP S5837898A JP 56136809 A JP56136809 A JP 56136809A JP 13680981 A JP13680981 A JP 13680981A JP S5837898 A JPS5837898 A JP S5837898A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- differential amplifier
- voltage
- emitter follower
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、高速、高精度に動作するピークホールド回路
に関する。
に関する。
アナログ波形のピーク値を保持するピークホールド回路
は、例えばＭＯＳ型のイメージセンナの出力をム／Ｄ変
換する等に際して有用である。つまシ、イメージセンナ
の出力はそれ自体では極めて細いパルス幅のパルス列で
あるから、各パルスのピーク値をデジタル値に変換して
メモリに記憶させる又は該ピーク値をテスタで表示させ
る等に際しては高速動作可能かつ高精度なピークホール
ド回路が必要である。第１図および第２図は従来のピー
クホールド回路の異なる例で、Ａｌ ｅ ＡＭは差動ア
ンプ、Ｃはピークホールド用のコンデンサ、ＳＷはリセ
ット用（放電用）スイッチ、Ｄは出力インピーダンスが
低い差動アンプＡＩ側へコンデンサＣの電荷が放電する
のを阻止するダイオードである。
は、例えばＭＯＳ型のイメージセンナの出力をム／Ｄ変
換する等に際して有用である。つまシ、イメージセンナ
の出力はそれ自体では極めて細いパルス幅のパルス列で
あるから、各パルスのピーク値をデジタル値に変換して
メモリに記憶させる又は該ピーク値をテスタで表示させ
る等に際しては高速動作可能かつ高精度なピークホール
ド回路が必要である。第１図および第２図は従来のピー
クホールド回路の異なる例で、Ａｌ ｅ ＡＭは差動ア
ンプ、Ｃはピークホールド用のコンデンサ、ＳＷはリセ
ット用（放電用）スイッチ、Ｄは出力インピーダンスが
低い差動アンプＡＩ側へコンデンサＣの電荷が放電する
のを阻止するダイオードである。
いずれの回路も第１の差動アンプ人！の非反転入力端（
ト）Ｋ入力電圧ｖｔｔ−印加し、その出力でコンデンサ
Ｃｔ−充電し、さらに該コンデンサＣの端子電圧￥ｒ第
２の差動アンプＡＩの非反転入力端（ト）Ｋ与えて出力
電圧Ｖｏｉ得るようＫしている点は同じであるが、嬉１
図の回路ではアンプＡｌ ｅ ＡＮの反転入力端θに出
力電圧Ｖｏ ｋ帰還している。差動アンプＡ！ｍＡ鵞の
利得を極めて大とすれば、反転、非反転両人刃端の電圧
はｔｌぼ郷しいから、第１図ではＶｉ＝Ｖ。
ト）Ｋ入力電圧ｖｔｔ−印加し、その出力でコンデンサ
Ｃｔ−充電し、さらに該コンデンサＣの端子電圧￥ｒ第
２の差動アンプＡＩの非反転入力端（ト）Ｋ与えて出力
電圧Ｖｏｉ得るようＫしている点は同じであるが、嬉１
図の回路ではアンプＡｌ ｅ ＡＮの反転入力端θに出
力電圧Ｖｏ ｋ帰還している。差動アンプＡ！ｍＡ鵞の
利得を極めて大とすれば、反転、非反転両人刃端の電圧
はｔｌぼ郷しいから、第１図ではＶｉ＝Ｖ。
となるが出力段Ｍから入力段ＡＩへの帰還がかかつてい
るので安定した高速動作を期し難い。これに対し第２図
の回路は各アンプＡｌ ｅ ＡＩが個々に帰還ループを
構成しているだけであるので高速動作は可能であるが、
ＡＩの出力ははぼｖ１１コンデンサＣの充電電圧従って
んの入力電圧はほぼＶｉ−ＶＦ、ＡＩの出力ＶＯもはぼ
そのＶｉ−ＶＦとなり、入力Ｖｉのピーク値と出力Ｖｏ
との間にダイオードＤの順方向電圧ＶＦ分の誤差を生じ
る。従って高精度な動作を期−侍する場合には使用し難
い。このように第１図、第２図の回路は動作の高速化ま
たは高精度化の一方を犠牲にしたものである。
るので安定した高速動作を期し難い。これに対し第２図
の回路は各アンプＡｌ ｅ ＡＩが個々に帰還ループを
構成しているだけであるので高速動作は可能であるが、
ＡＩの出力ははぼｖ１１コンデンサＣの充電電圧従って
んの入力電圧はほぼＶｉ−ＶＦ、ＡＩの出力ＶＯもはぼ
そのＶｉ−ＶＦとなり、入力Ｖｉのピーク値と出力Ｖｏ
との間にダイオードＤの順方向電圧ＶＦ分の誤差を生じ
る。従って高精度な動作を期−侍する場合には使用し難
い。このように第１図、第２図の回路は動作の高速化ま
たは高精度化の一方を犠牲にしたものである。
本発明は、簡単な構成によって高精度でしかも高速動作
−可能なピークホールド回路を提供するものであふ０本
発明は、エミッタホロワ接続された第１のトランジスタ
を通してピークホールド用のコンデンサを入力電圧で充
電し、そして該コンデンサの端子電圧を差動アンプの非
反転入力端に与え、ま几エミ、タホロワ接続された第２
のトラン圧ｔ−該差動アンプの反転入力端に帰還する結
線を施こし、さらに該コンデンサの電荷を放電するリセ
ット用スイッチを設けてなることを特徴とするが、以下
図示の実施例を参照しながらこれを詳細に説明する。
−可能なピークホールド回路を提供するものであふ０本
発明は、エミッタホロワ接続された第１のトランジスタ
を通してピークホールド用のコンデンサを入力電圧で充
電し、そして該コンデンサの端子電圧を差動アンプの非
反転入力端に与え、ま几エミ、タホロワ接続された第２
のトラン圧ｔ−該差動アンプの反転入力端に帰還する結
線を施こし、さらに該コンデンサの電荷を放電するリセ
ット用スイッチを設けてなることを特徴とするが、以下
図示の実施例を参照しながらこれを詳細に説明する。
第３図は本発明の一実施例で、正電圧をホールドする回
路例である。Ｑｌは第１のｎｐｎ トランジスタで、そ
のコレクタは抵抗Ｒ１金通して正電源式例えば＋１５Ｖ
）Ｋ接続される。このトランジスタＱＩはエミッタホロ
ワとして使用され、コンデンサＣはそのベース、エミッ
タ間を通して入力電圧ＶｉＫより充電される。コンデン
サＣのアースに対する端子電圧は差動アンプＡの非反転
入（カ一端（ト）Ｋ与えられる。この差動アンプＡの出
力ＶＯはエミッタホロワ接続されたｔＪＩＥ２のｏｐｎ
）ランジスタ（ｈｔ通して反転入力端θに帰還される
ｂよシ具体的には、トランジスタものベース、エミッタ
間を通して差動アンプＡの出力端から直列抵抗ＶＲ，Ｒ
鵞に電流を流し、このとき可食抵抗ＶＲの摺動端に発生
する電圧を該アンプの反転入力端θに印加する。尚、ト
ランジスタＱ！のコレクタは正電源ｖ”Ｋ＊続され、ま
た可変抵抗ＶＲと抵抗−はトランジスタものエミッタと
負電源ｖ−（例えば−１５ｖ）との間に直列に接続され
る。そして、リセット用スイッチｓｗはコンデンサＣの
高電位側と負電源Ｖ−とのＭＪＫ＊続され、リセットパ
ルスＲ８Ｔで周期的にオンオンされる。
路例である。Ｑｌは第１のｎｐｎ トランジスタで、そ
のコレクタは抵抗Ｒ１金通して正電源式例えば＋１５Ｖ
）Ｋ接続される。このトランジスタＱＩはエミッタホロ
ワとして使用され、コンデンサＣはそのベース、エミッ
タ間を通して入力電圧ＶｉＫより充電される。コンデン
サＣのアースに対する端子電圧は差動アンプＡの非反転
入（カ一端（ト）Ｋ与えられる。この差動アンプＡの出
力ＶＯはエミッタホロワ接続されたｔＪＩＥ２のｏｐｎ
）ランジスタ（ｈｔ通して反転入力端θに帰還される
ｂよシ具体的には、トランジスタものベース、エミッタ
間を通して差動アンプＡの出力端から直列抵抗ＶＲ，Ｒ
鵞に電流を流し、このとき可食抵抗ＶＲの摺動端に発生
する電圧を該アンプの反転入力端θに印加する。尚、ト
ランジスタＱ！のコレクタは正電源ｖ”Ｋ＊続され、ま
た可変抵抗ＶＲと抵抗−はトランジスタものエミッタと
負電源ｖ−（例えば−１５ｖ）との間に直列に接続され
る。そして、リセット用スイッチｓｗはコンデンサＣの
高電位側と負電源Ｖ−とのＭＪＫ＊続され、リセットパ
ルスＲ８Ｔで周期的にオンオンされる。
第４図は各部の波形図で、リセットパルスＲ８Ｔは入力
ｖ１を得るクロ、りと同期して発生される。
ｖ１を得るクロ、りと同期して発生される。
そしてパルスＲ８ＴがＬ（ロー）の期間スイッチＳＷを
オンにしてコンデンサＣの電荷を放電する（リセット）
。またパルスＲ８ＴがＨ（へイ）の期間はスイッチＳＷ
がオフであるから、コンデンサＣけ入力電圧Ｖｔで充電
され、その値を次にスイ、チＳＷがオンになるまでホー
ルドする。この回路ではＲ１＝Ｒ鵞＋ＶＲ％Ｒ黛）ＶＲ
ＩＣ設定し、 トランジスタＱｚ −（ｈは同種のもの
としてそのベース、エミッタ間電圧Ｖｌｌｌｌ ｙ Ｖ
ｉ＋ｇ雪’を等しくする。コンデンサＣの充電電圧はＶ
ｌ −Ｖｍｍ 、これがアンプＡの十端子に入力するの
で該アンプの一端子の電圧もＶｉ−ｖｌ！、抵抗ＶＲＩ
Ｃよる分圧効果を無視すると出力ＶｏはＱ雪のＶ１璽だ
け上り友電圧つま、９Ｖ１−Ｖｍ鵞十Ｖ曹鵞＝Ｖｉとな
る。こうしてトランジスタ９里のドロ、プ分Ｖｍ町がト
ランジスタＱ倉のドロップ分Ｖｍ旬で補償され、出力′
ＶｏはＶｉとなりて誤差が生じない、また、使用される
差動アンプＡは１段だけであるから構成が簡単であシ、
シかもフィードパ。
オンにしてコンデンサＣの電荷を放電する（リセット）
。またパルスＲ８ＴがＨ（へイ）の期間はスイッチＳＷ
がオフであるから、コンデンサＣけ入力電圧Ｖｔで充電
され、その値を次にスイ、チＳＷがオンになるまでホー
ルドする。この回路ではＲ１＝Ｒ鵞＋ＶＲ％Ｒ黛）ＶＲ
ＩＣ設定し、 トランジスタＱｚ −（ｈは同種のもの
としてそのベース、エミッタ間電圧Ｖｌｌｌｌ ｙ Ｖ
ｉ＋ｇ雪’を等しくする。コンデンサＣの充電電圧はＶ
ｌ −Ｖｍｍ 、これがアンプＡの十端子に入力するの
で該アンプの一端子の電圧もＶｉ−ｖｌ！、抵抗ＶＲＩ
Ｃよる分圧効果を無視すると出力ＶｏはＱ雪のＶ１璽だ
け上り友電圧つま、９Ｖ１−Ｖｍ鵞十Ｖ曹鵞＝Ｖｉとな
る。こうしてトランジスタ９里のドロ、プ分Ｖｍ町がト
ランジスタＱ倉のドロップ分Ｖｍ旬で補償され、出力′
ＶｏはＶｉとなりて誤差が生じない、また、使用される
差動アンプＡは１段だけであるから構成が簡単であシ、
シかもフィードパ。
りはその段だけで行なわれるので高速動作が可能となる
。尚、ｖＲｔ−ポテンショメータ型の可変抵抗としてい
るのは、アンプＡのオフセット量（このアンプは正、負
電源で動作して無人力時の出力Ｖｏは零レベルにあるが
、該レベルはアンプによって若干上下する。出力Ｖｏｆ
零レベルにする入力電圧をオフセット電圧という）ｔ−
調整可能とするためである。また〜も可変抵抗とすれば
トランジスタＱ黛のベース、エミ、り間に流す電流を変
えてＶｍｍｌ 、 Ｖ■旬相互間の誤差を補正できる。
。尚、ｖＲｔ−ポテンショメータ型の可変抵抗としてい
るのは、アンプＡのオフセット量（このアンプは正、負
電源で動作して無人力時の出力Ｖｏは零レベルにあるが
、該レベルはアンプによって若干上下する。出力Ｖｏｆ
零レベルにする入力電圧をオフセット電圧という）ｔ−
調整可能とするためである。また〜も可変抵抗とすれば
トランジスタＱ黛のベース、エミ、り間に流す電流を変
えてＶｍｍｌ 、 Ｖ■旬相互間の誤差を補正できる。
！５図は負電圧ホールドに適用した本発明の他の実施例
で、トランジスタＱｔ＊ＱｓｔＰガｐ型にした点、正負
電源Ｖ” ｅｖ−を入れ換え次点だけが第３図と異なる
。従って、その動作は第５図と同様に考えることができ
るので、各部電圧波形を第６図に示し、詳細説明は省略
する。
で、トランジスタＱｔ＊ＱｓｔＰガｐ型にした点、正負
電源Ｖ” ｅｖ−を入れ換え次点だけが第３図と異なる
。従って、その動作は第５図と同様に考えることができ
るので、各部電圧波形を第６図に示し、詳細説明は省略
する。
以上述べたように本発明によれば、高速且つ高精度に動
作可能なピークホールド回路を簡単な構成で実現できる
利点がある。
作可能なピークホールド回路を簡単な構成で実現できる
利点がある。
第１図および第２図は従来のピークホールド回路の異な
る例を示す回路図、第３図および第４図は本発明の一実
施例を示す回路図および波形図、第５図および第６図は
本発明の他の実施例を示す回路図および波形図である。 図中Ｑ！−Ｑｓは第１および第２のトランジスタ、Ｃは
ピークホールド用のコンデンサ、Ａは差動アンプ、ＶＲ
ｅ−Ｒ鵞は直列抵抗、ＳＷは１リセ、ト用スイ、チであ
る。 出願人 富士通株式会社 代理人弁理士 青 柳、 稔第１図 第３図 ｖ十 ＦＩＳＴ Ｖ− 第４図 、ホールド リｅ−ト 第５図′ 第６図 、ホールド′ りむマト
る例を示す回路図、第３図および第４図は本発明の一実
施例を示す回路図および波形図、第５図および第６図は
本発明の他の実施例を示す回路図および波形図である。 図中Ｑ！−Ｑｓは第１および第２のトランジスタ、Ｃは
ピークホールド用のコンデンサ、Ａは差動アンプ、ＶＲ
ｅ−Ｒ鵞は直列抵抗、ＳＷは１リセ、ト用スイ、チであ
る。 出願人 富士通株式会社 代理人弁理士 青 柳、 稔第１図 第３図 ｖ十 ＦＩＳＴ Ｖ− 第４図 、ホールド リｅ−ト 第５図′ 第６図 、ホールド′ りむマト
Claims (1)
- エミッタホロワ接続された嬉１のトランジスタを通して
ピークホールド用のコンデンサを入力電圧で充電し、そ
して該コンデンサの端子電圧を差動アンプの非反転入力
端に与え、またエミッタホロワ接続され之第２のトラン
ジスタを通して該差動アンプの出力端から直列抵抗に電
流を流し、そして該直列抵抗で抵抗分割された電圧ヲ該
差動アンプの反転入力端に帰還する結線を施こし、さら
に該コンデンサの電荷を放電するリセット用スイ、チを
設けてなることを特徴とするピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136809A JPS5837898A (ja) | 1981-08-31 | 1981-08-31 | ピ−クホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136809A JPS5837898A (ja) | 1981-08-31 | 1981-08-31 | ピ−クホ−ルド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837898A true JPS5837898A (ja) | 1983-03-05 |
Family
ID=15184007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56136809A Pending JPS5837898A (ja) | 1981-08-31 | 1981-08-31 | ピ−クホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837898A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766372A (en) * | 1982-08-21 | 1998-06-16 | Sumitomo Special Metals Co., Ltd. | Method of making magnetic precursor for permanent magnets |
| KR100298548B1 (ko) * | 1987-05-22 | 2001-09-22 | 가나이 쓰도무 | 내부전압 발생회로를 구비하는 반도체장치 |
| US6363029B1 (en) | 1985-07-22 | 2002-03-26 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
-
1981
- 1981-08-31 JP JP56136809A patent/JPS5837898A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766372A (en) * | 1982-08-21 | 1998-06-16 | Sumitomo Special Metals Co., Ltd. | Method of making magnetic precursor for permanent magnets |
| US6363029B1 (en) | 1985-07-22 | 2002-03-26 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| US6970391B2 (en) | 1985-07-22 | 2005-11-29 | Renesas Technology Corporation | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| US7002856B2 (en) | 1986-07-18 | 2006-02-21 | Renesas Technology Corporation | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| KR100298548B1 (ko) * | 1987-05-22 | 2001-09-22 | 가나이 쓰도무 | 내부전압 발생회로를 구비하는 반도체장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Van de Plassche | A sigma-delta modulator as an A/D converter | |
| JPH0420238B2 (ja) | ||
| JPH0621966B2 (ja) | 電流源装置 | |
| JP2001320250A (ja) | オフセット補正回路、オフセット補正電圧生成回路、および積算回路 | |
| EP3300251A1 (en) | Integration circuit and method for providing an output signal | |
| US3277395A (en) | Pluse width modulator | |
| JPS59108418A (ja) | 信号発生回路 | |
| US3943506A (en) | Multiple ramp digitisers | |
| JPS5837898A (ja) | ピ−クホ−ルド回路 | |
| JPS6127995B2 (ja) | ||
| US4542332A (en) | Precision current-source arrangement | |
| US4009402A (en) | Time expander circuit for a frequency-to-digital converter | |
| JPS62299786A (ja) | 時間計測装置 | |
| JPS60103596A (ja) | サンプル・ホ−ルド回路 | |
| JPS584194A (ja) | 正確時間追跡線発生方法及び装置 | |
| JPH1038930A (ja) | ピーク電圧検出回路 | |
| JP3979720B2 (ja) | サンプルアンドホールド回路 | |
| JPS5837568A (ja) | ドツト・コネクタ回路 | |
| JPH044285Y2 (ja) | ||
| JP2785395B2 (ja) | ワンショット回路 | |
| JPS6215958B2 (ja) | ||
| JPS60223226A (ja) | カメラ | |
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JPS6019848B2 (ja) | 電圧比較回路 | |
| JP3416225B2 (ja) | バイアス変換回路 |