JPS5836089A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS5836089A JPS5836089A JP56134582A JP13458281A JPS5836089A JP S5836089 A JPS5836089 A JP S5836089A JP 56134582 A JP56134582 A JP 56134582A JP 13458281 A JP13458281 A JP 13458281A JP S5836089 A JPS5836089 A JP S5836089A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- signal
- page
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/47—End-user applications
- H04N21/488—Data services, e.g. news ticker
- H04N21/4888—Data services, e.g. news ticker for displaying teletext characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/47—End-user applications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
テVビ放送において、その垂直ブランキング期間を利用
してニュース、天気予報、お知らせなど、各種の情報を
放送するテVと多重文字放送が考えられている。そして
、その−例として第1図〜第3図に示すようなフォーマ
ットのものがk)る。
してニュース、天気予報、お知らせなど、各種の情報を
放送するテVと多重文字放送が考えられている。そして
、その−例として第1図〜第3図に示すようなフォーマ
ットのものがk)る。
すなわち、これは、N HKのC−55方式におけるF
モードのフォーマットであるが、第1図に示すように、
248ドツトの画素が1ラインを構成し、その204ラ
インが1ページを構成し、この1ページが1つの画面を
構成するものである。ただし、1つの1ifri素は、
1″1″または1″0″の2値しかとらない。t rs
、8ドツト×12ドツト(ライン)の画素が1サブブロ
ツクと呼ばれ、従って、1ページは31×17サブブロ
ツクでもある。そして、色は1サブブロック単位で指定
される。さらに、ページ数は例えば数十ページとされ、
この数十ページ分のデータが繰り返して送られる。
モードのフォーマットであるが、第1図に示すように、
248ドツトの画素が1ラインを構成し、その204ラ
インが1ページを構成し、この1ページが1つの画面を
構成するものである。ただし、1つの1ifri素は、
1″1″または1″0″の2値しかとらない。t rs
、8ドツト×12ドツト(ライン)の画素が1サブブロ
ツクと呼ばれ、従って、1ページは31×17サブブロ
ツクでもある。そして、色は1サブブロック単位で指定
される。さらに、ページ数は例えば数十ページとされ、
この数十ページ分のデータが繰り返して送られる。
そして、そのデータ信号は、第2図人に示すように、シ
リアルなデジタル信号として垂直ブランキング期間にお
ける第20番目の水平期間(命数フィールド期間のとき
)及び第283番目の水平期間(偶数フィールド期間の
とき)に送られるもので、任意のページについてその1
ページごとに次のように送られる。
リアルなデジタル信号として垂直ブランキング期間にお
ける第20番目の水平期間(命数フィールド期間のとき
)及び第283番目の水平期間(偶数フィールド期間の
とき)に送られるもので、任意のページについてその1
ページごとに次のように送られる。
すなわち、第3図人に示すように、2!r↓1番目のフ
ィールド期間には、ページ制御パケットP CPが送ら
れる。このパケットPCPは第2図13に示すように、
48ビツトのヘッダ部にクロックランインCI(、と、
)v−1ングコード11” Cと、その他の制御信号と
を有し、248ビツトのデータ部に、このデータ信号が
何ページ目のものであるかなどを示すページ制御信号を
有する。
ィールド期間には、ページ制御パケットP CPが送ら
れる。このパケットPCPは第2図13に示すように、
48ビツトのヘッダ部にクロックランインCI(、と、
)v−1ングコード11” Cと、その他の制御信号と
を有し、248ビツトのデータ部に、このデータ信号が
何ページ目のものであるかなどを示すページ制御信号を
有する。
そして、第2番目のフィールド期間には、カラーコード
パケットCCPが送られろ。このバケツ) CCPは第
2図Cに示すように、データ]ISに、次に続く12個
のパケットが何行目のザブブロックであるかを示す行コ
ードと、その各サブブロックの色をザブブロック単位で
指定するカラーコードとを有する。なお、カラーコード
は、1ザブブロツクにつき4ビツトでそのサブブロック
の色を指定している。
パケットCCPが送られろ。このバケツ) CCPは第
2図Cに示すように、データ]ISに、次に続く12個
のパケットが何行目のザブブロックであるかを示す行コ
ードと、その各サブブロックの色をザブブロック単位で
指定するカラーコードとを有する。なお、カラーコード
は、1ザブブロツクにつき4ビツトでそのサブブロック
の色を指定している。
さらに、第3番目〜第14番目のフィールド期間には、
12個のパターンデータパヶッ) 1) D Pが順次
送られる。このバケツ)FDPは第2図りに示すように
、1行31個のサブブロックにおける第1ライン〜第1
2ラインの画素をデータ部に有するもので、例えば第3
番目のフィールド期間に送られてくる第1番目のパター
ンデータパケットPDPは、第1行の各ザブブロックの
第1行のラインの画素を順にデータ部に有している。
12個のパターンデータパヶッ) 1) D Pが順次
送られる。このバケツ)FDPは第2図りに示すように
、1行31個のサブブロックにおける第1ライン〜第1
2ラインの画素をデータ部に有するもので、例えば第3
番目のフィールド期間に送られてくる第1番目のパター
ンデータパケットPDPは、第1行の各ザブブロックの
第1行のラインの画素を順にデータ部に有している。
従って、第2損目のフィールド期間〜第14番目のフィ
ールド期間に送られてくるパケットにより1ページの第
1行のザブブロックの全画素及びその色が完成すること
になる。
ールド期間に送られてくるパケットにより1ページの第
1行のザブブロックの全画素及びその色が完成すること
になる。
そして、以下同様に、1行のサブブロックが1つのカラ
ーコードパケットCCP及びこれFC続く12個のパタ
ーンデータパケットF D Pにより送られる。
ーコードパケットCCP及びこれFC続く12個のパタ
ーンデータパケットF D Pにより送られる。
こうして第222番目のフィールド期ir1に第17番
目のサブブロックの第12ラインの画素がパケットFD
Pにより送られると、これで1ペ一ジ分のデータが送ら
れたことになる。
目のサブブロックの第12ラインの画素がパケットFD
Pにより送られると、これで1ペ一ジ分のデータが送ら
れたことになる。
従って、1ページのデータは、1個のページ制御パケッ
トPCPと、17個のカラーコードパケットCCPと、
204 (=12X17 )個のパターンデータパケッ
トF D Pとにより送られ、このうち204個のパタ
ーンデーメバヶッ) J、) D Pが第1図の画素に
対応している。
トPCPと、17個のカラーコードパケットCCPと、
204 (=12X17 )個のパターンデータパケッ
トF D Pとにより送られ、このうち204個のパタ
ーンデーメバヶッ) J、) D Pが第1図の画素に
対応している。
以上のようにして222フイールド)IJJ IJJに
、222個のパケットが送られて1ペ一ジ分のデータが
送られる。そして、このような動作が第3図Bに示すよ
うに各ページごとに繰り返え′されると共に、全ページ
のデータが送られると、再び第1ページからデータが送
られる。
、222個のパケットが送られて1ペ一ジ分のデータが
送られる。そして、このような動作が第3図Bに示すよ
うに各ページごとに繰り返え′されると共に、全ページ
のデータが送られると、再び第1ページからデータが送
られる。
以上のようにしてFモードの文字放送信号が送られてく
るが、他のS 、 V 、 I−1モードの場合も、パ
ケットの構成は同様である。
るが、他のS 、 V 、 I−1モードの場合も、パ
ケットの構成は同様である。
従って、このようなフォーマットの文字放送に対して、
その受像機は例えば第4図に示すように構成される。
その受像機は例えば第4図に示すように構成される。
すなわち、第4図において、(10)は映像信号系を示
し、 (Illはチューナ、+121は映像中間周波ア
ンプ、(13)は映像検波回路で、通常の放送の受信時
には、検波回路(13)からのカラー映像信号が映像回
路(14)に供給されて三原色信号とされ、これが後述
するスイッチ回路(1mをjthじてカラー受像管(I
B)に供給され、カラー画像が再生される。
し、 (Illはチューナ、+121は映像中間周波ア
ンプ、(13)は映像検波回路で、通常の放送の受信時
には、検波回路(13)からのカラー映像信号が映像回
路(14)に供給されて三原色信号とされ、これが後述
するスイッチ回路(1mをjthじてカラー受像管(I
B)に供給され、カラー画像が再生される。
1だ、f2illは文字放送の再生の制御を行うマイク
ロコンピュータを示す。すなわち、(211は例えば8
ビット並列処理のCPTJ、(2zは文字放送の受信の
ためのプログラムが書き込まれているROM、+231
はワークエリア用のRAMを示し、これらはデータバス
c!41及びアドレスバス(2つを通じて接続される。
ロコンピュータを示す。すなわち、(211は例えば8
ビット並列処理のCPTJ、(2zは文字放送の受信の
ためのプログラムが書き込まれているROM、+231
はワークエリア用のRAMを示し、これらはデータバス
c!41及びアドレスバス(2つを通じて接続される。
また、備は文字放送の再生回路を示し、(33)は1パ
ケット分の容量を有するバッファメモリ、(341。
ケット分の容量を有するバッファメモリ、(341。
C(!1は1ペ一ジ分の容量を有する表示用メモリな示
し、メモリ(34)はパターンデータな記1意し、メモ
リG1はカラーコードを記憶するためのものである。
し、メモリ(34)はパターンデータな記1意し、メモ
リG1はカラーコードを記憶するためのものである。
さらに、(4υはキーボードを示し、このキーボード(
4υは通常の放送の受信モードと文字放送の受信モード
とを切り換えろキー(スイッチ)及びページ選択用のキ
ーなどを有し、その出力はインターフェース(財)を通
じてバスQ・1)に(JL給されると共に、タイミング
信号形成回路0りに供給される。この形成回路(4功は
、P T、 L 、カウンタ、論理回路などにより構成
され、検波回路(131から映像信号が(It給される
と共に、同期分離回路(43から垂面同期パルスPv及
び水平同期パルスPbがイ4(給されてこれら同期パル
ス及びクロックランインCItに同期した各種の信号、
例えばメモリ03)の書き込み時のアトシス信号及びメ
モリ(341、(351の読み出し時のアトシス信号な
どが形成される。また、垂直走査期間及び垂直帰線期間
を示すフラグが、この形成回路]471からCP U
(211に供給されると共に、CP□t2υから各種の
処理の終了を示すフラグ及びシステムコントロール信号
が形成回路0りに供給される。
4υは通常の放送の受信モードと文字放送の受信モード
とを切り換えろキー(スイッチ)及びページ選択用のキ
ーなどを有し、その出力はインターフェース(財)を通
じてバスQ・1)に(JL給されると共に、タイミング
信号形成回路0りに供給される。この形成回路(4功は
、P T、 L 、カウンタ、論理回路などにより構成
され、検波回路(131から映像信号が(It給される
と共に、同期分離回路(43から垂面同期パルスPv及
び水平同期パルスPbがイ4(給されてこれら同期パル
ス及びクロックランインCItに同期した各種の信号、
例えばメモリ03)の書き込み時のアトシス信号及びメ
モリ(341、(351の読み出し時のアトシス信号な
どが形成される。また、垂直走査期間及び垂直帰線期間
を示すフラグが、この形成回路]471からCP U
(211に供給されると共に、CP□t2υから各種の
処理の終了を示すフラグ及びシステムコントロール信号
が形成回路0りに供給される。
そして、検波回路(13)からの映像信号が、8ピツ)
・のiμ列大入力並列出力シフ)L/レジスタl)に供
給されてパケットは8ビツトごとに直列信号から並列信
号に変換され、これがゲート回路(3ステートバツフア
)(3力に供給されると共に、形成回路(42)からは
パケットの送られてくる水平期間(第20番目及び第2
83番目の水平期間)に“1”となるパルスP42が改
り出され、このパルスP42がグー ) Cl71に制
御信号として供給されてパケットの信刊は8ビツトずつ
並列にデータバス(24)に供給される0 また、このとき、パルスP42がCP U t2nにホ
ールド信号として供給されてCPU(211はパケット
の水平期間ボールド状態とされると共に、パルスP42
が切り換えグー) (46Jに制御信号として供給され
、形成回路(421からのアトシス信号がグー) (4
67を通じてメモリ(麹に供給される。
・のiμ列大入力並列出力シフ)L/レジスタl)に供
給されてパケットは8ビツトごとに直列信号から並列信
号に変換され、これがゲート回路(3ステートバツフア
)(3力に供給されると共に、形成回路(42)からは
パケットの送られてくる水平期間(第20番目及び第2
83番目の水平期間)に“1”となるパルスP42が改
り出され、このパルスP42がグー ) Cl71に制
御信号として供給されてパケットの信刊は8ビツトずつ
並列にデータバス(24)に供給される0 また、このとき、パルスP42がCP U t2nにホ
ールド信号として供給されてCPU(211はパケット
の水平期間ボールド状態とされると共に、パルスP42
が切り換えグー) (46Jに制御信号として供給され
、形成回路(421からのアトシス信号がグー) (4
67を通じてメモリ(麹に供給される。
従って、パケットの信号は、8ビツトずつ並列にレジス
タC(1)からゲート回路国及びデータバス(2(イ)
を通じてメモリ(:(:13にD M、 Aにより転送
されると共に、メモリ(ハ)に順次書き込まれる。
タC(1)からゲート回路国及びデータバス(2(イ)
を通じてメモリ(:(:13にD M、 Aにより転送
されると共に、メモリ(ハ)に順次書き込まれる。
そして、パケットの水平期間が終ると、P42−0″に
なり、Vラスタ3υはゲートC(3によりデータバス(
24から切り離される。また、CP U (21)のボ
ールド状態が解除されると共に、アトシスバス(桶が切
り換えゲート(鉤を通じてメモリ(ト)に接続される。
なり、Vラスタ3υはゲートC(3によりデータバス(
24から切り離される。また、CP U (21)のボ
ールド状態が解除されると共に、アトシスバス(桶が切
り換えゲート(鉤を通じてメモリ(ト)に接続される。
続いてメモリ(ト)のデータがc 、1’ U (2υ
により1尤OM(221のプログラムにしたがって処理
され、キーボード(411から入力された希望するペー
ジのものであるかどうかがページ制御信号から判別され
、希望するページのものでないときには無視される。
により1尤OM(221のプログラムにしたがって処理
され、キーボード(411から入力された希望するペー
ジのものであるかどうかがページ制御信号から判別され
、希望するページのものでないときには無視される。
そして、希望するページのパケットが送られてくるまで
、このような動作が各フィールドごとに繰り返えされる
。
、このような動作が各フィールドごとに繰り返えされる
。
そして、メモリ031のデータが希望するページのパケ
ットのときには、次のような動作が行われる。
ットのときには、次のような動作が行われる。
すなわち、パケットCCPが送られてくると、これは上
述と同様にしてDMAによりメモリ(331に書き込ま
れる。そして、このパケットCCiJの書き込みが終り
、CP U (211のボールド状態が解除されると、
メモリ(331のデータがCPU(211により処理さ
れ、カラーコードがメモリ(3濠から読み出され、これ
がデータバス(24)を通じてメモリ0艶に書き込まれ
る。なお、この書き込みは、同じ垂直帰線期間に行われ
、アドンスバス(梱が切り換えグー) (47)を通じ
てメモリ(351に接続され、CP U (21)によ
りメモリ3つのアトシスが指定されて行われる。
述と同様にしてDMAによりメモリ(331に書き込ま
れる。そして、このパケットCCiJの書き込みが終り
、CP U (211のボールド状態が解除されると、
メモリ(331のデータがCPU(211により処理さ
れ、カラーコードがメモリ(3濠から読み出され、これ
がデータバス(24)を通じてメモリ0艶に書き込まれ
る。なお、この書き込みは、同じ垂直帰線期間に行われ
、アドンスバス(梱が切り換えグー) (47)を通じ
てメモリ(351に接続され、CP U (21)によ
りメモリ3つのアトシスが指定されて行われる。
さらに、パケットF D Pが送られてくると、これも
Dへ4Aによりメモリ(33) K書き込まれ、次にC
PU0IIの処理によりパターンデータだけが垂直帰線
期間にメモリ(3:9からメモリ(34Jに転送される
。なお、このメモリイ4)のアトVス指定もCP U
(2])により行われる。
Dへ4Aによりメモリ(33) K書き込まれ、次にC
PU0IIの処理によりパターンデータだけが垂直帰線
期間にメモリ(3:9からメモリ(34Jに転送される
。なお、このメモリイ4)のアトVス指定もCP U
(2])により行われる。
こうして希望するページのパケットCCP 。
P D I)が送られてくると、これはDMAにより一
度メモリ制にストアされ、次に必要なデータだけがCI
’ U (21)によりメモリ(’tel 、 C35
1に転送されて書き込まれる。
度メモリ制にストアされ、次に必要なデータだけがCI
’ U (21)によりメモリ(’tel 、 C35
1に転送されて書き込まれる。
そして、希望するページの最後のパケットのデータがメ
モリ(測に転送されると、以後、CPU(211は再び
希望するページの待機状態に入る。
モリ(測に転送されると、以後、CPU(211は再び
希望するページの待機状態に入る。
、一方、垂直走査期間には、形成回路(421から切り
換えゲー) (47)に制御信号が供給され、形成回路
(421からのアドレス信号が切り換えゲート(4ηを
通じてメモリ(34) 、 (aに供給され、メモリ(
341、Cilのカラーコード及びパターンデータが同
時に読み出される。
換えゲー) (47)に制御信号が供給され、形成回路
(421からのアドレス信号が切り換えゲート(4ηを
通じてメモリ(34) 、 (aに供給され、メモリ(
341、Cilのカラーコード及びパターンデータが同
時に読み出される。
そして、メモリ(1351から読み出されたパターンデ
ータば8ビツトの並列入力直列出力のシフl−vシスタ
(至)に供給されて並列信号から直列(H−Qに変換さ
れ、この直列信号がカラーコードV・−夕り37)に供
給されると共に、メモリG4Iから読み出されたカラー
コードがカラージェネレータC37)に供給されてデー
タ信号は三原色信号とされ、この信号がスイッチ回路(
tSに供給される。また、このとぎ、形成回路04から
スイッチ回路0!51に制御信号が供給されてスイッチ
回路f151はジェネレータ(37)側に切り換えられ
る。
ータば8ビツトの並列入力直列出力のシフl−vシスタ
(至)に供給されて並列信号から直列(H−Qに変換さ
れ、この直列信号がカラーコードV・−夕り37)に供
給されると共に、メモリG4Iから読み出されたカラー
コードがカラージェネレータC37)に供給されてデー
タ信号は三原色信号とされ、この信号がスイッチ回路(
tSに供給される。また、このとぎ、形成回路04から
スイッチ回路0!51に制御信号が供給されてスイッチ
回路f151はジェネレータ(37)側に切り換えられ
る。
従って、受像管(16)に文字放送における希望するペ
ージが表示される。
ージが表示される。
以上のようにして第4図の受像機では文字放送の受信が
行われる。
行われる。
ところで、上述の文字放送では、1ページの画像を伝送
するのに、222フイ一ルド期間、すなわち、3.7秒
を必要とするので、希望するページの番号な入力してか
らそのページが表示されるまでの待ち時間が艮くなるこ
とがあり、最悪の場合には30秒以上となることがある
。
するのに、222フイ一ルド期間、すなわち、3.7秒
を必要とするので、希望するページの番号な入力してか
らそのページが表示されるまでの待ち時間が艮くなるこ
とがあり、最悪の場合には30秒以上となることがある
。
そこで、メモIJ (341、C(51の容量を例えば
第5図に示すように領域+0〜≠3の4ペ一ジ分の大き
さとしておくと共に、よく必要とするページは常に受信
して領域弁O−≠3にそれぞれ書き込んでおく方法が考
えられている。すなわち、このようにすれば、領域40
−43のうち、必要とするページが書き込まれている領
域を選択して読み出しを行えば、その必要とするページ
を直ちに表示することができる。
第5図に示すように領域+0〜≠3の4ペ一ジ分の大き
さとしておくと共に、よく必要とするページは常に受信
して領域弁O−≠3にそれぞれ書き込んでおく方法が考
えられている。すなわち、このようにすれば、領域40
−43のうち、必要とするページが書き込まれている領
域を選択して読み出しを行えば、その必要とするページ
を直ちに表示することができる。
従って、この方法によれば、よく必要とするページ、例
えば文字放送の番組案内やお知らせなどを見るとき、こ
れを直ちに見ることができ、非常に便利である。
えば文字放送の番組案内やお知らせなどを見るとき、こ
れを直ちに見ることができ、非常に便利である。
ところが、このようにすると、メモリC(a 、 C旬
として極めて高速のものが必要とされてしまう。
として極めて高速のものが必要とされてしまう。
すなわち、ページ制御バケツ) P CI’は、「消去
コード」という制御コードを有することがあり、あるペ
ージを指定した場合、このページのページ制御パケット
PCPにその消去コードがあったときには、次のパケッ
トが送られてくるまでの1フイ一ルド期間内に、消去デ
ータとしてパターンメモリ01にはすべて@l O*の
データをセットし、力2−メモリ6最にはすべて「白色
」のカラーデータをセットしなければならない。
コード」という制御コードを有することがあり、あるペ
ージを指定した場合、このページのページ制御パケット
PCPにその消去コードがあったときには、次のパケッ
トが送られてくるまでの1フイ一ルド期間内に、消去デ
ータとしてパターンメモリ01にはすべて@l O*の
データをセットし、力2−メモリ6最にはすべて「白色
」のカラーデータをセットしなければならない。
そして、メモリ(ロ)、 C35+の容量が1ペ一ジ分
だけのときには、メモリ(ロ)の容量は、 248X204=50592ビツト メモリ(ハ)の容量は、 31X17X4=2108ビツト であり、これならば次のパケットが送られてくるまでの
1フイ一ルド期間内に消去データをセットできる。
だけのときには、メモリ(ロ)の容量は、 248X204=50592ビツト メモリ(ハ)の容量は、 31X17X4=2108ビツト であり、これならば次のパケットが送られてくるまでの
1フイ一ルド期間内に消去データをセットできる。
しかし、例えば、メモリ(ロ)、O!′ilが第5図に
示すように領域−11=o−43の4ペ一ジ分の容量を
有する場合において、領域SOのデータを表示している
ときに、領域=%1に対して消去コードが送られてきた
とする。すると、領域+0に対してデータの読み出しを
行いながら、同時に領域≠1に対して消去データを書き
込まなければならないと共に、この消去データの書き込
みは、次のパケットが送られてくるまでの1フイ一ルド
期間内に行わなければならない。
示すように領域−11=o−43の4ペ一ジ分の容量を
有する場合において、領域SOのデータを表示している
ときに、領域=%1に対して消去コードが送られてきた
とする。すると、領域+0に対してデータの読み出しを
行いながら、同時に領域≠1に対して消去データを書き
込まなければならないと共に、この消去データの書き込
みは、次のパケットが送られてくるまでの1フイ一ルド
期間内に行わなければならない。
従って、この場合には、領域+00読み出しを通常どう
り行うと共に、領域+1への消去データの書き込みを垂
直あるいは水平ブランキング期間に行うか、あるいは領
域41Ioの読み出し及び領域+−1への消去データの
書き込みを高速化して時分割式に行うことになる。しか
し、前者の方法では、ブランキング期間という極めて短
い時間に、領域≠1の全域に消去データを書き込まなけ
ればならないので、メモIJ C31、C3旬として極
めて高速のものが必要となってしまう。また、後者の方
法も時分割処理のため、メモIJ C341、C351
として高速のものを必要としてしまい、特に他の領域4
2 、 ≠3についても同様の時分割処理を行うので、
メモ1月:(41。
り行うと共に、領域+1への消去データの書き込みを垂
直あるいは水平ブランキング期間に行うか、あるいは領
域41Ioの読み出し及び領域+−1への消去データの
書き込みを高速化して時分割式に行うことになる。しか
し、前者の方法では、ブランキング期間という極めて短
い時間に、領域≠1の全域に消去データを書き込まなけ
ればならないので、メモIJ C31、C3旬として極
めて高速のものが必要となってしまう。また、後者の方
法も時分割処理のため、メモIJ C341、C351
として高速のものを必要としてしまい、特に他の領域4
2 、 ≠3についても同様の時分割処理を行うので、
メモ1月:(41。
09としてより一層高速のものを必要とし、あるいは、
逆にメモ1月刊、 C351の遠吠から領域の数が限定
されてしまう。また、いずれの方法にお・いても、周辺
回路がかなり複雑になってしまう。
逆にメモ1月刊、 C351の遠吠から領域の数が限定
されてしまう。また、いずれの方法にお・いても、周辺
回路がかなり複雑になってしまう。
勿論、メモ’) (34J 、 C15)として小容量
のチップを多数使用し、領域90〜≠3の1つごとに1
チツプあるいはそれ以上を割り合てれば、読み出しと書
き込みとをチップ単位で自由にできるので、上述のよう
な高速化の問題は生じることがない。しかし、これでは
、チップ数が増加するので、コストアップ、大型化ある
いは消費電力の増加などを招いてしまう。また、メモリ
は、1チツプあたりの容量が大きくなる方向にあり、さ
らに1ビツトあたりのコストも低下する方向にあるので
、小容量のメモリを多数使用することは避けなければな
らない。
のチップを多数使用し、領域90〜≠3の1つごとに1
チツプあるいはそれ以上を割り合てれば、読み出しと書
き込みとをチップ単位で自由にできるので、上述のよう
な高速化の問題は生じることがない。しかし、これでは
、チップ数が増加するので、コストアップ、大型化ある
いは消費電力の増加などを招いてしまう。また、メモリ
は、1チツプあたりの容量が大きくなる方向にあり、さ
らに1ビツトあたりのコストも低下する方向にあるので
、小容量のメモリを多数使用することは避けなければな
らない。
この発明は、このようにメモリ(14J 、 C句に複
数ページ分の領域をもたせたときの問題点を解決しよう
とするものである。
数ページ分の領域をもたせたときの問題点を解決しよう
とするものである。
このため、この発明においては消去用のフラグを設定し
、この消去用のフラグにしたがって表示を制御するよう
にしたものである。すなわち、第6図Nに示すように、
パターンデータについては、メモリ(旬の1つの領域が
248ドツト×204ラインの大きさであるが、例えば
別のメモリ(5勺を設け、これに領吠寺O−≠3の1つ
につき204番地のフラグ領域≠0〜≠3を設定し、メ
モリ(3旬の領域÷0〜豐3の1ラインにつきメモリ6
勺の1番地を7ラグP Ii” Ciとして割り合てる
。そして、ある領域のページに対して消去コードが送ら
れてきたら、メモリ61の★−」応する領域のフラグP
FGをすべて”0”にセットし、次にパターンデータが
送られてきたら、そのパターンのデータのラインに対応
するフラグP F (3’a:”1”にする。
、この消去用のフラグにしたがって表示を制御するよう
にしたものである。すなわち、第6図Nに示すように、
パターンデータについては、メモリ(旬の1つの領域が
248ドツト×204ラインの大きさであるが、例えば
別のメモリ(5勺を設け、これに領吠寺O−≠3の1つ
につき204番地のフラグ領域≠0〜≠3を設定し、メ
モリ(3旬の領域÷0〜豐3の1ラインにつきメモリ6
勺の1番地を7ラグP Ii” Ciとして割り合てる
。そして、ある領域のページに対して消去コードが送ら
れてきたら、メモリ61の★−」応する領域のフラグP
FGをすべて”0”にセットし、次にパターンデータが
送られてきたら、そのパターンのデータのラインに対応
するフラグP F (3’a:”1”にする。
一方、読み出l〜時には、フラグPFGをチェックし、
フラグI) F GがO”であったら対応するラインの
パターンデータの代わりに消去データ″0″を受像管(
16)に送り、1”であったらメモe41から対応する
ラインのパターンデータな受像管0ωに送る。
フラグI) F GがO”であったら対応するラインの
パターンデータの代わりに消去データ″0″を受像管(
16)に送り、1”であったらメモe41から対応する
ラインのパターンデータな受像管0ωに送る。
また、カラーコードについても同様とする。ただし、色
はサブブロック単位で指定されると共に、第8図Bにも
示すように、1つの領域は31個×17行のサブブロッ
クなので、フラグ用のメモリ551は1つの領域につき
17番地であり、ザブブロックの1行について1番地が
割り合てられる。
はサブブロック単位で指定されると共に、第8図Bにも
示すように、1つの領域は31個×17行のサブブロッ
クなので、フラグ用のメモリ551は1つの領域につき
17番地であり、ザブブロックの1行について1番地が
割り合てられる。
以下その一例について説明しよう。なお、以下の例にお
いては、パターンメモリC141及びカラーメモリ(ハ
)へのデータの書き込みはすでに行われているものとし
、この書き込みのための回路は省略する(これらは第4
図の場合と同様である)。また、クロックについても省
略する。
いては、パターンメモリC141及びカラーメモリ(ハ
)へのデータの書き込みはすでに行われているものとし
、この書き込みのための回路は省略する(これらは第4
図の場合と同様である)。また、クロックについても省
略する。
第8図において、パターンメモリ01は4個の64KX
1ビツトのRA M (34A)〜(34D)により構
成され、例えば領域≠Oのときは第7図に示すように、
受像管(1υの画面(168)の左上に並んだ4個のド
ツトは、RA M (34A)〜(34D)のO番地か
らそれぞれ読み出され、次の4個のドツトはRAM(3
4A)〜(34D)の1番地から読み出されるというよ
うに、It A M (34A)〜(34D)の読み出
し時のアトVスは共通とされ、1番地につき1ビツト(
1ドツト)がそれぞれ読み出され、従って、メモリ0勺
の全体としては1番地につき4ビツト(4ドツト)が同
時に読み出される。また、このとぎ、メモリ(34Jは
第7図に示すように、161(番地ごとに領域+0〜≠
3が割り合てられる。
1ビツトのRA M (34A)〜(34D)により構
成され、例えば領域≠Oのときは第7図に示すように、
受像管(1υの画面(168)の左上に並んだ4個のド
ツトは、RA M (34A)〜(34D)のO番地か
らそれぞれ読み出され、次の4個のドツトはRAM(3
4A)〜(34D)の1番地から読み出されるというよ
うに、It A M (34A)〜(34D)の読み出
し時のアトVスは共通とされ、1番地につき1ビツト(
1ドツト)がそれぞれ読み出され、従って、メモリ0勺
の全体としては1番地につき4ビツト(4ドツト)が同
時に読み出される。また、このとぎ、メモリ(34Jは
第7図に示すように、161(番地ごとに領域+0〜≠
3が割り合てられる。
さらに、カラーメモリいりは4個の4に×1ビットの几
A、 Mにより構成され、パターンメモリC34)と同
様、読み出し時のアドンスが共通とされて全体として1
番地につき4ビツト(1サブブロツクのカラーデータ)
が同1寺に読み出されると共に、4に番地ごとに領域+
0〜+3が割り合てられる。なお、1ページのパターン
データは50592ビツト、カラーコードは2108ビ
ツトであるから、メモリt:t41. ct!′ilに
は未使用番地がある。
A、 Mにより構成され、パターンメモリC34)と同
様、読み出し時のアドンスが共通とされて全体として1
番地につき4ビツト(1サブブロツクのカラーデータ)
が同1寺に読み出されると共に、4に番地ごとに領域+
0〜+3が割り合てられる。なお、1ページのパターン
データは50592ビツト、カラーコードは2108ビ
ツトであるから、メモリt:t41. ct!′ilに
は未使用番地がある。
また、541 、 f’i51は消去フラグ用のメモリ
を示し、メモリ6勺にはパターンデータ用の消去フラグ
がアクセスされ、メモリF51にはカラーコード用の消
去フラグがアクセスされる。すなわち、メモリ64ノは
IK×1ビットのRAMにより構成され、その256番
地ごとに領域+0−43が割り合てられると共に、1つ
の番地(1ビツト)が領域÷0〜−+3のページの1行
のラインに割り合てられている。なお、この場合、1ペ
ージは204ラインであるからメモリl!i旬にも未使
用番地がある。
を示し、メモリ6勺にはパターンデータ用の消去フラグ
がアクセスされ、メモリF51にはカラーコード用の消
去フラグがアクセスされる。すなわち、メモリ64ノは
IK×1ビットのRAMにより構成され、その256番
地ごとに領域+0−43が割り合てられると共に、1つ
の番地(1ビツト)が領域÷0〜−+3のページの1行
のラインに割り合てられている。なお、この場合、1ペ
ージは204ラインであるからメモリl!i旬にも未使
用番地がある。
さらに、メモリr55)は128X1ビツトのRAMに
より構成され、その32番地ごとに領域寺0〜≠3が割
り合てられると共に、1つの番地(1ビツト)が領域+
O〜+3のページの1行のサブブロックに割り合てられ
ている。なお、この場合も、メモリ6■に未使用番地が
ある。
より構成され、その32番地ごとに領域寺0〜≠3が割
り合てられると共に、1つの番地(1ビツト)が領域+
O〜+3のページの1行のサブブロックに割り合てられ
ている。なお、この場合も、メモリ6■に未使用番地が
ある。
また、(61) 、 f621は2ビツトのラッチ回路
を示す。
を示す。
これらラッチ回路161) 、 G7JにはCPU(2
11からデータが供給され、ラッチ回路(6υには、領
域4xo〜+3のうち、現在表示が行われている領域の
番号が2ビツトのデータDSDとしてラッチされ、ラッ
チ回路□□□には、消去コードが送られてきたとき、こ
れが領域+0〜+3のうちのどの領域のものであるかを
示す番号が2ビツトのデータCI、 Dとしてラッチさ
れる。
11からデータが供給され、ラッチ回路(6υには、領
域4xo〜+3のうち、現在表示が行われている領域の
番号が2ビツトのデータDSDとしてラッチされ、ラッ
チ回路□□□には、消去コードが送られてきたとき、こ
れが領域+0〜+3のうちのどの領域のものであるかを
示す番号が2ビツトのデータCI、 Dとしてラッチさ
れる。
そして、これらデータD8D 、CLDはデータセレク
タ關により選択され、この選択されたデータを信号SL
Dとすれば、この信号SLDがメモリC’、41のアド
レスの上位2ピツ)A14.A15に供給される。従っ
て、信号SLDによりメモリ041のアドレスは16に
番畦ごとに指定され、すなわち、領域豐0〜+3が指定
される。また、信号SLDがメモリG象のアドレスの」
二位2ピッ)AIO,Allに供給されてメモリ(桐の
アドレスは4に#地ごとに指定され、すなわち、領域−
#=0〜+3が指定される。
タ關により選択され、この選択されたデータを信号SL
Dとすれば、この信号SLDがメモリC’、41のアド
レスの上位2ピツ)A14.A15に供給される。従っ
て、信号SLDによりメモリ041のアドレスは16に
番畦ごとに指定され、すなわち、領域豐0〜+3が指定
される。また、信号SLDがメモリG象のアドレスの」
二位2ピッ)AIO,Allに供給されてメモリ(桐の
アドレスは4に#地ごとに指定され、すなわち、領域−
#=0〜+3が指定される。
さらに、信号8 T、 Dがメモリ5句のアドレスの上
位2ピツ)A8.A9に供給されてメモリ1541は2
56番地ごとの領域+θ〜+3が指定されると共に、信
号8 L Dがメモリ霞のアドレスの上位2ビットA5
.A6に供給されてメモリ印は32番地ごとの領域+0
〜+3が指定される。
位2ピツ)A8.A9に供給されてメモリ1541は2
56番地ごとの領域+θ〜+3が指定されると共に、信
号8 L Dがメモリ霞のアドレスの上位2ビットA5
.A6に供給されてメモリ印は32番地ごとの領域+0
〜+3が指定される。
すなわち、信号S L DによりメモリC34j 、
C(51、ei勾。
C(51、ei勾。
65)の領域豐0〜+3が同時に指定されるわけである
。
。
また、(6カはデータセVクタ、 apは「白色」のカ
ラーコードを形成するカラーコードジエネV−タ、6カ
ハパターンデータの消去フラグPFGを1水平期間ラッ
チしておくDフリップフロップ回路、り;樽はカラーコ
ードの消去フラグCFGを1水平期間ラッチしておくD
フリップフロップ回路である。
ラーコードを形成するカラーコードジエネV−タ、6カ
ハパターンデータの消去フラグPFGを1水平期間ラッ
チしておくDフリップフロップ回路、り;樽はカラーコ
ードの消去フラグCFGを1水平期間ラッチしておくD
フリップフロップ回路である。
マタ、σDはRSSフリップフロラ回路を示し、これは
領域+0〜+3のどれかに対応するページに消去コード
が送られてきたとき、CP U (llの出力によりセ
ットされ、次の垂直同期〕(ルスPvでリセットされる
。
領域+0〜+3のどれかに対応するページに消去コード
が送られてきたとき、CP U (llの出力によりセ
ットされ、次の垂直同期〕(ルスPvでリセットされる
。
そして、シフトVジスタ(ト)にはフラグPFGがクリ
ア信号として供給され、PFG=”l”のときには、パ
ターンメモリ(ロ)からのパターンデータが並列信号か
ら直列信号に変換されて取り出されるが、PFG=”O
”のときにはVラスタ01i)の内容は10′にクリア
されて取り出され、従って、PFG=”O″のときには
、消去データ10″が取り出される。
ア信号として供給され、PFG=”l”のときには、パ
ターンメモリ(ロ)からのパターンデータが並列信号か
ら直列信号に変換されて取り出されるが、PFG=”O
”のときにはVラスタ01i)の内容は10′にクリア
されて取り出され、従って、PFG=”O″のときには
、消去データ10″が取り出される。
また、セレクタ(6勺(及び關)は、セVクト入力Sが
′θ″のとき入力人を出力Yとして取り出し、′1″′
のとき人力Bを出力Yとして取り出す。従って、セレク
タ6)優においては、CFG=″1”のときには、カラ
ーメモリC(51からのカラーコードがカラージェネレ
ータ(371に供給され、CF’G=″′0”のときに
はカラーコードジェネレータ費からの1白色」のカラー
コードがカラージェネレータ(37)に供給されること
になり、すなわち、cF’(3−w Onのときには、
消去データが供給される。
′θ″のとき入力人を出力Yとして取り出し、′1″′
のとき人力Bを出力Yとして取り出す。従って、セレク
タ6)優においては、CFG=″1”のときには、カラ
ーメモリC(51からのカラーコードがカラージェネレ
ータ(371に供給され、CF’G=″′0”のときに
はカラーコードジェネレータ費からの1白色」のカラー
コードがカラージェネレータ(37)に供給されること
になり、すなわち、cF’(3−w Onのときには、
消去データが供給される。
また、第9図は信号波形などを示すもので(同図IU以
降は時間軸を拡大して示す)、同図Aは垂直同期パルス
l)v、同図B1Eは水平同期パルスPh 、同図Fは
読み出しクロック几CKを示し、このクロックR,CK
の1サイクルが1ドツトの表示期間に対応する。そして
、これら信号Pv 、Ph 。
降は時間軸を拡大して示す)、同図Aは垂直同期パルス
l)v、同図B1Eは水平同期パルスPh 、同図Fは
読み出しクロック几CKを示し、このクロックR,CK
の1サイクルが1ドツトの表示期間に対応する。そして
、これら信号Pv 、Ph 。
RCKを基準として次に述べる読み出し時のアドレス信
号が形成回路(421において形成される。
号が形成回路(421において形成される。
すなわち、第9図Gは6ビツトの読み出しロウアドレス
信号几A(几AO〜Rλ5)を示し、これは水平表示期
間において、クロックit CKの4サイクルごとに1
″ずつインクリメントされて′″0”から”61’まで
変化する。そして、この信号RAはメモリ04Jのアド
レスの下位6ビツトAO〜A5に供給される。この場合
、メモリCHIからは1番地につき4ドツト(4ビツト
)のパターンデータが得られるから、信号RAがONか
ら’61”まで変化することにより、ある領域(ページ
)のある行についてその1行のドツトのデータが順次得
られることになる。
信号几A(几AO〜Rλ5)を示し、これは水平表示期
間において、クロックit CKの4サイクルごとに1
″ずつインクリメントされて′″0”から”61’まで
変化する。そして、この信号RAはメモリ04Jのアド
レスの下位6ビツトAO〜A5に供給される。この場合
、メモリCHIからは1番地につき4ドツト(4ビツト
)のパターンデータが得られるから、信号RAがONか
ら’61”まで変化することにより、ある領域(ページ
)のある行についてその1行のドツトのデータが順次得
られることになる。
また、第9図Cは8ビツトの読み出しラインアドレス信
号LAを示し、これは垂直表示期間において、水平同期
パルスphごとに”1”ずつインクリメントされて′″
O″から’ 203 ’まで変化する。そして、この信
号LAはメモリ(ロ)のアドレスの中位8ピツ) Ao
−A13に供給される。従って、信号LAによりある
領域(ページ)のある1行が指定されると共に、水平走
査ごとにその指定される行は次の行へと変化していく。
号LAを示し、これは垂直表示期間において、水平同期
パルスphごとに”1”ずつインクリメントされて′″
O″から’ 203 ’まで変化する。そして、この信
号LAはメモリ(ロ)のアドレスの中位8ピツ) Ao
−A13に供給される。従って、信号LAによりある
領域(ページ)のある1行が指定されると共に、水平走
査ごとにその指定される行は次の行へと変化していく。
従って、信号S T、 Dにより領域が指定されると共
に、信号rtA、T、Aによりその領域の1ペ一ジ分の
パターンデータが受像管(16)の走査に対応して4ビ
ツトずつ1順次読み出される。
に、信号rtA、T、Aによりその領域の1ペ一ジ分の
パターンデータが受像管(16)の走査に対応して4ビ
ツトずつ1順次読み出される。
さらに、第9図1−Iは5ビツトの読み出しカラーロウ
アトVス信号C几Aを示す。この信号CRAは、信号1
(、A (RAo〜RA5)のうちの上位5ビツトの信
号1LA 1〜[LAsに等しく、この信号CRAがメ
モリ(ト)のアドレスの下位5ビツトAO〜A4に供給
される。この場合、もとの信号RAは第9図Gに示すよ
うにクロックRCKの4サイクルごとに1″ずつインク
リメントされる信号であるから、そのL S Bを除い
た信号CRAは第9図Hに示すように、クロックI′L
CKの8サイクルごとに1”ずつインクリメントされ、
すなワチ、パターンデータの8ビツト(8ドツト)ごと
に1”ずつインクリメントされ、′0″から′30″ま
で変化する。従って、この信号CRAによりメモリ(3
最のアドレスは水平方向についてサブブロックごとに指
定される。
アトVス信号C几Aを示す。この信号CRAは、信号1
(、A (RAo〜RA5)のうちの上位5ビツトの信
号1LA 1〜[LAsに等しく、この信号CRAがメ
モリ(ト)のアドレスの下位5ビツトAO〜A4に供給
される。この場合、もとの信号RAは第9図Gに示すよ
うにクロックRCKの4サイクルごとに1″ずつインク
リメントされる信号であるから、そのL S Bを除い
た信号CRAは第9図Hに示すように、クロックI′L
CKの8サイクルごとに1”ずつインクリメントされ、
すなワチ、パターンデータの8ビツト(8ドツト)ごと
に1”ずつインクリメントされ、′0″から′30″ま
で変化する。従って、この信号CRAによりメモリ(3
最のアドレスは水平方向についてサブブロックごとに指
定される。
また、第9図りは5ビツトの読み出しカラー行アトVス
信号CLAを示し、これは垂直表示期間において、水平
同期パルスphの12ザイクルごとに1”ずつインクリ
メントされて′″OI′から’16″まで変化する。そ
して、この信号CLAはメモリ01のアドレスの中位5
ビツトA5〜A9に供給される。従って、信号CLAに
よりメモリC1!itのアドレスは垂直方向についてサ
ブブロックごとに指定される。
信号CLAを示し、これは垂直表示期間において、水平
同期パルスphの12ザイクルごとに1”ずつインクリ
メントされて′″OI′から’16″まで変化する。そ
して、この信号CLAはメモリ01のアドレスの中位5
ビツトA5〜A9に供給される。従って、信号CLAに
よりメモリC1!itのアドレスは垂直方向についてサ
ブブロックごとに指定される。
従って、信号8LDによりメモリ例の領域が指定される
と共に、信号C8人、CLAによりその領域の1ペ一ジ
分のカラーコードが受像管(1υの走査に対応してサブ
ブロックごとに順次読み出される。
と共に、信号C8人、CLAによりその領域の1ペ一ジ
分のカラーコードが受像管(1υの走査に対応してサブ
ブロックごとに順次読み出される。
さらに、信号LA(第9図C)がメモリ6勾のアドレス
の下位8ビツトAO〜A7に供給される。従って、メモ
リG4Iにおいて信号LAによりノくターンの行が指定
されているとき、メモリ6勺においては信号LAにより
アドレスが指定されることになる。
の下位8ビツトAO〜A7に供給される。従って、メモ
リG4Iにおいて信号LAによりノくターンの行が指定
されているとき、メモリ6勺においては信号LAにより
アドレスが指定されることになる。
すなわち、信号LAを介して、パターンデータのある1
つの行と、メモリ64のある1つのアドレスとが対応す
ることになる。
つの行と、メモリ64のある1つのアドレスとが対応す
ることになる。
また、信号CL A (第9図D)がメモIJ 651
のアドレスの下位5ビットAo−A4に供給される。従
って、メモリC151において信号CLAによりカラー
コード読み出し用にサブブロックの行が指定されている
とき、メモリ6!51においては信号CLAによりアド
レスが指定されることになる。すなわち、信号CLAを
介して、ザブブロックのある1つの行と、メモリδ■の
ある1つのアドレスとが対応することになる。
のアドレスの下位5ビットAo−A4に供給される。従
って、メモリC151において信号CLAによりカラー
コード読み出し用にサブブロックの行が指定されている
とき、メモリ6!51においては信号CLAによりアド
レスが指定されることになる。すなわち、信号CLAを
介して、ザブブロックのある1つの行と、メモリδ■の
ある1つのアドレスとが対応することになる。
さらに1第9図及び第8図において、信号D)((第9
図■)及び信号FR(第9図L)は、メモリ(ロ)、C
(1及びメモ’) 1543 、艶のリード信号で、!
=4へ信号DRは、垂直表示期間における水平表示期間
にクロックIll CKに同期してアドレス信号RAの
1番地ごとにDI(、=”0”となってメモリ曽。
図■)及び信号FR(第9図L)は、メモリ(ロ)、C
(1及びメモ’) 1543 、艶のリード信号で、!
=4へ信号DRは、垂直表示期間における水平表示期間
にクロックIll CKに同期してアドレス信号RAの
1番地ごとにDI(、=”0”となってメモリ曽。
(ト)を読み出しモードとし、信号PRは、垂直表示期
間における水平走査の開始時点ごとにF几=″0”とな
ってメモリ6旬、(至)を読み出しモードとする。
間における水平走査の開始時点ごとにF几=″0”とな
ってメモリ6旬、(至)を読み出しモードとする。
また、信号W几(第9図J)及び信号W)tsTB(第
9図K)は、メモリC(41、e■及びメモリ51 、
a■の書き込み信号で、垂直表示期間における水平表
示期間の開始時点で、かつ、F几=”0″とTr、る時
点よりも前の時点に10″となる。
9図K)は、メモリC(41、e■及びメモリ51 、
a■の書き込み信号で、垂直表示期間における水平表
示期間の開始時点で、かつ、F几=”0″とTr、る時
点よりも前の時点に10″となる。
さらに、第8図において、信号PGはフラグPFG、C
FGとなる信号で、消去コードを受信したときにはFG
=”o”、データを受信したときKはFG=”l”とな
る。なお、これら信号り信号形成回路(ハ)及びCPU
(2υにより形成される。
FGとなる信号で、消去コードを受信したときにはFG
=”o”、データを受信したときKはFG=”l”とな
る。なお、これら信号り信号形成回路(ハ)及びCPU
(2υにより形成される。
このような構成において、現在、領域−11=0−+3
に記憶されているページには、どれにも消去コードが送
られていないとする。すると、この状態では、フラグ用
メモリ5勺、(至)はすべて′″1″がセットされてい
る。
に記憶されているページには、どれにも消去コードが送
られていないとする。すると、この状態では、フラグ用
メモリ5勺、(至)はすべて′″1″がセットされてい
る。
そして、垂直同期パルスPvによりフリップフロップ回
路σηはリセットされてその出力FLは11”なので、
アンド回路σ渇の出力Q72は10″である。
路σηはリセットされてその出力FLは11”なので、
アンド回路σ渇の出力Q72は10″である。
従って、このアンド出力Q72によりセレクタ131に
おいては入力Aがセレクトされるので、5LI)=DS
Dとなり、これがメモ1月341 、 (351に上位
アドレスとして供給される。そして、水平表示期間には
I) iも二″′0″となるので、メモリ(341、(
ト)は第9図A −■−1で説明したアドレスQ号によ
りアドレスされてメモリ(34JからはデータD S
I)で示される領域のパターンデータが順次読み出され
てシフトレジスタぐ(6)に供給されろと共に、メモリ
C351からはデータDSDで示される領域のカラーコ
ードが順次読み出されてセレクタ(6優に供給される。
おいては入力Aがセレクトされるので、5LI)=DS
Dとなり、これがメモ1月341 、 (351に上位
アドレスとして供給される。そして、水平表示期間には
I) iも二″′0″となるので、メモリ(341、(
ト)は第9図A −■−1で説明したアドレスQ号によ
りアドレスされてメモリ(34JからはデータD S
I)で示される領域のパターンデータが順次読み出され
てシフトレジスタぐ(6)に供給されろと共に、メモリ
C351からはデータDSDで示される領域のカラーコ
ードが順次読み出されてセレクタ(6優に供給される。
また、このとき、データDSDはフラグ用メモリも力、
ら5)にも」二位アドレスとして供給されるので、メモ
リ6勺、←5)もデータDSDで示される領域が選択さ
れる。そして、水平走査の開始時点には、FR−′0″
となるので、メモ!J t54J 、 55)は第9図
A〜I]で説明したアドレス信号によりアドレスされて
第9図Mに示すようにメモリ6勺から各水平走査の開始
時点ごとにその水平走査線に対応するパターンデータ用
フラグI) F Gが読み出されると共に、メモリ(至
)から各水平走査の開始時点ごとにその水平走査線の属
するサブブロックに対応するカラーコード用フラグCF
Gが読み出される。
ら5)にも」二位アドレスとして供給されるので、メモ
リ6勺、←5)もデータDSDで示される領域が選択さ
れる。そして、水平走査の開始時点には、FR−′0″
となるので、メモ!J t54J 、 55)は第9図
A〜I]で説明したアドレス信号によりアドレスされて
第9図Mに示すようにメモリ6勺から各水平走査の開始
時点ごとにその水平走査線に対応するパターンデータ用
フラグI) F Gが読み出されると共に、メモリ(至
)から各水平走査の開始時点ごとにその水平走査線の属
するサブブロックに対応するカラーコード用フラグCF
Gが読み出される。
そして、フラグPFG、CFGはフリップフロップ回路
f67) 、←樽に供給されて信号F1もによりラッチ
され、第9図Nに示すように次の水平期間までホールド
され、このホールドされたフラグPFGがレジスタ(ト
)にクリア信号として供給されると共に、ホールドされ
たフラグCト’Gはセレクタ(に復にセレクト信号とし
て供給される。
f67) 、←樽に供給されて信号F1もによりラッチ
され、第9図Nに示すように次の水平期間までホールド
され、このホールドされたフラグPFGがレジスタ(ト
)にクリア信号として供給されると共に、ホールドされ
たフラグCト’Gはセレクタ(に復にセレクト信号とし
て供給される。
そして、この場合には、消去コードは送られていないの
で、フラグPFG、Cfi’Gはw1″であり、従って
、メモリc勾から読み出されたパターンデータは、レジ
スタ(至)においてクリアされることなく直列データに
変換されてカラージエネV−タ07)K供給されると共
に、メモリ0!lilから読み出されたカラーコードが
セレクタ(財)を通じてカラージエネV−夕C17)に
供給される。
で、フラグPFG、Cfi’Gはw1″であり、従って
、メモリc勾から読み出されたパターンデータは、レジ
スタ(至)においてクリアされることなく直列データに
変換されてカラージエネV−タ07)K供給されると共
に、メモリ0!lilから読み出されたカラーコードが
セレクタ(財)を通じてカラージエネV−夕C17)に
供給される。
従って、この場合には、領域寺0−41のうち、ラッチ
回路fiυのデータで示される領域に書き込まれている
ページが表示される。
回路fiυのデータで示される領域に書き込まれている
ページが表示される。
一方、このように表示が行れているとき、ある領域に記
憶されているページに対して消去コードが送られてきた
とする。なお、その領域が表示に使用されていても使用
されていなくてもよいが、以下の説明では表示に使用さ
れているものとする(従って、ラッチ回路(61) 、
[21においてDSD=CL Dとなる)0 すなわち、あるフィールド期間のパケット期間(第20
番目または第283番目の水平期間)に消去コードが送
られてくると、この消去コードのページを記憶している
領域の番号が、CPU(211によりラッチ回路日にデ
ータCLDとしてラッチされると共に、フリップフロッ
プ回路(7υがCPUCIIによりセットされ1.fi
’L=”Q”とされる。
憶されているページに対して消去コードが送られてきた
とする。なお、その領域が表示に使用されていても使用
されていなくてもよいが、以下の説明では表示に使用さ
れているものとする(従って、ラッチ回路(61) 、
[21においてDSD=CL Dとなる)0 すなわち、あるフィールド期間のパケット期間(第20
番目または第283番目の水平期間)に消去コードが送
られてくると、この消去コードのページを記憶している
領域の番号が、CPU(211によりラッチ回路日にデ
ータCLDとしてラッチされると共に、フリップフロッ
プ回路(7υがCPUCIIによりセットされ1.fi
’L=”Q”とされる。
そして、続いてWR−”0′″になると共に、このとき
l” L =10″なので、Q72=″′1″となって
七Vクタ關では入力Bがセレクトされる。従って、8L
D=CLDとなり、これがメモリ6勺、霞に上位アドレ
スとして供給されるので、メモリ641゜a51はデー
タC’LDで示される消去すべき領域が指定される。
l” L =10″なので、Q72=″′1″となって
七Vクタ關では入力Bがセレクトされる。従って、8L
D=CLDとなり、これがメモリ6勺、霞に上位アドレ
スとして供給されるので、メモリ641゜a51はデー
タC’LDで示される消去すべき領域が指定される。
また、このとき、WR8TB −’″O″となることに
よりアンド回路ff3)の出力Q73は10”となり、
メモリ51. lり51は書き込みモードとなると共に
、FG=”o″となる。
よりアンド回路ff3)の出力Q73は10”となり、
メモリ51. lり51は書き込みモードとなると共に
、FG=”o″となる。
従って、このとき、アドレス信号CLAが変化すること
により、メモリ6句、槌の領域+θ〜+3のうち、デー
タCLDで指定された領域にFG=@O″が書き込まれ
、すなわち、CL l)で指定された領域のすべてのフ
ラグはPFG−lO”。
により、メモリ6句、槌の領域+θ〜+3のうち、デー
タCLDで指定された領域にFG=@O″が書き込まれ
、すなわち、CL l)で指定された領域のすべてのフ
ラグはPFG−lO”。
CFG=60″にセットされる。この場合、フラグPF
G、CFGの領域は、第6図に屯示すように、204番
地及び17番地であって数が少ないので、これらフラグ
PFG、CFGのセットは、消去コードが送られてきて
から、そのフィールド期間の垂直表示期間が始まるまで
の期間に、十分な時間的余裕をもって行うことができる
。
G、CFGの領域は、第6図に屯示すように、204番
地及び17番地であって数が少ないので、これらフラグ
PFG、CFGのセットは、消去コードが送られてきて
から、そのフィールド期間の垂直表示期間が始まるまで
の期間に、十分な時間的余裕をもって行うことができる
。
そして、メモリl!5勾、59のフラグP F G 、
CF Gのセットが終ると、WIL−′1″となって
Q72−11″となり、七Vクタ關において5LD=D
8Dとなり、また、WR8TB =″′1″となってQ
73−′1”となり、メモリ51 、55)の書き込み
モードは解除され、高出力インピーダンス状態となる。
CF Gのセットが終ると、WIL−′1″となって
Q72−11″となり、七Vクタ關において5LD=D
8Dとなり、また、WR8TB =″′1″となってQ
73−′1”となり、メモリ51 、55)の書き込み
モードは解除され、高出力インピーダンス状態となる。
続いて、垂直表示期間になると、上述のようにメモリC
(a 、 C(51からパターンデータ及びカラーコー
ドが読み出され、VジスタOG)及びセVクタ(64)
に供給されると共に、メモリ541 、 e’+5)か
らフラグPF’()。
(a 、 C(51からパターンデータ及びカラーコー
ドが読み出され、VジスタOG)及びセVクタ(64)
に供給されると共に、メモリ541 、 e’+5)か
らフラグPF’()。
C1i’Qが読み出され、フリップフロップ回j3(6
7)。
7)。
(ill)でラッチされてからレジスタ(3ω及びセV
クタ(64)に供給される。そして、この場合には、P
FG−*Onであるからレジスタ(列のパターンデータ
はクリアされ、また、CFG=”O”であるから七Vク
タ(641では入力BがセVクトされてジェネレータ6
Qからの「白色」のカラーコードが七Vクトされる。
クタ(64)に供給される。そして、この場合には、P
FG−*Onであるからレジスタ(列のパターンデータ
はクリアされ、また、CFG=”O”であるから七Vク
タ(641では入力BがセVクトされてジェネレータ6
Qからの「白色」のカラーコードが七Vクトされる。
従って、レジスタ(至)からはパターンデータとして′
0″が連続して取り出されてカラージェネレータ0ηに
供給されると共に、ジエネV−夕16[jからの「白色
」のカラーコードがカラージェネレータ071に供給さ
れるので、この垂直表示期間には、何も表示されない。
0″が連続して取り出されてカラージェネレータ0ηに
供給されると共に、ジエネV−夕16[jからの「白色
」のカラーコードがカラージェネレータ071に供給さ
れるので、この垂直表示期間には、何も表示されない。
つまり、消去コードが送られてきたことにより、受像管
(I61の画面は消去されたことになると共に5これは
消去コードが送られてくると、同じフィールド期間内に
直ちに行われたわけである。なお、このとき、メモリ(
3a 、 a51には、消去コードによるデータのアク
セスは行っていない。
(I61の画面は消去されたことになると共に5これは
消去コードが送られてくると、同じフィールド期間内に
直ちに行われたわけである。なお、このとき、メモリ(
3a 、 a51には、消去コードによるデータのアク
セスは行っていない。
そして、次のフィールド期間になると、その垂直同期パ
ルスPvによりフリップフロツナ回路συがリセットさ
れてFL=”1″′とされる。
ルスPvによりフリップフロツナ回路συがリセットさ
れてFL=”1″′とされる。
さらに、このフィールド期間において、パケット期間に
なると、カラーコードが送られてくるが、その受信処理
が終わると、CPU(211によりフリップフロップ回
路CDがセットされてFL=”O″となると共に、WR
=”O”となってQ72 = ” 1”となり、従って
、SLD、CLDとなってメモリ(341、051は消
去コードの送られてきたページの領域が指定される。そ
して、CPU(2υによりメモリ01のうち、データC
LDで示される領域の第1行のサブブロックに対応する
アドレスが指定され、このアドレスに先はど受信処理さ
れたカラーコードが書き込まれる。
なると、カラーコードが送られてくるが、その受信処理
が終わると、CPU(211によりフリップフロップ回
路CDがセットされてFL=”O″となると共に、WR
=”O”となってQ72 = ” 1”となり、従って
、SLD、CLDとなってメモリ(341、051は消
去コードの送られてきたページの領域が指定される。そ
して、CPU(2υによりメモリ01のうち、データC
LDで示される領域の第1行のサブブロックに対応する
アドレスが指定され、このアドレスに先はど受信処理さ
れたカラーコードが書き込まれる。
また、このとき、データCLDによりメモリ64I。
(至)も消去コードの送られてきたページの領域が指定
されると共に、W1七STB =″′0”となることに
よりQ73=”0″となりメモリl!5a 、 ssは
書き込みモードとされる。そして、CPU(2υにより
メモリ6りがアドレスされると共に、FQ=″′1″と
され、メモリ6つのうち、データCLDで示される領域
の第1行のサブブロックに対応するアドレスにFL−′
1″が書き込まれ、すなわち、第1行のサブブロックに
対応するフラグCFGが1”にセットされる。
されると共に、W1七STB =″′0”となることに
よりQ73=”0″となりメモリl!5a 、 ssは
書き込みモードとされる。そして、CPU(2υにより
メモリ6りがアドレスされると共に、FQ=″′1″と
され、メモリ6つのうち、データCLDで示される領域
の第1行のサブブロックに対応するアドレスにFL−′
1″が書き込まれ、すなわち、第1行のサブブロックに
対応するフラグCFGが1”にセットされる。
そして、これらの処理が終ると、WR=″1”。
WR8TB = ” 1”となり、データDSDにより
メモIJ C(41〜(至)の領域が指定されると共に
、書き込みモードは解除される。
メモIJ C(41〜(至)の領域が指定されると共に
、書き込みモードは解除される。
続いて、垂直表示期間になると、第9図I、Nに示すよ
うに、メモリam 、 61からパターンデータ及びカ
ラーコードが読み出されると共に、メモリat+ 、
@からフラグPF()、CFGが読み出される。
うに、メモリam 、 61からパターンデータ及びカ
ラーコードが読み出されると共に、メモリat+ 、
@からフラグPF()、CFGが読み出される。
そして、この場合には、パターンデータの7ラグPFG
はすべて”0”であるから、VラスタCl1i)におい
てクリアされ、パターンの表示は行われないが、第1行
のサブブロックのフラグCFqはwl”であるから、メ
モリ6つからのカラーコード、すなわち、この垂直表示
期間の始まる前に受信されたカラーコードが、セVクタ
04)を通じてカラージェネレータ(3ηに供給される
。
はすべて”0”であるから、VラスタCl1i)におい
てクリアされ、パターンの表示は行われないが、第1行
のサブブロックのフラグCFqはwl”であるから、メ
モリ6つからのカラーコード、すなわち、この垂直表示
期間の始まる前に受信されたカラーコードが、セVクタ
04)を通じてカラージェネレータ(3ηに供給される
。
さらに、次のフィールド期間になると、垂直同期パルス
Pvによりフリップフロップ回路σ■)がセットされて
P L−0′″とされ、また、パケット期間になると、
第1行のラインのパターンデータが送られてくるが、カ
ラーコードの場合とM様にして、このパターンデータが
、メモリCalのうち、データCLDで示される領域の
第1行のラインのアドレスに書き込まれると共に1メモ
96勺のうち、データCLDで示される領域の第1行の
ラインに対応するアドレスのフラグP F Qが“1″
にセットされる。
Pvによりフリップフロップ回路σ■)がセットされて
P L−0′″とされ、また、パケット期間になると、
第1行のラインのパターンデータが送られてくるが、カ
ラーコードの場合とM様にして、このパターンデータが
、メモリCalのうち、データCLDで示される領域の
第1行のラインのアドレスに書き込まれると共に1メモ
96勺のうち、データCLDで示される領域の第1行の
ラインに対応するアドレスのフラグP F Qが“1″
にセットされる。
従って、続く垂直表示期間には、メモV a41からパ
ターンデータが読み出されるが、その第1行のラインの
パターンデータは、その直前のパケット期間のパターン
データにより更新されたものである。そして、このとき
、対応するフラグPFGは′1″であるから、そのパタ
ーンデータは、レジスタ(:(6)においてクリアされ
ることなくカラージェネレータ(3′0に供給される。
ターンデータが読み出されるが、その第1行のラインの
パターンデータは、その直前のパケット期間のパターン
データにより更新されたものである。そして、このとき
、対応するフラグPFGは′1″であるから、そのパタ
ーンデータは、レジスタ(:(6)においてクリアされ
ることなくカラージェネレータ(3′0に供給される。
また、′f、1行のサブブロックについては、その1フ
イールド前のフィールド1川[川に、フラグCFGが1
”とされている。
イールド前のフィールド1川[川に、フラグCFGが1
”とされている。
従って、受像管(I[i)の画面には、第1行のライン
がカラーで表示される。
がカラーで表示される。
以下、同様の動作が、その消去コードの送られてきたペ
ージの最終行のラインのパターンデータ及びカラーコー
ドについて行われ、従って、受像管00の画面には、文
字放送画像が上から下へとワイプしtc、がら表示され
ていく。そして、そのページのデータがすべて送られる
と、このページについてのパターンデータ及びカラーコ
ードの書き込みが終ると同時に、フラグPFQ、CFQ
のセットも終る。
ージの最終行のラインのパターンデータ及びカラーコー
ドについて行われ、従って、受像管00の画面には、文
字放送画像が上から下へとワイプしtc、がら表示され
ていく。そして、そのページのデータがすべて送られる
と、このページについてのパターンデータ及びカラーコ
ードの書き込みが終ると同時に、フラグPFQ、CFQ
のセットも終る。
なお、この終了時点では、その領域のフラグPFQ、C
FQはすべて11”であり、従って、以後、上述のよう
に、この領域に記憶されているページは、通常に表示さ
れる。
FQはすべて11”であり、従って、以後、上述のよう
に、この領域に記憶されているページは、通常に表示さ
れる。
こうして、この発明によれば、データの属するラインま
たはサブブロックに対応してフラグPFG。
たはサブブロックに対応してフラグPFG。
CFGを設け、消去コードが送られてぎたら、フラグp
FG、cpay=すべて10”にセットし、続いてデー
タが送られてきたら、そのデータをメモリC341、0
5の対応するアドレスに書き込むと共に、対応するフラ
グPFGまたはCFGを′1″にセットし、一方、デー
タの読み出し時にはそのデータに対応するフラグPFG
またはCli” Qにより表示を制御している。従って
、メモリ04) 、 CI!i9の領域が、例えば上述
のように4ペ一ジ分あっても、消去コードが送られてき
たときには、フラグP Ii’ G及びCFGを1ペ一
ジ分だけ1110%にセットするだけでよく、すなわち
、従来のように、メモリ(ロ)。
FG、cpay=すべて10”にセットし、続いてデー
タが送られてきたら、そのデータをメモリC341、0
5の対応するアドレスに書き込むと共に、対応するフラ
グPFGまたはCFGを′1″にセットし、一方、デー
タの読み出し時にはそのデータに対応するフラグPFG
またはCli” Qにより表示を制御している。従って
、メモリ04) 、 CI!i9の領域が、例えば上述
のように4ペ一ジ分あっても、消去コードが送られてき
たときには、フラグP Ii’ G及びCFGを1ペ一
ジ分だけ1110%にセットするだけでよく、すなわち
、従来のように、メモリ(ロ)。
(至)の1ペ一ジ分(50592ビツト+2108ビツ
ト)のデータを書き換える必要がなく、単にフラグp
p Q 、 CF Gの1ペ一ジ分(204ビツト+1
7ビツト)を書き換えるだけでよいので、これはきわめ
て短時間のうちにでき、データ用メモリ(341。
ト)のデータを書き換える必要がなく、単にフラグp
p Q 、 CF Gの1ペ一ジ分(204ビツト+1
7ビツト)を書き換えるだけでよいので、これはきわめ
て短時間のうちにでき、データ用メモリ(341。
(′(1及びフラグ用メモリ(’14+ 、 aつとし
て高速のものを必要としない。また、メモリ0勾〜55
)の速度から領域の数が限定されることがなく、その領
域数をさらに増やすことができる。
て高速のものを必要としない。また、メモリ0勾〜55
)の速度から領域の数が限定されることがなく、その領
域数をさらに増やすことができる。
また、領域をメモIJ C(41、(35)に設定する
場合、その領域をチップ別に設定する必要がなく、自由
に設定できるので、メモリ(34+ 、 1351とし
て大容量のものを使用でき、コストダウンあるいは小型
化や消費電力の低減などができる。
場合、その領域をチップ別に設定する必要がなく、自由
に設定できるので、メモリ(34+ 、 1351とし
て大容量のものを使用でき、コストダウンあるいは小型
化や消費電力の低減などができる。
なお、上述においては、メモリC341とG最とを別個
のものとしたが、メモリ01ヲメモリ(3巾の空き番地
で代用することもでき、メモリ1til 、 ei■も
同様である。
のものとしたが、メモリ01ヲメモリ(3巾の空き番地
で代用することもでき、メモリ1til 、 ei■も
同様である。
また、上述の例においては、消去コードが送られてきた
とき、垂直表示期間が始まるまでの期間に、対応するフ
ラグPFQ、CFQをすべて10″にセットしたが、水
平表示期間の始まる前にその水平走査ごとにフラグPF
G、CpQの1組を′0″にセットしてもよい。さらに
、フラグP li’ G 、CFGのl Q I+、′
1″のセットは、ノ・−ド処理により行うこともできる
。いずれにせよ、セットするビット数が少ないので、短
時間のうちにセットできる。
とき、垂直表示期間が始まるまでの期間に、対応するフ
ラグPFQ、CFQをすべて10″にセットしたが、水
平表示期間の始まる前にその水平走査ごとにフラグPF
G、CpQの1組を′0″にセットしてもよい。さらに
、フラグP li’ G 、CFGのl Q I+、′
1″のセットは、ノ・−ド処理により行うこともできる
。いずれにせよ、セットするビット数が少ないので、短
時間のうちにセットできる。
さらに、この発明は、キャブデンジステムなどにも適用
できる。
できる。
第1図〜第7図、第9図はこの発明を説明するための図
、第8図はこの発明の一例の系統図である。 (34Iはパターンメモリ、6四はカラーメモリ、51
゜65)はフラグ用メモリである。 549− 区 ば) 殿
、第8図はこの発明の一例の系統図である。 (34Iはパターンメモリ、6四はカラーメモリ、51
゜65)はフラグ用メモリである。 549− 区 ば) 殿
Claims (1)
- テVビ多重文字放送あるいはキャプテンシステムなどの
画像信号を受信してその画像を受像管に表示する画像表
示装置において、上記画像信号の複数ページ分を記憶す
るメモリと、」二記画像信号の各区切りととに設定され
たフラグとを有し、消去コードが送られてきたときには
、上記フラグのすべてを第1の所定値にセットし、上記
画像信号が送られてきたら、この画像信号を上記メモリ
の対応するアトメスに書き込むと共に、上記フラグのう
ち、上記送られてきた画像信号の区切りに対応するフラ
グを第2の所定値にセットし、上記メモリの読み出し時
には、上記フラグのうち、読み出される画像信号の区切
りに対応するフラグをチェックし、このチェックしたフ
ラグが上記第1の所定値のときには、上記読み出される
画像信号に代えて上記消去コードに対応する所定の信号
を上記受像管に供給し、上記チェックしたフラグが上記
第2の所定値のときには、上記読み出される画像信号を
−り記受像管に供給するようにした画像表示装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56134582A JPS5836089A (ja) | 1981-08-27 | 1981-08-27 | 画像表示装置 |
GB08310962A GB2115258B (en) | 1981-08-27 | 1982-08-24 | Image display unit |
PCT/JP1982/000333 WO1983000789A1 (fr) | 1981-08-27 | 1982-08-24 | Unite d'affichage d'images |
EP82902471A EP0086236B1 (en) | 1981-08-27 | 1982-08-24 | Image display unit |
DE823248978T DE3248978T1 (de) | 1981-08-27 | 1982-08-24 | Bildanzeigeeinrichtung |
NL8220288A NL8220288A (nl) | 1981-08-27 | 1982-08-24 | Beeldzichtbaarmakingsinrichting. |
US06/491,205 US4631531A (en) | 1981-08-27 | 1982-08-24 | System for text display with plural page memory and flag memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56134582A JPS5836089A (ja) | 1981-08-27 | 1981-08-27 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5836089A true JPS5836089A (ja) | 1983-03-02 |
JPH0212076B2 JPH0212076B2 (ja) | 1990-03-16 |
Family
ID=15131729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56134582A Granted JPS5836089A (ja) | 1981-08-27 | 1981-08-27 | 画像表示装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4631531A (ja) |
EP (1) | EP0086236B1 (ja) |
JP (1) | JPS5836089A (ja) |
DE (1) | DE3248978T1 (ja) |
GB (1) | GB2115258B (ja) |
NL (1) | NL8220288A (ja) |
WO (1) | WO1983000789A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
GB2181928B (en) * | 1985-10-16 | 1989-10-25 | Philips Electronic Associated | Teletext television receivers |
US4912658A (en) * | 1986-04-18 | 1990-03-27 | Advanced Micro Devices, Inc. | Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution |
JPH0776969B2 (ja) * | 1986-04-18 | 1995-08-16 | 株式会社東芝 | 文書処理装置 |
KR930001926B1 (ko) * | 1988-04-13 | 1993-03-20 | 가부시끼가이샤 히다찌세이사꾸쇼 | 표시 제어방법 및 그 장치 |
DE68925066T2 (de) * | 1988-05-27 | 1996-07-25 | Philips Electronics Nv | Teletext-Dekodierer |
DE68927576T2 (de) * | 1988-05-27 | 1997-06-12 | Philips Electronics Nv | Teletext-Dekodierer |
US4956810A (en) * | 1988-09-06 | 1990-09-11 | International Business Machines Corporation | High speed method for data transfer |
WO1992002923A1 (en) * | 1990-08-03 | 1992-02-20 | Du Pont Pixel Systems Limited | Data processing and memory systems |
GB2269971B (en) * | 1992-08-19 | 1995-11-15 | Plessey Semiconductors Ltd | Teletext decoders |
US5602986A (en) * | 1993-02-01 | 1997-02-11 | 3Dlabs Ltd. | Data processing and memory systems with retained background color information |
US5519413A (en) * | 1993-11-19 | 1996-05-21 | Honeywell Inc. | Method and apparatus for concurrently scanning and filling a memory |
DE69635066T2 (de) * | 1995-06-06 | 2006-07-20 | Hewlett-Packard Development Co., L.P., Houston | Unterbrechungsschema zum Aktualisieren eines Lokalspeichers |
US6111584A (en) * | 1995-12-18 | 2000-08-29 | 3Dlabs Inc. Ltd. | Rendering system with mini-patch retrieval from local texture storage |
US6983239B1 (en) * | 2000-10-25 | 2006-01-03 | International Business Machines Corporation | Method and apparatus for embedding grammars in a natural language understanding (NLU) statistical parser |
JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2144935C3 (de) * | 1970-09-09 | 1975-10-02 | Hitachi, Ltd., Tokio | Farbsichtanzeigegerät |
JPS5650470B2 (ja) * | 1972-04-13 | 1981-11-28 | ||
JPS608674B2 (ja) * | 1975-12-17 | 1985-03-05 | 三洋電機株式会社 | 静止画像伝送システム |
JPS602832B2 (ja) * | 1975-12-17 | 1985-01-24 | 三洋電機株式会社 | 静止画受信装置 |
FR2365843A1 (fr) * | 1976-09-22 | 1978-04-21 | Telediffusion Fse | Perfectionnements aux systemes de transmission numerique et d'affichage de textes sur un ecran de television |
GB1585100A (en) * | 1976-09-06 | 1981-02-25 | Gen Electric Co Ltd | Electronic display apparatus |
NL7704398A (nl) * | 1977-04-22 | 1978-10-24 | Philips Nv | Inrichting voor het afbeelden van gegevens op een weergeeftoestel. |
FR2419623A1 (fr) * | 1978-03-10 | 1979-10-05 | Telediffusion Fse | Systeme de transmission numerique et d'affichage de textes et de graphismes sur un ecran de television |
JPS586430B2 (ja) * | 1978-07-04 | 1983-02-04 | シャープ株式会社 | 文字放送受信装置 |
GB2042780B (en) * | 1979-02-12 | 1982-07-14 | Philips Electronic Associated | Alphanumeric character display |
FR2463453A1 (fr) * | 1979-05-23 | 1981-02-20 | Signalisation Continental | Procede et dispositif pour l'adressage d'une memoire d'image dans un systeme de teletexte |
GB2090506B (en) * | 1980-11-12 | 1984-07-18 | British Broadcasting Corp | Video colour graphics apparatus |
JPH05274214A (ja) * | 1992-03-25 | 1993-10-22 | Toshiba Corp | 情報記憶装置 |
JP3310011B2 (ja) * | 1992-03-30 | 2002-07-29 | 株式会社東芝 | 半導体メモリおよびこれを使用した半導体メモリボード |
-
1981
- 1981-08-27 JP JP56134582A patent/JPS5836089A/ja active Granted
-
1982
- 1982-08-24 US US06/491,205 patent/US4631531A/en not_active Expired - Fee Related
- 1982-08-24 WO PCT/JP1982/000333 patent/WO1983000789A1/ja active IP Right Grant
- 1982-08-24 NL NL8220288A patent/NL8220288A/nl not_active Application Discontinuation
- 1982-08-24 DE DE823248978T patent/DE3248978T1/de active Granted
- 1982-08-24 GB GB08310962A patent/GB2115258B/en not_active Expired
- 1982-08-24 EP EP82902471A patent/EP0086236B1/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4631531A (en) | 1986-12-23 |
EP0086236B1 (en) | 1987-11-11 |
EP0086236A4 (fr) | 1985-06-06 |
DE3248978T1 (de) | 1984-01-12 |
NL8220288A (nl) | 1983-07-01 |
JPH0212076B2 (ja) | 1990-03-16 |
EP0086236A1 (en) | 1983-08-24 |
GB8310962D0 (en) | 1983-05-25 |
DE3248978C2 (ja) | 1991-10-10 |
WO1983000789A1 (fr) | 1983-03-03 |
GB2115258B (en) | 1985-09-04 |
GB2115258A (en) | 1983-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2594897B2 (ja) | ビデオ画像表示装置 | |
JPS5836089A (ja) | 画像表示装置 | |
AU605166B2 (en) | High resolution monitor interface & related interface method | |
US5479184A (en) | Videotex terminal system using CRT display and binary-type LCD display | |
JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
US4620186A (en) | Multi-bit write feature for video RAM | |
JP3203650B2 (ja) | テレビジョン信号受信機 | |
JPH06214549A (ja) | 二重緩衝方式出力表示システムにおける表示装置及び表示方法 | |
US4471377A (en) | Color information display apparatus | |
US5818466A (en) | Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television | |
JPS6323578B2 (ja) | ||
JPS6073575A (ja) | デ−タ表示装置 | |
JPS59200292A (ja) | 表示回路 | |
EP0148659A2 (en) | A video display control circuit | |
JPS648335B2 (ja) | ||
JPS5923387A (ja) | 画像メモリ表示制御装置 | |
JP2833024B2 (ja) | 表示画面合成装置 | |
CA1200008A (en) | Image display apparatus | |
JPS61260291A (ja) | 文字図形表示回路 | |
JPH0213317B2 (ja) | ||
JP2959486B2 (ja) | マルチウインドウ表示制御メモリ | |
WO1985002050A1 (en) | Apparatus for controlling writing and reading in relation to graphic memory | |
JPH0469908B2 (ja) | ||
JPS62231577A (ja) | 文字放送受信装置 | |
JPS59197082A (ja) | 表示回路 |