JPS5831554B2 - exiyouhiyoujisouchi - Google Patents

Description

【発明の詳細な説明】 本発明は、液晶を介在した一対の相対向する電極の夫々
に、７複数種類のパルスを択一的に印加し、これにて液
晶を駆動して、表示を行なう液晶表示装置に関する。[Detailed Description of the Invention] The present invention selectively applies seven types of pulses to each of a pair of opposing electrodes with a liquid crystal interposed therebetween, and drives the liquid crystal with this to perform display. The present invention relates to a liquid crystal display device.

本発明の目的は、容易に構成し得るところの液晶表示装
置を提供することにある。An object of the present invention is to provide a liquid crystal display device that can be easily configured.

以下例示図に基づき本発明の一実施例の構成を説明する
。The configuration of an embodiment of the present invention will be described below based on illustrative drawings.

第１図に示す１は、６０個の表示素子２・・・を有する
液晶表示体である。Reference numeral 1 shown in FIG. 1 is a liquid crystal display having 60 display elements 2.

この液晶表示体１は、６０個のセグメント電極３・・・
と１０個のコモン電極４・・・とを具備する。This liquid crystal display 1 includes 60 segment electrodes 3...
and ten common electrodes 4...

６０個のセグメント電極３・・・は、６個づつ１０個の
ブロックに分割しである。The 60 segment electrodes 3 are divided into 10 blocks of 6 each.

これら分割した各ブロック５・・・のセグメント電極３
・・・に対向してコモン電極４を設けである。Segment electrodes 3 of each of these divided blocks 5...
A common electrode 4 is provided opposite to....

前記６０個のセグメント電極３・・・は、第２図に示す
ごとく時計の分表示に利用する為に、環状に配置１ルで
ある。The 60 segment electrodes 3 are arranged in a ring in order to be used for displaying the minutes of a clock, as shown in FIG.

前記１０個のブロック中初頭ブロックに位置する６個の
セグメント電極を出発点とし、前記ブロックに分割した
分割境界部３０を対称中心にして対称の位置にある隣接
ブロックのセグメント電極同士を接続線３１・・・にて
電気的に接続し、順次蛇行状に直列に接続しである。Starting from the six segment electrodes located in the first block among the ten blocks, a connection line 31 connects the segment electrodes of adjacent blocks located at symmetrical positions with the dividing boundary 30 divided into the blocks as the center of symmetry. . . . and are sequentially connected in series in a meandering manner.

これにて蛇行状に直列接続した６組のセグメント電極群
を構成しである。This constitutes six segment electrode groups connected in series in a meandering manner.

他方、１０個のコモン電極４・・・は、第３図に示すご
とく環状に配列してあり、第４図に示す通り６０個のセ
グメント電極に対向して配置しである。On the other hand, the ten common electrodes 4 are arranged in a ring as shown in FIG. 3, and are arranged opposite to the 60 segment electrodes as shown in FIG.

これらセグメント電極３・・・とコモン電極４・・・と
の間には液晶を介在しである。A liquid crystal is interposed between the segment electrodes 3 and the common electrodes 4.

詳細には、酸化スズや酸化インジウム等の透明な導電性
薄膜よりなるセグメント電極３・・・をコーティングし
たネサガラスと、同様に酸化スズや酸化インジウム等の
透明な導電性薄膜よりなるコモン電極４・・・をコーテ
ィングした別のネサガラスとの間にスペーサ等を介して
液晶を充填しである。In detail, Nesa glass is coated with segment electrodes 3 made of transparent conductive thin films such as tin oxide or indium oxide, and common electrodes 4 coated with segment electrodes 3 made of transparent conductive thin films such as tin oxide or indium oxide. Liquid crystal is filled in between it and another coated Nesa glass with a spacer or the like interposed therebetween.

前記コモン電極４・・・の各々より導出したリード線は
、コモン電極用の択一切替スイッチ６（以下コモンスイ
ッチ６という）の各出力端子Ｃ１・・・Ｃ１０に電気的
に接続しである。Lead wires led out from each of the common electrodes 4 are electrically connected to output terminals C1 to C10 of a common electrode selection switch 6 (hereinafter referred to as common switch 6).

他方、前記初頭ブロック内に位置するセグメント電極３
・・・より導出したリード線は、セグメント電極用の択
一切替スイッチ１（以下セグメントスイッチ１という）
の出力端子Ｓ１・・・Ｓ６と電気的に接続しである。On the other hand, the segment electrode 3 located within the initial block
The lead wire derived from ... is the selection switch 1 for segment electrodes (hereinafter referred to as segment switch 1).
It is electrically connected to output terminals S1...S6 of.

コモンスイッチ６は、前記コモン電極４に印加するパル
スの入力端子８，９．１０を具備する。The common switch 6 includes input terminals 8, 9, and 10 for applying pulses to the common electrode 4.

他方セグメントスイッチＩは、セグメント電極３に印加
するパルスの入力端子１１，１２を具備する。On the other hand, the segment switch I is provided with input terminals 11 and 12 for applying pulses to the segment electrodes 3.

これらコモンスイッチ６及びセグメントスイッチ１は、
第５図及び第６図に示すごときスイッチと同等の択一切
替動作を行なうものであるが、電子的に構威しである。These common switch 6 and segment switch 1 are
This switch performs the same selective switching operation as the switch shown in FIGS. 5 and 6, but is configured electronically.

このような電子的な択一切替スイッチとしては、第７図
及び第８図に示すごとき適宜数のトランスミッションゲ
ート１３とインバーター１４とから構成したスイッチが
存在する。As such an electronic selection switch, there is a switch constructed from an appropriate number of transmission gates 13 and inverters 14 as shown in FIGS. 7 and 8.

第７図に示したものはコモンスイッチ６である。What is shown in FIG. 7 is the common switch 6.

このコモンスイッチ６は、１０組の択一切替スイッチ部
Ａ１〜Ａ１０を具備している。This common switch 6 includes 10 sets of selection changeover switch sections A1 to A10.

各択一切替スイッチ部は、出力端子を共通にした３個の
トランスミッションゲート１３，１３，１３と、各トラ
ンスミッションゲート１３の制御信号入力端子に相補の
信号を与えるべく配置したインパーク１４とを具備して
いる。Each selection switch section includes three transmission gates 13, 13, 13 having a common output terminal, and an impark 14 arranged to give a complementary signal to the control signal input terminal of each transmission gate 13. are doing.

他方、第８図に図示したものは、セグメントスイッチγ
である。On the other hand, what is illustrated in FIG.
It is.

このセグメントスイッチ７は、６組の択一切替スイッチ
部Ｂ１〜Ｂ６を具備している。This segment switch 7 includes six sets of selection switch sections B1 to B6.

各択一切替スイッチ部は、出力端子を共通にした２個の
トランスミッション１３，１３と、このトランスミッシ
ョンゲート１３の制御信号入力端子に相補の信号を与え
るべく配置したインバータ１４とを具備している。Each selection switch section includes two transmissions 13, 13 having a common output terminal, and an inverter 14 arranged to provide a complementary signal to the control signal input terminal of the transmission gate 13.

これら各トランスミッションゲート１３・・・の入力端
子と電気的に接続したコモンスイッチ６の入力端子８，
９゜１０及びセグメントスイッチγの入力端子１１゜１
２は第９図に示すごとく、第１カウンタ装置１７の各出
力端子に接続しである。The input terminal 8 of the common switch 6 is electrically connected to the input terminal of each of these transmission gates 13.
9゜10 and segment switch γ input terminal 11゜1
2 is connected to each output terminal of the first counter device 17, as shown in FIG.

この第１カウンタ装置１γは、第１０図に示すごとく、
遅延型のフリップフロップを４段連続したジョンソンカ
ウンタ１ｒＡにて構威しである。This first counter device 1γ, as shown in FIG.
It consists of a Johnson counter 1rA consisting of four successive stages of delay type flip-flops.

このジョンソンカウンタ１ｒＡは、第３段フリップフロ
ップ２２の可出力端子２２より第１段フリップフロップ
２０のＤ入力端子に帰還をかけである。In this Johnson counter 1rA, feedback is applied from the output terminal 22 of the third stage flip-flop 22 to the D input terminal of the first stage flip-flop 20.

更にこの第１カウンタ装置は、第１１図に示すごとき３
段のフリップフロップを連結したジョンソンカウンタ１
ｒＢにても構成し得る。Furthermore, this first counter device has three counters as shown in FIG.
Johnson counter 1 with connected flip-flops
It can also be configured with rB.

この第１カウンタ装置の入力端子２４は高周波パルスを
発生する発振装置１５例えば水晶発振器と連結し、この
水晶発振器からの高周波パルスを液晶の応答範囲の低周
波まで分周する分周装置１６の出力端子と接続しである
。The input terminal 24 of this first counter device is connected to an oscillation device 15 that generates high-frequency pulses, such as a crystal oscillator, and the output of a frequency divider 16 that divides the high-frequency pulses from the crystal oscillator to a low frequency within the response range of the liquid crystal. It is connected to the terminal.

このジョンソンカウンタ１ｒＡを構成するところの第１
段フリップフロップ２０の出力端子Ｑ２０は、セグメン
トスイッチγの入力端子１２と接続してあり、第２段フ
リップフロップの一方の出力端子Ｑ２１は、コモンスイ
ッチ６の入力端子１０と接続してあり、他方の出力端子
Ｑ２１はコモンスイッチ６の入力端子Ｓと接続してあり
、第３段フリップフロップ２２の出力端子Ｑ２２は、セ
グメントスイッチｌの入力端子１１と接続してあり、第
４段フリップフロップ２３の出力端子Ｑ２３は、コモン
スイッチ６の入力端子９と夫々接続しである。The first part of this Johnson counter 1rA
The output terminal Q20 of the stage flip-flop 20 is connected to the input terminal 12 of the segment switch γ, one output terminal Q21 of the second stage flip-flop is connected to the input terminal 10 of the common switch 6, and the other The output terminal Q21 of the common switch 6 is connected to the input terminal S, the output terminal Q22 of the third stage flip-flop 22 is connected to the input terminal 11 of the segment switch I, and the output terminal Q22 of the third stage flip-flop 22 is connected to the input terminal 11 of the segment switch I. The output terminals Q23 are connected to the input terminals 9 of the common switch 6, respectively.

この第１カウンタ装置１ｒの出力端子２γは、第２カウ
ンク装置１８と接続しである。The output terminal 2γ of the first counter device 1r is connected to the second counter device 18.

この第２カウンタ装置は、遅延型のフリップフロップを
適宜段数連結したジョンソンカウンタや、ＪＫマスター
スレイブ型のフリップフロップを適宜段数連結したジョ
ンソンカウンタにて構成することができる。The second counter device can be constructed of a Johnson counter in which an appropriate number of delay-type flip-flops are connected, or a Johnson counter in which an appropriate number of JK master-slave type flip-flops are connected.

この第２カウンク装置１８の出力端子は、前記トランス
ミッションゲート１３・・・の制御信号入力端子２５（
Ｐ１〜Ｐ６）、２６（ｑ １ ａ 、ｑ １ ｂ 、ｑ
１ ｃ−ｑ １０ ａ 、ｑ １０ ｂ ｔｑｌｏｃ
）と連結しである。The output terminal of the second count device 18 is connected to the control signal input terminal 25 (
P1 to P6), 26 (q 1 a , q 1 b , q
1 c-q 10 a, q 10 b tqloc
).

次に、本発明の液晶表示装置の作用につき説明する。Next, the operation of the liquid crystal display device of the present invention will be explained.

発振器１５にて発せられた高周波パルスは、分周装置１
６にて液晶の応答範囲の低周波にまで分周される。The high frequency pulse emitted by the oscillator 15 is transmitted to the frequency dividing device 1
6, the frequency is divided to a low frequency within the response range of the liquid crystal.

この分周装置１６にて分周された低周波パルスは、第４
カウンタ装置の入力端子２４に供給される。The low frequency pulse frequency-divided by this frequency dividing device 16 is
It is supplied to the input terminal 24 of the counter device.

前記第１カウンタ装置１γの入力端子２４に供給された
パルスは、各段フリップフロップのクロックパルスの役
目をなし、第１段フリップフロップ２０の出力端子Ｑ２
０．第２段フリンプフロツプ２１の出力端子Ｑ２１．第
３段フリンプフロツプ２２の出力端子Ｑ２２．第４段フ
リップフロップ２３の出力端子Ｑ２３．第２段フリンプ
フロツプ２１の他方の出力端子Ｑ２１には、順次１／６
周期位相の相違したパルスが発せられる。The pulse supplied to the input terminal 24 of the first counter device 1γ serves as a clock pulse for each stage flip-flop, and is applied to the output terminal Q2 of the first stage flip-flop 20.
0. Output terminal Q21 of second stage flip-flop 21. Output terminal Q22 of third stage flip-flop 22. Output terminal Q23 of the fourth stage flip-flop 23. The other output terminal Q21 of the second stage flip-flop 21 has 1/6
Pulses with different periodic phases are emitted.

尚、第２段フリップフロップ２１の他の出力端子層２１
は、前記第２段フリップフロップの出力端子Ｑ２１の出
力パルスと、１／２周期位相が相違している。Note that the other output terminal layer 21 of the second stage flip-flop 21
has a 1/2 period phase difference from the output pulse of the output terminal Q21 of the second stage flip-flop.

これにより、コモンスイッチ６の入力端子８，９，１０
には、第１２図に示すごとく順次５／６周期及び２／３
周期位相の相違するパルスｖＣＯＭ１．ＶＣＯＭ２．Ｖ
ＣＯＭ３が供給され、他方、セグメントスイッチｌの入
力端子１１゜１２には、１／３周期位相の相違するパル
スＶＳｅｇ １ 、 ＶＳｅｇ ２が供給されることと
なる。As a result, the input terminals 8, 9, 10 of the common switch 6
As shown in Figure 12, 5/6 cycle and 2/3 cycle are sequentially applied.
Pulses vCOM1. with different periodic phases. VCOM2. V
COM3 is supplied, and on the other hand, pulses VSeg 1 and VSeg 2 having a 1/3 cycle phase difference are supplied to the input terminals 11 and 12 of the segment switch l.

これら頓次５／６周期及び２／３周期位相の相違する三
種のパルスと、１／３周期位相の相違する二種のパルス
との組み合わせにより、コモン電極４とセグメント電極
５との間に生じる電位差は、第１１３図に示す通りとな
る。A combination of these three types of pulses with different 5/6 period and 2/3 period phase and two types of pulses with different 1/3 period phase generates between the common electrode 4 and the segment electrode 5. The potential difference is as shown in FIG. 113.

即ち、パルスＶＳｅｇ１とパルスＶＣＯＭ１との組み合
わせ、パルスＶＳｅｇ２とパルスＶＣＯＭ１との組み合
わせによる合成波の実効値は、２／３ｖＰとなる（ＶＰ
は、パルスのピークボルテージを示す）。That is, the effective value of the composite wave by the combination of pulse VSeg1 and pulse VCOM1 and the combination of pulse VSeg2 and pulse VCOM1 is 2/3 vP (VP
indicates the peak voltage of the pulse).

又パルスＶＳｅｇ１とパルスＶＣＯＭ２との組み合わせ
による合成波の実効値は、ｖＰとなる。Further, the effective value of the composite wave formed by the combination of pulse VSeg1 and pulse VCOM2 is vP.

他方、パルスＶＳｅｇ２とパルスＶＣＯＭ２との組み合
わせ、パルスＶＳｅｇ１とパルスＶＣＯＭ３との組み合
わせ及ヒパルスＶＳｅｇ ２とパルスＶＣＯＭ ３（！
：の絹み合わせによる合成波の実効値は、１／３ｖＰと
なる。On the other hand, the combination of pulse VSeg2 and pulse VCOM2, the combination of pulse VSeg1 and pulse VCOM3, and the combination of pulse VSeg 2 and pulse VCOM 3 (!
The effective value of the composite wave obtained by combining the : is 1/3 vP.

従って、パルスのピークボルテージＶＰの値を、１／２
■Ｐが液晶のスレッショールド電圧となるように設定す
れば、第１４図の表に示すごとき６通りの点滅状態を最
も良好な状態にて得ることができる。Therefore, the value of the peak voltage VP of the pulse is reduced to 1/2
(2) If P is set to be the threshold voltage of the liquid crystal, six blinking states as shown in the table of FIG. 14 can be obtained in the best state.

この表にてＯＮは、表示素子が点の状態、ＯＦＦは滅の
状態を示す。In this table, ON indicates a state in which the display element is on, and OFF indicates a state in which the display element is off.

前記第１カウンタ装置の出力端子２１の出力パルスは、
第２カウンタ装置に入力される。The output pulse of the output terminal 21 of the first counter device is
input to the second counter device.

この第２クウンタ装置を構成する各段のＤ型フリップフ
ロップの出力端子からの信号は、トランスミッションゲ
ートの制御信号入力端子２５，２６を介して各トランス
ミッションケートに供給され、各トランスミッションゲ
ートの動作を制御する。Signals from the output terminals of the D-type flip-flops in each stage constituting this second counter device are supplied to each transmission gate via control signal input terminals 25 and 26 of the transmission gates, and control the operation of each transmission gate. do.

これら制御用信号は、殊に、コモンスイッチ６の制御用
信号入力端子２６に印加される信号は、各択一切替スイ
ッチ部内の−のトランスミッションゲートのみがオン動
作を取るように構成しである。These control signals, especially the signals applied to the control signal input terminal 26 of the common switch 6, are configured so that only the - transmission gate in each selection changeover switch section takes an ON operation.

セグメントスイッチｌは、第３図に示すごとく、各択一
切替スイッチ部Ｂ１〜Ｂ６の２個のトランスミッション
ゲートに対して、１個のインバータにて兼用しであるが
、第７図のコモンスイッチ６の択一切替スイッチ部のご
とく１個のトランスミッションゲートに対して１個のイ
ンバータを設けた場合には、セグメントスイッチの制御
用信号を、前記コモンスイッチ６の制御用信号のごとく
、各択一切替スイッチ部内の−のトランスミッションゲ
ートのみがオン動作を取るように構成する必要がある。As shown in FIG. 3, one inverter is used for the segment switch 1 for the two transmission gates of the selection switch sections B1 to B6, but the common switch 6 in FIG. When one inverter is provided for one transmission gate, such as in the selection switching switch section, the control signal for the segment switch is switched for each selection, as in the control signal for the common switch 6. It is necessary to configure so that only the - transmission gate in the switch section is turned on.

これら制御用の信号にて、コモンスイッチ６の択一切替
スイッチ部Ａ１〜Ａ１０及びセグメントスイッチγの択
一切替スイッチ部Ｂ１〜Ｂ６内に位置する−のトランス
ミッションゲートのみがオン動作を取る。With these control signals, only the - transmission gates located in the selection changeover switch sections A1 to A10 of the common switch 6 and the selection changeover switch sections B1 to B6 of the segment switch γ are turned on.

これにて、コモンスイッチ６の出力ｉ子Ｃ１〜Ｃ１０の
各々には、パルスＶＣＯＭ１ 。With this, each of the outputs C1 to C10 of the common switch 6 receives a pulse VCOM1.

ＶＣＯＭ２．ＶＣＯＭ３のいずれか−のパルスのみが供
給され、他方、セグメントスイッチγの出力端子８１〜
Ｓ６の各々には、パルスＶＳｅｇ １ 。VCOM2. Only pulses from one of VCOM3 are supplied, and on the other hand, output terminals 81 to 81 of segment switch γ
For each of S6, a pulse VSeg 1 .

ＶＳｅｇ２のいずれか−のパルスのみが供給され、各対
応するコモン電極及びセグメント電極には、前記パルス
が供給される。Only one of the pulses of VSeg2 is supplied, and the pulses are supplied to each corresponding common electrode and segment electrode.

次に、液晶表示体の表示動作を第４図に基づき説明する
。Next, the display operation of the liquid crystal display will be explained based on FIG. 4.

まず、表示体の全ブロックのコモン電極４に印加される
パルスをＶＣＯＭ３にセットしておき、他方、全セグメ
ント電極３に印加されるパルスをＶＳｅｇ２にセットし
ておく。First, the pulses applied to the common electrodes 4 of all blocks of the display body are set to VCOM3, and the pulses applied to all the segment electrodes 3 are set to VSeg2.

かかる状態では、第１３図に示す通り、各表示素子は滅
の状態となっティる。In this state, as shown in FIG. 13, each display element is in a blank state.

次に、第１ブロツクのコモン電極に印加されるパルス（
以下コモンパルスという）をＶＣＯＭ３からＶＣＯＭ２
にスイッチし、他のコモン電極に印加されるパルスはＶ
ＣＯＭ３のまま保持しておく。Next, a pulse (
(hereinafter referred to as common pulse) from VCOM3 to VCOM2
and the pulse applied to the other common electrode is V
Keep it as COM3.

かかる状態にて、セグメント電極に印加されるパルス（
以下セグメントパルスという）を、セグメントスイッチ
γの出力端子Ｓ１．Ｓ２゜・ Ｓ５．Ｓ６の順番に、Ｖ
Ｓｅｇ２よりＶＳｅｇｌにスイッチする。In this state, the pulse (
(hereinafter referred to as a segment pulse) is output from the output terminal S1. of the segment switch γ. S2゜・S5. In the order of S6, V
Switch from Seg2 to VSegl.

これにより、第１ブロツク内に位置する表示素子２・・
・は、順次滅の状態より点の状態に転移する。As a result, the display element 2 located within the first block...
・transfers from the state of zero to the state of dots.

このとき、第１ブロツク内のセグメント電極と電気的に
接続されている第２ブロツク以下第１０ブロツクまでの
各対応するセグメント電極にも、夫々、前記接続線３１
・・・を介して第１ブロツク内のセグメント電極に印加
されたパルスＶＳｅｇｌが伝達されている。At this time, each corresponding segment electrode of the second block to the tenth block that is electrically connected to the segment electrode in the first block is also connected to the connection line 31.
The pulse VSegl applied to the segment electrodes in the first block is transmitted through the segment electrodes in the first block.

しかし、これら第２ブロツク以下第１０ブロツクまでの
各コモン電極には、いずれもコモンパルスＶＣＯＭ３が
印加されているので、これらブロック内の各表示素子は
滅の状態を保持している。However, since the common pulse VCOM3 is applied to each of the common electrodes from the second block to the tenth block, each display element in these blocks maintains a blank state.

この状態にて、第１ブロツク内の全表示素子が点の状態
に転移すると、この第１ブロツクに印加されているコモ
ンパルスＶＣＯＭ２は、ＶＣＯＭｌにスイッチされ、こ
れと同時に、この第１ブロツクに印加されているセグメ
ントパルスＶＳｅｇ １は、ＶＳｅｇ２にスイッチされ
る。In this state, when all the display elements in the first block transition to the dot state, the common pulse VCOM2 applied to this first block is switched to VCOM1, and at the same time, the common pulse VCOM2 applied to this first block is switched to VCOM1. The segment pulse VSeg1, which is currently in use, is switched to VSeg2.

これと同時に、第２ブロツクに印加されているコモンパ
ルスＶＣＯＭ３は、ＶＣＯＭ２にスイッチされ、そして
、この第２ブロツク内のセグメント電極に印加されるパ
ルスは、セグメントスイッチγの出力端子Ｓ６．Ｓ５・
・・８２．Ｓｌの順にＶＳｅｇ２よりＶＳｅｇｌにスイ
ッチされる。At the same time, the common pulse VCOM3 applied to the second block is switched to VCOM2, and the pulses applied to the segment electrodes in this second block are switched to the output terminals S6. S5・
...82. VSeg2 is switched to VSegl in the order of Sl.

これにより、この第２ブロツク内の各表示素子は、順次
滅の状態より点の状態に転移する。As a result, each display element in this second block sequentially transitions from a blank state to a dot state.

この間、第１ブロツクのコモン電極には、コモンパルス
ｖＣＯＭ１が印加されているので、第１ブロツク内の表
示素子は点の状態を保持している。During this time, since the common pulse vCOM1 is applied to the common electrode of the first block, the display elements in the first block maintain the dot state.

これにより、第１ブロツクの表示素子より第２ブロツク
の表示素子へと累積点灯し得る。As a result, the display elements of the second block can be cumulatively illuminated from the display elements of the first block.

更に、第２ブロツクの全表示素子が点の状態に転移すれ
ば、第２ブロツクのコモンパルスはＶＣＯＭ １にスイ
ッチされ、同時にセグメントパルスはＶＳｅｇ２にスイ
ッチされる。Furthermore, once all display elements of the second block have transitioned to the dot state, the common pulse of the second block is switched to VCOM1 and at the same time the segment pulse is switched to VSeg2.

そして、第３ブロツクのコモンパルスはＶＣＯＭ３から
ＶＣＯＭ２にスイッチされると共に、この第３ブロツク
のセグメントパルスは、セグメントスイッチｒの出力端
子Ｓｌ、Ｓ２・・・ＳＳ５．Ｓ６の順に、ＶＳｅｇ２よ
りＶＳｅｇｌにスイッチされる。Then, the common pulse of the third block is switched from VCOM3 to VCOM2, and the segment pulse of this third block is switched from the output terminals Sl, S2, . . . SS5 . In the order of S6, VSeg2 is switched to VSegl.

この間、第１ブロツク及び第２ブロツクには、コモンパ
ルスｖＣＯＭ１が印加されているので、第１ブロツク及
び第２ブロツク内に位置する表示素子は点の状態を保持
している。During this time, since the common pulse vCOM1 is applied to the first and second blocks, the display elements located in the first and second blocks maintain the dot state.

しかも、第４ブロツク以下第１０ブロツクにはコモンパ
ルスＶＣＯＭ３が印加されているので、各表示素子は、
滅の状態を保持している。Moreover, since the common pulse VCOM3 is applied to the 4th block to the 10th block, each display element
It remains in a state of extinction.

これにより、第３ブロツク内の表示素子は、順次点の状
態に転移し、第１ブロツクより第３ブロツクまでの表示
素子を累積点灯し得る。As a result, the display elements in the third block are sequentially transferred to the point state, and the display elements from the first block to the third block can be lit cumulatively.

以下、同様の頓序にて、各ブロックのコモンパルスは、
ＶＣＯＭ３よりＶＣＯＭ２にスイッチされ、逐次セグメ
ントパルスがＶＳｅｇ２よりＶＳｅｇ １にスイッチさ
れる。Below, in the same order, the common pulse of each block is
VCOM3 is switched to VCOM2, and sequential segment pulses are switched from VSeg2 to VSeg1.

これにより、各ブロック内の表示素子は順次滅の状態よ
り点の状態に至り、次のブロックに到達した瞬時点で、
コモンパルスがＶＣＯＭ ２からＶＣＯＭ １にスイッ
チされ、セグメントパルスがＶＳｅｇ ｌからＶＳｅｇ
２にスイッチされ、そして、次位に位置するブロックの
コモンパルスがＶＣＯＭ３からＶＣＯＭ２にスイッチさ
れる。As a result, the display elements in each block sequentially go from a blank state to a dot state, and at the moment when the next block is reached,
The common pulse is switched from VCOM 2 to VCOM 1 and the segment pulse is switched from VSeg l to VSeg
2, and the common pulse of the next block is switched from VCOM3 to VCOM2.

これにより、累積点灯しているブロック内の各表示素子
を点の状態に保持したまま、未だ滅の状態にある表示素
子を点の状態に転移させる。As a result, each display element in the block that is cumulatively turned on is held in the dot state, and the display elements that are still in the off state are transferred to the dot state.

そして、最終ブロックの表示素子が総て点の状態へ転移
すると、全ブロックに印加されるコモンパルスはＶＣＯ
Ｍ３にスイッチされ、全セグメント電極に印加されるセ
グメントパルスはＶＳｅｇ ２にスイッチされ、最初の
状態に復元する。Then, when all the display elements of the final block transition to the dot state, the common pulse applied to all blocks is VCO
The segment pulses switched to M3 and applied to all segment electrodes are switched to VSeg 2 and restored to the initial state.

これにより、全表示素子は滅の状態となる。As a result, all display elements are turned off.

これにて、−周期が完了する。This completes the cycle.

以上のように、本発明はセグメント電極に基準パルス及
びこの基準パルスと周期が同一で位相が１／３周期遅れ
たパルスを択一的に印加し、コモン電極には基準パルス
と周期が同一で位相が２／３周期、１／２周期、及び１
／６周期遅れたパルスを択一的に印加するものであるか
ら、上記５種類のパルスを１つの基準パルスを遅延させ
るだけで形成でき、パルス形成回路が簡単になるもので
ある。As described above, the present invention selectively applies a reference pulse and a pulse having the same period as the reference pulse but delayed in phase by 1/3 period to the segment electrodes, and applies the same period to the common electrode as the reference pulse. The phase is 2/3 period, 1/2 period, and 1
Since the pulses delayed by /6 cycles are selectively applied, the above five types of pulses can be formed by simply delaying one reference pulse, and the pulse forming circuit can be simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はセグメント電極とセグメントスイッチ及びコモ
ン電極とコモンスイッチとの結線状態を示す図、第２図
は分表示のために環状に配列したセグメント電極同士の
結線状態を示す図、第３図は第２図に図示のセグメント
電極に対設するところの環状に配列したコモン電極を示
す図、第４図は第２図に図示したセグメント電極と第３
図に図示したコモン電極とを対向して配置した状態を示
す図、第５図はコモン電極用の機械的な択一切替スイッ
チを示す図、第６図はセグメント電極用の機械的な択一
切替スイッチを示す図、第７図はコモン電極用の電子的
な択一切替スイッチを示すロジック回路図、第８図はセ
グメント電極用の電子的な択一切替スイッチを示すロジ
ック回路図、第９図は液晶表示素子の駆動装置のブロッ
クダイヤグラム、第１０図は第１カウンタ装置のロジッ
ク回路図、第１１図は第１カウンタ装置の別のロジック
回路図、第１２図は第１０図あるいは第１１図に示す第
１カウンタ装置より発せられる五種のパルスを示すタイ
ムチャート、第１３図は第１２図に示す各パルスを合成
した合成液を示すタイムチャート、第１４図はコモン電
極に印加されるパルスとセグメント電極に印加されるパ
ルスとの組み合わせによる液晶表示素子の点滅状態を示
す図である。 ３・・・・・・セグメント電極、４・・・・・・コモン
電極、６・・・・・・コモンスイッチ、γ・・曲セグメ
ントスイッチ、１３・・・・・・トランスミッションゲ
ート、１４・・間インバータ、１５・・・・・・発振器
、 １γ・・・・・・第１カウンタ装置、 夕装置。 １６・・・・・・分周装置、 １８・・・・・・第２カウンFigure 1 is a diagram showing the connection between segment electrodes and segment switches, and common electrode and common switch. Figure 2 is a diagram showing the connection between segment electrodes arranged in a ring for minute display. Figure 2 shows common electrodes arranged in an annular manner opposite to the segment electrodes shown in Figure 2. Figure 4 shows the segment electrodes shown in Figure 2 and the common electrodes arranged in a ring.
Figure 5 shows a mechanical selection switch for common electrodes, and Figure 6 shows a mechanical selection switch for segment electrodes. FIG. 7 is a logic circuit diagram showing an electronic selection switch for common electrodes; FIG. 8 is a logic circuit diagram showing an electronic selection switch for segment electrodes; FIG. 10 is a logic circuit diagram of the first counter device, FIG. 11 is another logic circuit diagram of the first counter device, and FIG. 12 is a block diagram of a driving device for a liquid crystal display element. Figure 13 is a time chart showing the five types of pulses emitted from the first counter device shown in Figure 13. Figure 13 is a time chart showing the synthetic liquid obtained by synthesizing each pulse shown in Figure 12. Figure 14 is a time chart showing the pulses applied to the common electrode. FIG. 3 is a diagram showing a blinking state of a liquid crystal display element due to a combination of a pulse and a pulse applied to a segment electrode. 3... Segment electrode, 4... Common electrode, 6... Common switch, γ... Curved segment switch, 13... Transmission gate, 14... inverter, 15... oscillator, 1γ... first counter device, evening device. 16... Frequency divider, 18... Second counter

Claims (1)

【特許請求の範囲】[Claims] １ 多数のセグメント電極を複数のセグメント電極づつ
所定数のブロックに分割し、各ブロックの対応するセグ
メント電極を共通接続すると共に前記所定数のブロック
毎にコモン電極を設け、前記共通接続された複数のセグ
メント電極に２種のパルスを択一的に印加すると共に前
記所定数のコモン電極に３種類のパルスを択一的に印加
して表示を行う液晶表示装置において、基準パルスを遅
延させて基準パルスと周期が同一で位相が１／６周期、
１／３周期、１／２周期及び２／３周期遅れたパルスを
形成するパルス形成回路を備え、前記２種類のパルスは
基準パルス及び前記１／３周期遅れたパルスからなり、
前記３種類のパルスは前記２／３周期、１／２周期及び
１／６周期遅れたパルスからなることを特徴とする液晶
表示装置。1 Divide a large number of segment electrodes into a predetermined number of blocks each including a plurality of segment electrodes, connect corresponding segment electrodes of each block in common, and provide a common electrode for each of the predetermined number of blocks, and In a liquid crystal display device that performs display by selectively applying two types of pulses to the segment electrodes and alternatively applying three types of pulses to the predetermined number of common electrodes, the reference pulse is delayed and the reference pulse is The period is the same and the phase is 1/6 period,
comprising a pulse forming circuit that forms pulses delayed by 1/3 period, 1/2 period, and 2/3 period, the two types of pulses consisting of a reference pulse and the pulse delayed by 1/3 period,
A liquid crystal display device characterized in that the three types of pulses are pulses delayed by the 2/3 period, 1/2 period, and 1/6 period.