JPS5831546A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5831546A JPS5831546A JP56129051A JP12905181A JPS5831546A JP S5831546 A JPS5831546 A JP S5831546A JP 56129051 A JP56129051 A JP 56129051A JP 12905181 A JP12905181 A JP 12905181A JP S5831546 A JPS5831546 A JP S5831546A
- Authority
- JP
- Japan
- Prior art keywords
- jig
- heating
- lead
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にがか）、とくにＴＡ
Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ
）法によって製造される半導体装置の製造方法に関す
るものでるる。
Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ
）法によって製造される半導体装置の製造方法に関す
るものでるる。
ＴＡＢｉは、例えばａｇ１図＜ａ＞に示すように、絶縁
性フィルムｌに設けられ究デバイス・ホール２に支持枠
３に支えられた金属細条（＝リード）４を突出名せ、こ
のリードの先端に半導体チップ５を接続するもので６る
。半導体チップとリードとの接続は、通常、チップの電
極を金Ａｕで突起状に形成し、これに銅箔ｔエツチング
し、５Ａ面に錫ａｎめっきｔ−ｍしたリードを、熱と圧
力を加えて行なわれる。以上のようにして接続されｔ半
導体チッソは、支持枠３と一体で（ｂ）図のように切断
し、これｔ−例えば（Ｃ）図のように、セラミツーり・
ケース６に組み込んで半導体装置として使用する。半導
体チップは、七フミック・ケース６の中央に開けられ友
凹部（＝中ヤビティ）７の底Ｓにロウ材８によ〉固層さ
れる。この時、リード４の外方端は内部端子９に位置会
わせして固層され、最後に加熱・加圧治具ｌＯにより破
−のように動いて、−辺ずつ同時に熱と圧力を印加し１
両者の接続が行なわれる。
性フィルムｌに設けられ究デバイス・ホール２に支持枠
３に支えられた金属細条（＝リード）４を突出名せ、こ
のリードの先端に半導体チップ５を接続するもので６る
。半導体チップとリードとの接続は、通常、チップの電
極を金Ａｕで突起状に形成し、これに銅箔ｔエツチング
し、５Ａ面に錫ａｎめっきｔ−ｍしたリードを、熱と圧
力を加えて行なわれる。以上のようにして接続されｔ半
導体チッソは、支持枠３と一体で（ｂ）図のように切断
し、これｔ−例えば（Ｃ）図のように、セラミツーり・
ケース６に組み込んで半導体装置として使用する。半導
体チップは、七フミック・ケース６の中央に開けられ友
凹部（＝中ヤビティ）７の底Ｓにロウ材８によ〉固層さ
れる。この時、リード４の外方端は内部端子９に位置会
わせして固層され、最後に加熱・加圧治具ｌＯにより破
−のように動いて、−辺ずつ同時に熱と圧力を印加し１
両者の接続が行なわれる。
以上の１うに、ＴＡＢ法による半導体Ｗ＆瀘の製造は、
リードと突起電極との接続及びリードと内部端子とのｆ
ｊｊ７！続が同時に行なえるという利点がある反面、通
常、リードには錫め−）きを施すので、この錫からウィ
スカーが発生し易く、信頼度に欠ける欠点がめった。こ
のウィスカーを防止するには、めっきした錫の再溶融が
効果的であることが一般に知られている。このため、従
来は、錫の再溶融を半導体チップの接続前か、内部層子
との接続の前または後に特殊な加熱処理ｔ−ｍして行な
ってい友。しかし、この方法では、加熱処理という工程
が増加するので、牛導体Ｗ装置が割高となる欠点がろう
友。
リードと突起電極との接続及びリードと内部端子とのｆ
ｊｊ７！続が同時に行なえるという利点がある反面、通
常、リードには錫め−）きを施すので、この錫からウィ
スカーが発生し易く、信頼度に欠ける欠点がめった。こ
のウィスカーを防止するには、めっきした錫の再溶融が
効果的であることが一般に知られている。このため、従
来は、錫の再溶融を半導体チップの接続前か、内部層子
との接続の前または後に特殊な加熱処理ｔ−ｍして行な
ってい友。しかし、この方法では、加熱処理という工程
が増加するので、牛導体Ｗ装置が割高となる欠点がろう
友。
不発明は、従来の上記のような欠点を除去する目的でな
され友もので、リードと内部端子との接続と同時に、リ
ード表面の錫を溶融することにより、従来性なっていた
加熱処理工程を除去しようとするものでるる。
され友もので、リードと内部端子との接続と同時に、リ
ード表面の錫を溶融することにより、従来性なっていた
加熱処理工程を除去しようとするものでるる。
すなわち、本発明は半導体チップの突起電極に接続され
た爺属細条の外方端を、その半導体チップの各辺に沿っ
てその外周囲配列漬れた内Ｓ端子によ〕熱と圧力を印加
して景枕する工程に於いて、前記金属細条の外方端よ）
内側の領域を、その金属細条の配列面に沿っ友張９出し
部ｔ−有する前記治具にＬり輻射加熱することを特徴と
する牛導体Ｗ＆直の製造方法にめる。
た爺属細条の外方端を、その半導体チップの各辺に沿っ
てその外周囲配列漬れた内Ｓ端子によ〕熱と圧力を印加
して景枕する工程に於いて、前記金属細条の外方端よ）
内側の領域を、その金属細条の配列面に沿っ友張９出し
部ｔ−有する前記治具にＬり輻射加熱することを特徴と
する牛導体Ｗ＆直の製造方法にめる。
以下に本発明の実施例を図面を用いて詳細に説明する。
第１図（Ｃ）に示しｔような形態の半導体装置に本発明
全実施し７を例を第２図に示す。加熱・加圧治具１０に
は押圧面１０ａから張多出し部１０ｂ（ｉ−設けておき
、図中の破産に示したように動いてリード４と内部−子
９とを優絖する。抑圧は治具１０にスプリングまたは空
気クリンダー等で行ない、加熱は、治具１ｏに電流を流
して自己発熱させるか、ヒータ”−を埋め込んで間接的
に加熱される。接続に必！！な温式は４００〜５００℃
である。
全実施し７を例を第２図に示す。加熱・加圧治具１０に
は押圧面１０ａから張多出し部１０ｂ（ｉ−設けておき
、図中の破産に示したように動いてリード４と内部−子
９とを優絖する。抑圧は治具１０にスプリングまたは空
気クリンダー等で行ない、加熱は、治具１ｏに電流を流
して自己発熱させるか、ヒータ”−を埋め込んで間接的
に加熱される。接続に必！！な温式は４００〜５００℃
である。
治具ｌＯが破産に示した状態で接続を行なっている間は
、張シ出しｆｆ１Ｓ１０ｂは、リード４のほぼ全面にわ
九って覆うので、その輻射熱によって表面の錫を溶融さ
せることができる。これと同じ動作を４辺にわたって行
なえば全てのリードについて′＋１１！続と加熱地理が
同時に行えることになる。
、張シ出しｆｆ１Ｓ１０ｂは、リード４のほぼ全面にわ
九って覆うので、その輻射熱によって表面の錫を溶融さ
せることができる。これと同じ動作を４辺にわたって行
なえば全てのリードについて′＋１１！続と加熱地理が
同時に行えることになる。
ＴＡＢ法による半導体装置の組み立ては第２図のように
リードを殆んど成形しない場合と、次に示すようにリー
ドを成形して平坦なセ２ンツク基板上に載置する場合と
がめる。後者の場合は、マイクロ・パッケージと称して
、１枚の基板に１００個以上の牛導体チップｔ−搭載す
ることが可能である。これに応用した例ｔ−ｇａ図に示
した。
リードを殆んど成形しない場合と、次に示すようにリー
ドを成形して平坦なセ２ンツク基板上に載置する場合と
がめる。後者の場合は、マイクロ・パッケージと称して
、１枚の基板に１００個以上の牛導体チップｔ−搭載す
ることが可能である。これに応用した例ｔ−ｇａ図に示
した。
第３図（ａ）Ｋ示したようにリードを成形し九牛導体チ
ップには、そのリードの高さを超える張シ出し部ＩＧｂ
ｔ設ければ同様な効果が得られる。（ａ）図の破産で示
したように加熱・加圧治具１０で熱と圧力を印加すれば
、（ｂ）図からも明らかなように、リード４の形に沿っ
て治具１０から輻射熱が供給され、リードの加熱処理が
同時に行なえる。
ップには、そのリードの高さを超える張シ出し部ＩＧｂ
ｔ設ければ同様な効果が得られる。（ａ）図の破産で示
したように加熱・加圧治具１０で熱と圧力を印加すれば
、（ｂ）図からも明らかなように、リード４の形に沿っ
て治具１０から輻射熱が供給され、リードの加熱処理が
同時に行なえる。
以上、２つの実施ガで説明したが、リードの成形の形に
応じて、加熱・加圧治具の形を変えれば、ＴＡＢ法によ
りて組み立てられる半導体装置の全てについて不発明が
適用できる。
応じて、加熱・加圧治具の形を変えれば、ＴＡＢ法によ
りて組み立てられる半導体装置の全てについて不発明が
適用できる。
以上、詳細に説明し友ように、不発明によれば、ＴＡＢ
法による半導体装置の組み立て工程を追加せずにウィス
カー発生の防止ができ、女価で信頼度の高い半導体装置
の製造が可能となった。
法による半導体装置の組み立て工程を追加せずにウィス
カー発生の防止ができ、女価で信頼度の高い半導体装置
の製造が可能となった。
Ｋ１図（ａ）、第１図（ｂ）はＴＡＢｆｉＫ！、ｂ＋ｍ
１ｔｃ法の一例を示す斜視図、第１図（Ｃ）は本発明に
関係する従来の製造方法ｔ−説明する断面図、第２図は
不発明の実施例を示す断面図、第３図は不発明の他の実
施例を示す斜視図と断面図でめる。 同、図において、
１ｔｃ法の一例を示す斜視図、第１図（Ｃ）は本発明に
関係する従来の製造方法ｔ−説明する断面図、第２図は
不発明の実施例を示す断面図、第３図は不発明の他の実
施例を示す斜視図と断面図でめる。 同、図において、
Claims (1)
- 半導体デツプの突起電極に接続された金属細条の外方４
ｔ′、その半導体チップのも辺に沿りて、その外周囲配
列された内部端子に治具によｐ熱と圧力を印加して接続
する工程に於いて、前記金属細条の外方端よシ内側の領
域を、その金属細条の配列面に沿り九張シ出しｍｔ’；
ｉｔｉする前記治具にょ〕輻射加熱することｔＷ徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129051A JPS5831546A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129051A JPS5831546A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831546A true JPS5831546A (ja) | 1983-02-24 |
Family
ID=14999865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56129051A Pending JPS5831546A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831546A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02163949A (ja) * | 1988-12-17 | 1990-06-25 | Ibiden Co Ltd | 半導体搭載用基板 |
| JPH0394436A (ja) * | 1989-09-06 | 1991-04-19 | Toshiba Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5578537A (en) * | 1978-12-08 | 1980-06-13 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Gang bonding pressure welding tool |
-
1981
- 1981-08-18 JP JP56129051A patent/JPS5831546A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5578537A (en) * | 1978-12-08 | 1980-06-13 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Gang bonding pressure welding tool |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02163949A (ja) * | 1988-12-17 | 1990-06-25 | Ibiden Co Ltd | 半導体搭載用基板 |
| JPH0394436A (ja) * | 1989-09-06 | 1991-04-19 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| US7238549B2 (en) | Surface-mounting semiconductor device and method of making the same | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US4100675A (en) | Novel method and apparatus for hermetic encapsulation for integrated circuits and the like | |
| JPH11176887A (ja) | 半導体装置およびその製造方法 | |
| KR20030007040A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH04280462A (ja) | リードフレームおよびこのリードフレームを使用した半導体装置 | |
| JPH06302653A (ja) | 半導体装置 | |
| US4990720A (en) | Circuit assembly and method with direct bonded terminal pin | |
| JP2000183222A (ja) | 半導体装置およびその製造方法 | |
| JP2001196641A (ja) | 表面実装型の半導体装置 | |
| JPS5831546A (ja) | 半導体装置の製造方法 | |
| US6555900B1 (en) | Package, semiconductor device and method for fabricating the semiconductor device | |
| JPS6326545B2 (ja) | ||
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2003197845A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
| JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
| JP3089384B2 (ja) | 集積回路素子搭載用基板 | |
| JPS63107126A (ja) | 半導体装置 | |
| JP2000236033A (ja) | 半導体装置並びにその製造方法 | |
| JPS6379331A (ja) | ワイヤボンデイング装置 | |
| JP2000133762A5 (ja) | ||
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPS5831545A (ja) | 半導体装置の製造方法 | |
| JPS6155778B2 (ja) |