JPS5831148B2 - Video signal processing method - Google Patents

Description

【発明の詳細な説明】 本発明はファクシミリや文字図形読取装置などに用いら
れるビデオ信号処理方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video signal processing method used in facsimile machines, character/graphic reading devices, and the like.

この種の方式では、通常原画の図形や文字を走査して得
られたアナログビデオ信号を黒信号および白信号の２値
（ディジタル）信号に変換した後、これを受信記録紙に
記録し、あるいは陰極線管で表示している。In this type of method, an analog video signal obtained by scanning the figures and characters of the original image is converted into a binary (digital) signal of a black signal and a white signal, and then this is recorded on receiving recording paper, or Displayed on a cathode ray tube.

アナログビデオ信号を白黒の２値（ディジタル）信号に
変換するには、図形を走査して得られたビデオ信号の瞬
時値（レベル）が黒または白のいずれであるかを判別す
る基準となるスレッシュホルド電圧（以下「しきい値」
と称す）を利用する。To convert an analog video signal to a black and white binary (digital) signal, a threshold is used as a reference to determine whether the instantaneous value (level) of the video signal obtained by scanning a figure is black or white. Hold voltage (hereinafter referred to as “threshold”)
).

たとえば、比較的暗い紙面を走査する際には、比較的低
いしきい値が用いられ、比較曲間るい紙面では比較的高
いしきい値が用いられる。For example, a relatively low threshold is used when scanning a relatively dark page, and a relatively high threshold is used when scanning a comparatively light page.

アナログビデオ信号の瞬時値がしきい値以上のときは白
信号、しきい値未満のときは黒信号と判断され、このよ
うにして白黒の２値信号に変換されたビデオ信号は記録
または表示のために利用される。When the instantaneous value of the analog video signal is above the threshold value, it is judged as a white signal, and when it is less than the threshold value, it is judged as a black signal. used for.

従来、ファクシミリなどにおいて、このようなしきい値
を得るための手段として、尖頭値検出法や積分回路を用
いる方式などがある。Conventionally, in facsimiles and the like, methods for obtaining such a threshold include a peak value detection method and a method using an integrating circuit.

尖頭値検出法は、アナログビデオ信号のたとえば一走査
期間の白ピーク値を検出し、その数十％程度のレベルの
電圧をしきい値として抵抗やコンデンサ等からなる時定
数回路により保持するものであり、また積分法はアナロ
グビデオ信号を例えば−走査期間などの所定期間に亘り
積分し、その積分値に比例してしきい値のレベルを設定
し保持するものであって、これらの方式は、いずれも検
波整流回路やＣＲ時定数回路を使用している。The peak value detection method detects, for example, the white peak value of an analog video signal during one scanning period, and holds a voltage at a level of several tens of percent of that value as a threshold using a time constant circuit made of resistors, capacitors, etc. In the integral method, an analog video signal is integrated over a predetermined period, such as a scanning period, and a threshold level is set and maintained in proportion to the integrated value. , both use a detection rectifier circuit and a CR time constant circuit.

尖頭値検出法を用いた方法では、例えば読み取り走査の
開始から画信号が全黒であるようなビデオ信号の場合、
白ピーク値を検出することができないので しきい値を
決定することができない。In the method using the peak value detection method, for example, in the case of a video signal where the image signal is completely black from the start of the reading scan,
Since the white peak value cannot be detected, the threshold value cannot be determined.

また、尖頭値検出法や積分法など、ＣＲ充放電時定数回
路によりしきい値レベルを決定し保持する方式において
は、多種多様の読取り原稿を正しく読取るために原稿内
容（例えば、原稿の地の明るさ、文字や図面の太さ、大
きさ、間隔、筆記具など）によっては、時定数回路の充
電、放電時間を再調整して、各原稿に適合するようにし
きい値レベルおよび保持時間を設定し直す必要があり、
このようなことは熟練者にとっても極めて面倒で困難で
あるだけでなく、原稿の種類によっては如何様に調整し
ても正しく読み取りができない場合さえ生じるなどの欠
点があった。In addition, in methods such as the peak value detection method and the integral method that determine and hold the threshold level using a CR charge/discharge time constant circuit, it is necessary to correctly read a wide variety of documents. Depending on the brightness of the text, the thickness, size, spacing of characters and drawings, writing instruments, etc.), readjust the charging and discharging times of the time constant circuit to adjust the threshold level and retention time to suit each manuscript. You need to reconfigure
Not only is this extremely troublesome and difficult even for experienced users, but it also has the disadvantage that depending on the type of document, it may not be possible to read it correctly no matter how many adjustments are made.

このような読み取り誤差の問題は、光学系により原画を
読み取る際に生じるシェージングによっても生ずる。Such a problem of reading errors also occurs due to shading that occurs when reading an original image using an optical system.

ファクシミリなどでは、通常光学系を利用してビデオ信
号を得ているが、その際発生するシェージングの影響を
軽減するため、シェージングを回路的に補正する方法や
、表示用の受像管の周縁部の輝度を中央よりも高くする
回路を付加するなどの方法が採られている。Facsimiles and other machines usually use optical systems to obtain video signals, but in order to reduce the effects of shading that occurs during this process, we have developed methods to correct shading using a circuit, and to Methods such as adding a circuit to make the brightness higher than in the center have been adopted.

しかし、いずれもシェージングの影響を充分に取除くこ
とはできず、ビデオ信号の内容によってはある程度の誤
差はやもうえないものとして適当なレベルおよび時定数
のしきい値レベルにより２値信号に変換しているのが現
状である。However, none of these methods can sufficiently remove the effects of shading, and depending on the content of the video signal, some error may be inevitable, so converting it to a binary signal using an appropriate level and threshold level of a time constant is necessary. This is the current situation.

第１図Ａ、Ｂ、Ｃは、シェージングを受けたビデオ信号
を、従来のＣＲ時定数回路を用いたしきい値形成法によ
り２値信号に変換する方法の説明図である。1A, B, and C are explanatory diagrams of a method for converting a video signal subjected to shading into a binary signal by a threshold forming method using a conventional CR time constant circuit.

第１図Ａに示すように、白地の原稿１に描かれた黒色の
文字２を矢印３の方向に光学系により読取走査すると、
第１図Ｂに示すようなシェージングを受けたビデオ信号
４が得られる。As shown in FIG. 1A, when black characters 2 drawn on a white original 1 are read and scanned by an optical system in the direction of an arrow 3,
A video signal 4 subjected to shading as shown in FIG. 1B is obtained.

なお、第１図Ｂ、Ｃの横軸のｔは時間を示す。Note that t on the horizontal axis in FIGS. 1B and 1C indicates time.

ビデオ信号４の凹部イ２２ロ、二、ホ文字２に対応する
個所であり、Ｌｏは走査の始めのペデスタル信号（基準
黒レベル）、ハは白ピークである。The concave portions of the video signal 4 correspond to the letters 2, 2, 2, and 2, where Lo is the pedestal signal (reference black level) at the beginning of scanning, and C is the white peak.

５は時定数回路により得られたしきい値で、このしきい
値を基準として白Ｗ１黒（Ｂ）を判別し、第１図Ｃに示
す２値信号６を得る。Reference numeral 5 denotes a threshold value obtained by a time constant circuit. Based on this threshold value, white, W1, black (B) are discriminated, and a binary signal 6 shown in FIG. 1C is obtained.

この第１図Ｃから明らかなように、本来黒として読み取
られるべき凹部二が２値信号６では白となり、反対に、
白として読み取られるべき個所へか２値信号６では黒と
なる誤りが生じている。As is clear from this FIG.
An error occurs in which the binary signal 6 becomes black where it should be read as white.

第２図Ａ、Ｂ、Ｃは、原稿の地が場所により変化した場
合にも、同様なしきい値形成法では誤りが発生すること
を説明するための図である。FIGS. 2A, B, and C are diagrams for explaining that a similar threshold forming method causes errors even when the area of the document changes depending on the location.

第２図Ａに示すように、一部に灰色部の個所７がある白
地の原稿１を、矢印３ａに示すように第１走査すると、
第２図Ｂに示すビデオ信号４ａが得られ、矢印３ｂに示
すように第２走査すると、第２図Ｃに示すビデオ信号４
ｂが得られる。As shown in FIG. 2A, when a white document 1 with a gray portion 7 is scanned for the first time as shown by an arrow 3a,
The video signal 4a shown in FIG. 2B is obtained, and when a second scan is performed as shown by the arrow 3b, the video signal 4a shown in FIG. 2C is obtained.
b is obtained.

また、第２図ＢおよびＣにおけるしきい値を、共に時定
数回路により曲線５ａ 、ｓｂに示すように作成すると
、第２図Ｂの第１走査で得られたビデオ信号４ａでは誤
りは発生しないが、第２図Ｃの第２走査で得られたビデ
オ信号４ｂでは、灰色部７が全黒となってその中の文字
が全く読み取れないといった重大な誤りが発生すること
になる。Furthermore, if the threshold values in FIG. 2B and C are both created using a time constant circuit as shown in curves 5a and sb, no error will occur in the video signal 4a obtained in the first scan of FIG. 2B. However, in the video signal 4b obtained in the second scan of FIG. 2C, a serious error occurs in that the gray area 7 becomes completely black and the characters therein cannot be read at all.

本発明の目的は、上記した従来技術の欠点を除き、原稿
を正しく読み取って２値信号に変換することのできるビ
デオ信号処理方式を提供するにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a video signal processing method that can correctly read a document and convert it into a binary signal, while eliminating the drawbacks of the prior art described above.

この目的を遠戚するため、本発明のビデオ信号処理方式
では、ビデオ信号の瞬時値が、その直前の白ピーク値を
所定量下廻る毎に黒判別信号を発生する手段と、上記ビ
デオ信号の瞬時値がその直前の黒ピーク値を所定量上廻
る毎に白判別信号を発生する手段と、上記黒判別信号お
よび白判別信号により交互に反転する２値打号を形成す
る手段とを具備させる。In order to achieve this objective distantly, the video signal processing method of the present invention includes means for generating a black discrimination signal every time the instantaneous value of the video signal falls below the immediately preceding white peak value by a predetermined amount; The apparatus includes means for generating a white discrimination signal every time the instantaneous value exceeds the immediately preceding black peak value by a predetermined amount, and means for forming a binary symbol which is alternately inverted by the black discrimination signal and the white discrimination signal.

瞬時値がその直前の白ピーク値を所定量下廻っているか
どうか、および瞬時値がその直前の黒ピーク値を所定量
上廻っているかどうかを判別するために、ビデオ信号の
自ピーク値を記憶する第１の記憶装置と、黒ピーク値を
記憶する第２の記憶装置を備える。In order to determine whether the instantaneous value is less than the immediately preceding white peak value by a predetermined amount and whether the instantaneous value is greater than the immediately preceding black peak value by a predetermined amount, the self-peak value of the video signal is memorized. It includes a first storage device and a second storage device that stores a black peak value.

更に直流基準電源により第１および第２の基準量を設定
しておき、上記ビデオ信号の瞬時値がその直前に上記第
１の記憶装置に記憶された白ピーク値を第１の基準量以
上下廻るとき黒判別信号を発生する第１の比較手段と、
同様に上記ビデオ信号の瞬時値がその直前に上記第２の
記憶装置に記憶された黒ピーク値を第２の基準量以上上
廻るとき黒判別信号を発生する第２の比較手段を備える
。Further, first and second reference amounts are set by a DC reference power source, and the instantaneous value of the video signal is lower than the white peak value stored in the first storage device immediately before by more than the first reference amount. a first comparing means that generates a black discrimination signal when rotating;
Similarly, second comparison means is provided for generating a black discrimination signal when the instantaneous value of the video signal exceeds the black peak value stored in the second storage device immediately before by a second reference amount or more.

黒および白の判別信号は、たとえはフリップフロップの
ごとき２安定回路のセットおよびリセット端子に印加さ
れて、その都度状態を反転し、第１の黒レベルおよび第
２の白レベルの間で交互に反転する方形波のごとき２値
打号を発生する。The black and white discrimination signals are applied to the set and reset terminals of a bistable circuit, such as a flip-flop, to invert the state each time and alternate between a first black level and a second white level. Generates a binary stroke signal that resembles an inverted square wave.

上記の黒および白の判別信号はまた、上記第１および第
２の記憶装置を制御するためにも利用される。The black and white discrimination signals are also used to control the first and second storage devices.

上記黒判別信号が発生したことはビデオ信号が黒レベル
に達したことを意味し、上記白判別信号が発生したこと
はビデオ信号が白レベルに達したことを意味する。The generation of the black discrimination signal means that the video signal has reached the black level, and the generation of the white discrimination signal means that the video signal has reached the white level.

黒判別信号により、それまで白ピーク値の記憶動作を続
けていた第１の記憶装置へのビデオ信号入力を断ち、ま
た、その記憶内容をクリヤするとともに、それまで記憶
動作が停止していた第２の記憶装置の記憶動作を開始し
、新たに黒ピーク値を記憶させる。The black discrimination signal cuts off the video signal input to the first storage device that had been continuing to store the white peak value, clears its storage contents, and also clears the storage contents of the first storage device, which had previously been storing the white peak value. The storage operation of the storage device No. 2 is started, and the black peak value is newly stored.

同様に、白判別信号によりそれまで黒ピーク値の記憶動
作を続けていた第２の記憶装置へのビデオ信号入力を断
ち、またその記憶内容をクリヤするとともに、それまで
記憶動作が停止していた第１の記憶装置の記憶動作を開
始し、新たに白ピーク値の記憶させる。Similarly, the white discrimination signal cuts off the video signal input to the second storage device that had been continuing to store the black peak value, clears its storage contents, and stops the storage operation. The storage operation of the first storage device is started, and a new white peak value is stored.

以下、本発明を図面について詳細に説明する。Hereinafter, the present invention will be explained in detail with reference to the drawings.

第３図は本発明の一実施例に係るビデオ信号処理方式の
ブロック図である。FIG. 3 is a block diagram of a video signal processing system according to an embodiment of the present invention.

第３図において、８はファクシミリなどの光学読取装置
（スキャナー）等により読取られたアナログビデオ信号
の入力端子、９は制御部、１０はサンプリングクロック
パルスの入力端子、１１はライン同期信号入力端子、１
２は初期リセットパルス入力端子、１３はＡＧＣ回路、
１４は基準レベル（ペデスタル）を固定するための直流
再生回路、１５はアナログビデオ信号をｎビットのＢＣ
Ｄコードのごときディジタルビデオ信号に変換するため
のＡ−Ｄ変換器、１６．１７は後記のように、ゲート回
路とフリップフロップとからなるゲート部、１８は後記
のように、シフトレジスタや静止レジスタ等のｎビット
記憶装置とゲート回路等からなる白ピーク値記憶部、１
９は同様な黒ピーク値記憶部、２０．２１は比較器、２
２は加算回路、２３は減算回路、２４は外部から制御部
９によりその基準値を任意に設定できるようにされたデ
ィデタル基準源、２５，２６は波形成形回路、２７．２
８，２９．３０は接続線、３１゜３２．３３はＯＲ回路
、３４はフリップフロップ３５は出力端子である。In FIG. 3, 8 is an input terminal for an analog video signal read by an optical reading device (scanner) such as a facsimile, 9 is a control unit, 10 is an input terminal for sampling clock pulses, 11 is a line synchronization signal input terminal, 1
2 is an initial reset pulse input terminal, 13 is an AGC circuit,
14 is a DC reproduction circuit for fixing the reference level (pedestal), and 15 is an n-bit BC reproducing circuit for converting the analog video signal.
An A-D converter for converting into a digital video signal such as a D code, 16.17 is a gate section consisting of a gate circuit and a flip-flop as described later, and 18 is a shift register or static register as described later. A white peak value storage unit consisting of an n-bit storage device and a gate circuit, etc., 1
9 is a similar black peak value storage unit, 20.21 is a comparator, 2
2 is an adder circuit, 23 is a subtraction circuit, 24 is a digital reference source whose reference value can be arbitrarily set by the control unit 9 from the outside, 25 and 26 are waveform shaping circuits, 27.2
Reference numerals 8, 29, and 30 are connection lines, 31, 32, and 33 are OR circuits, and 34 is a flip-flop 35 that is an output terminal.

第４図は第３図のゲート部１６および白ピーク値記憶部
の詳細を示すブロック図で、ゲート部１６は、フリップ
フロップ３６およびＡＮＤゲート３７からなり、記憶部
１８はＡＮＤゲート３８、遅延回路３９、ＡＮＤゲート
４０、シフトレジスタや静止形（並列記憶形）レジスタ
等のｎビット記憶装置４１、および比較器４２からなっ
ている。FIG. 4 is a block diagram showing details of the gate section 16 and white peak value storage section in FIG. 39, an AND gate 40, an n-bit storage device 41 such as a shift register or a static (parallel storage type) register, and a comparator 42.

なお、ゲート部１７と黒ピーク値記憶部１９も、その構
成は第４図と同様であるが、ただ、比較器４２の動作は
、後述のように、白ピーク値記憶部の比較器と異ってい
る。The configurations of the gate section 17 and the black peak value storage section 19 are also the same as those shown in FIG. ing.

つぎに、第３図に示したビデオ信号処理方式の動作を第
５図の波形図によって説明する。Next, the operation of the video signal processing system shown in FIG. 3 will be explained with reference to the waveform diagram in FIG. 5.

まず、読取り開始に当って、回路をリセット状態におく
ものとする。First, it is assumed that the circuit is placed in a reset state at the start of reading.

すなわち、読取り開始に先立ち、初期リセットパルスを
端子１２に加えると、ＯＲゲート３１を通ってゲート部
１６をリセットし、記憶部１８のクリヤ入力端子Ｃに印
加されてこれをクリヤし、ＯＲゲート３３を通ってフリ
ップフラップ３４をリセットするとともに、ＯＲゲート
３２を通ってゲート部１７をリセットし、記憶部１９の
クリア端子に印加されてこれをクリアする。That is, when an initial reset pulse is applied to the terminal 12 before reading starts, it passes through the OR gate 31 to reset the gate section 16, and is applied to the clear input terminal C of the storage section 18 to clear it, and the OR gate 33 The signal passes through the OR gate 32 to reset the flip flap 34, and also passes through the OR gate 32 to reset the gate section 17, and is applied to the clear terminal of the storage section 19 to clear it.

この状態において、読取走査が開始され、第５図Ａに示
すごときアナログビデオ信号がＡＧＣ回路１３および直
流再生回路１４を通ってＡ−Ｄ変換器１５に印加される
。In this state, reading scanning is started, and an analog video signal as shown in FIG. 5A is applied to the AD converter 15 through the AGC circuit 13 and the DC regeneration circuit 14.

このＡ−Ｄ変換器１５は、第５図Ａのように基準黒レベ
ル（ペテスタルレベル）Ｌｏから白ピーク値までを、例
えば１６段階で量子化しようとする場合には、アナログ
ビデオ信号を１画素（１サンプリング周期）当りｎ ＝
４ビツトのＢＣＤコード（ディジタルビデオ信号）に
変換する。This A-D converter 15 converts the analog video signal into 1 when quantizing from the reference black level (petestal level) Lo to the white peak value in 16 steps, for example, as shown in FIG. 5A. n per pixel (1 sampling period) =
Convert to 4-bit BCD code (digital video signal).

たとえば、基準黒レベルはり。はｏｏｏｏ最大白レベル
は１１１１となる。For example, the reference black level. The maximum white level is 1111.

このｎビット符号の形式は直列式でも並列式でもよく、
並列式では端子１０のサンプリングクロック周波数で量
子化すればよいし、直列式ではそのｐ倍の周波数で量子
化すればよい。The format of this n-bit code may be serial or parallel.
In a parallel system, quantization may be performed at the sampling clock frequency of the terminal 10, and in a serial system, quantization may be performed at a frequency p times that frequency.

なお、以後、便宜上第５図Ａのアナログ波形を使って動
作を説明するが、実際には上記のようにディジタル化さ
れたものである点留意されたい。Hereinafter, for convenience, the operation will be explained using the analog waveform shown in FIG. 5A, but it should be noted that the waveform is actually digitized as described above.

Ａ−Ｄ変換器１５の出力ディジタルビデオ信号はゲート
部１６．１７および加算器２２、減算器２３に印加され
る。The output digital video signal of the A-D converter 15 is applied to gate sections 16, 17, an adder 22, and a subtracter 23.

走査の初期には、上記のように白および黒ピーク値記憶
部１８．１９はクリアされて、共にｏｏｏｏすなわち基
準黒レベルを記憶しており、フリップフロップ３４は１
ノセツトされてその出力側３５に低レベル（黒レベル）
の出力を発生しており、また、ゲート部１６．１７はリ
セットされているため、その入力端■に印加されたビデ
オ信号を通過しない（ゲートオフ）状態にある。At the beginning of scanning, the white and black peak value storage units 18 and 19 are cleared as described above, and both store oooo, that is, the reference black level, and the flip-flop 34 is set to 1.
A low level (black level) is output to the output side 35.
Furthermore, since the gate sections 16 and 17 have been reset, they are in a state in which the video signal applied to the input terminal (2) is not passed through (gate off).

白ピーク値記憶部１８は、１画素分すなわち１サンプリ
ング周期（４ビツト）分のビデオ信号を記憶するレジス
タを含み、記憶された画素レベルよりもその直後の入力
画素レベルが大きいときは、記憶内容がこの直後のもの
に更新されるが、そうでないときには更新されないよう
な形式のものである。The white peak value storage unit 18 includes a register that stores a video signal for one pixel, that is, one sampling period (4 bits), and when the input pixel level immediately after the stored pixel level is higher than the stored pixel level, the stored content is is updated to the one immediately after this, but otherwise it is not updated.

そして、この記憶された画素レベルは絶えずその出力側
に現われるようになっている。This stored pixel level is then constantly available at its output.

したがって、この記憶部１８にはそれ迄に到来したビデ
オ信号のうちの最大レベル（白ピークレベル）が記憶さ
れていることになる。Therefore, this storage section 18 stores the maximum level (white peak level) of the video signals that have arrived so far.

他方、黒ピーク値記憶部１９は、記憶された画素レベル
よりもその直後の画素レベルが小さいときに限り記憶内
容が更新される点を除き、白ピーク値記憶部１８と同様
であり、それ迄に到来したビデオ信号の最低レベル（黒
ピークレベル）が記憶されていることになる。On the other hand, the black peak value storage section 19 is similar to the white peak value storage section 18, except that the stored contents are updated only when the pixel level immediately after the stored pixel level is smaller than the stored pixel level. The lowest level (black peak level) of the video signal that arrived at this time is stored.

上記ゲート部１６および白ピーク値記憶部１８の動作を
第４図によって詳細に説明する。The operations of the gate section 16 and the white peak value storage section 18 will be explained in detail with reference to FIG.

フリップフラップ３６はセット時ＡＮＤゲート３７を開
いてＡ−Ｄ変換器１５からのビデオ信号入力を通過させ
、リセット時はゲート３７を閉じる。The flip flap 36 opens the AND gate 37 when set and allows the video signal input from the AD converter 15 to pass through, and closes the gate 37 when reset.

ゲート３７を通過したビデオ信号はＡＮＤゲート３８の
入力２に印加され、かっゲ゛−ト３８の入力ｙにはサン
ブリラグクロック信号が印加されて両信号の周期をとる
。The video signal passing through gate 37 is applied to input 2 of AND gate 38, and a sample lag clock signal is applied to input y of AND gate 38 to determine the period of both signals.

ゲート３８の入力Ｘには比較器４２の出力が印加される
が、この比較器４２は、ｎビットシフトレジスタの出力
レベルａとゲ゛−ト３７の出力レベルｂを比較し、ａ＜
ｂのときだけ出力を発生し、ゲート３８を開くようにな
っている。The output of a comparator 42 is applied to the input X of the gate 38, which compares the output level a of the n-bit shift register with the output level b of the gate 37, and determines that a<
An output is generated and the gate 38 is opened only at the time of b.

したがって、ａ＜ｂであれば入力ビデオ信号は１サンプ
リング周期につきｎビット（１画素）ずつシフトレジス
タ４１に送り込まれることになる。Therefore, if a<b, the input video signal is sent to the shift register 41 by n bits (one pixel) per sampling period.

シフトレジスタ４１はサンプリングクロックにより駆動
（シフト）されるが、その駆動パルスはゲート３８の入
力ｙに加わるサンプリングクロックよりも、遅延回路３
９によって僅かに遅延されている。The shift register 41 is driven (shifted) by a sampling clock, but its driving pulse is faster than the sampling clock applied to the input y of the gate 38, and the delay circuit 3
9 is slightly delayed.

この遅延回路３９は、ゲート３８を通過するビデオ信号
の時間遅れを補正して、レジスタへのビデオ信号入力と
レジスタ駆動パルストノクイミングを合わせるためのも
のである。This delay circuit 39 is for correcting the time delay of the video signal passing through the gate 38, and for matching the video signal input to the register with the timing of the register drive pulse.

レジスタ駆動パルスは遅延回路３９からＡＮＤゲート４
０を介して印加されるようになされ、ＡＮＤゲート４０
は比較器４２の出力によって開くようになっている。The register drive pulse is sent from the delay circuit 39 to the AND gate 4.
0 and the AND gate 40
is opened by the output of the comparator 42.

したがって、レジスタ４１は、ａくｂの条件を満たすと
きだけ駆動（シフト）され、それ以外のときには駆動さ
れない。Therefore, the register 41 is driven (shifted) only when the conditions a and b are satisfied, and is not driven at other times.

すなわち、シフトレジスタ４１にはａ ＜ ｂのときだ
けゲート３８が開いてビデオ入力が送り込まれ、同時に
このシフトレジスタ４１は駆動パルスによって記憶が可
能となる。That is, the gate 38 opens and the video input is sent to the shift register 41 only when a<b, and at the same time, the shift register 41 becomes capable of storing data by a drive pulse.

それ以外のときには、ビデオ入力もなく、駆動パルスも
ないので、シフトレジスタ４１の記憶内容はそのまま保
持される。At other times, there is no video input and no drive pulse, so the contents of the shift register 41 are held as they are.

レジスタ４１の記憶内容は、その駆動パルスがないとき
でもその出力側に現れている。The stored contents of the register 41 appear at its output even in the absence of its drive pulse.

すなわち、１駆動パルスが印加されて新たな入力が記憶
されると、その直後から次に１駆動パルスが印加されて
次の入力が記憶される迄、最初の新たな入力に相当する
出力が現れている。In other words, when one drive pulse is applied and a new input is stored, the output corresponding to the first new input appears immediately after that until the next one drive pulse is applied and the next input is stored. ing.

したがって比較器４２の第１人力ａは、第２人力ビデオ
信号すよりも１サンプリング周期前のビデオ信号に相当
する。Therefore, the first human power a of the comparator 42 corresponds to a video signal one sampling period earlier than the second human power video signal.

このようにして、走査の開始時にレジスタ４１がリセッ
ト（ｏｏｏｏ）されてから、入力ビデオ信号レベルｂが
上昇を続ける限り、次々に新たなビデオ信号レベルを記
憶更新し続け、下降する（ａ＞ｂとなる）ようになると
、もはや記憶内容は変らず、その最高レベルを保持する
ことになる。In this way, after the register 41 is reset (oooo) at the start of scanning, as long as the input video signal level b continues to rise, new video signal levels will continue to be stored and updated one after another until it falls (a>b ), the memory content no longer changes and retains its highest level.

以上はゲート部１６および白ピーク値記憶部１８の概要
であるが、ゲート部１７および黒ピーク値記憶部１９も
構成は全く同じで、ただ、比較器４２がａ ＞ ｂの条
件を満足するときだけ出力を発生する点で相違するのみ
である。The above is an overview of the gate section 16 and the white peak value storage section 18, but the gate section 17 and the black peak value storage section 19 have exactly the same configuration, except that when the comparator 42 satisfies the condition a > b. The only difference is that they generate only one output.

その動作は自ずと理解されよう。Its behavior is self-explanatory.

さて、上記のように減算器２３に印加されたビデオ信号
（そのレベルを■とする）は、ここで基準源２４から与
えられるディジタル設定値α（第５図Ａ参照）を差引か
れて、減算器２３の出力（Ｖ−α）が比較器２１に加わ
る。Now, the video signal applied to the subtracter 23 as described above (its level is assumed to be ■) is subtracted by the digital setting value α (see FIG. 5A) given from the reference source 24, and then The output (V-α) of the device 23 is applied to the comparator 21.

比較器２１は、黒ピーク値記憶部１９の出力≦減算器２
３の出力 ・・・・
・・・・・・・・・・・（１）の条件を満足するときだ
け、出力を発生し、それ以外は出力を発生しない性質を
有するものである。The comparator 21 satisfies the condition that the output of the black peak value storage section 19≦the subtractor 2
Output of 3...
. . . It has the property of generating an output only when the condition (1) is satisfied, and not otherwise.

そして、この場合、黒ピーク値記憶部１９の出力は００
００（クリヤ）ニレベルＬ。In this case, the output of the black peak value storage section 19 is 00.
00 (Kriya) Nilevel L.

のままであるから、第５図Ａのイ点において（１）式が
満足されることになり、比較器２１は出力パルス（高レ
ベル）を発生する。Therefore, equation (1) is satisfied at point A in FIG. 5A, and the comparator 21 generates an output pulse (high level).

他方、加算器２２に印加されたビデオ信号は、ここで基
準源２４からのディジタル設定値β（第５図Ａ参照）が
加算されて（■＋β）、比較器２０に印加されるが、比
較器２０は、 白ピーク値記憶部１８の出力≧加算器２２の出力
・・・・・・・・・・・・
・・・（２）の条件を満足するときだけ、出力を発生し
、それ以外は出力を発生しない性質を有している。On the other hand, the video signal applied to the adder 22 has the digital set value β (see FIG. 5A) added thereto from the reference source 24 (■+β) and is applied to the comparator 20. The output of the white peak value storage unit 18 ≧ the output of the adder 22
・・・・・・・・・・・・
...It has the property of generating an output only when the condition (2) is satisfied, and not otherwise.

そして、上記の場合、白ピーク値記憶部１９の出力もｏ
ｏｏｏ−レベルＬ。In the above case, the output of the white peak value storage section 19 is also o.
ooo-level L.

にクリヤされたままであるから、イ点ではまだ出力を生
じない。Since it remains cleared at point A, no output is produced yet.

上記のように、比較器２１が出力パルスを発生すると、
波形整形器２６を通ってフリップフロップ３４のセット
人力Ｓに印加されるので、その出力（端子３５）は、第
５図Ｂに示すように白レベルに転じる。As mentioned above, when the comparator 21 generates an output pulse,
Since it is applied to the set power S of the flip-flop 34 through the waveform shaper 26, its output (terminal 35) changes to the white level as shown in FIG. 5B.

比較器２１の出力パルスは、また、線３０を通ってゲー
ト部１６に加わり、以後、その端子Ｖに印加されたビデ
オ信号を通過させて白ピーク記憶部１８に供給し、その
記憶動作が始まる。The output pulse of the comparator 21 is also applied to the gate section 16 through the line 30, after which the video signal applied to its terminal V is passed through and supplied to the white peak storage section 18, where its storage operation begins. .

比較器２１の出力パルスは、更にゲート３２および線２
９を通って、黒ピーク記憶部１９をクリヤし、ゲート部
１７を、それ以降オフとするのにも使用される。The output pulse of comparator 21 is further connected to gate 32 and line 2
9, it is also used to clear the black peak storage section 19 and turn off the gate section 17 from then on.

このようにしてイ点以降、白ピーク記憶部１８は次々に
到着するビデオ信号を記憶更新して行くが、これが白点
まで記憶して後、入力レベルがハ点のように僅かに低下
しても、その差が上記（２）式を満足しないので、比較
器２０は出力を生じない。In this way, from point A onward, the white peak storage section 18 stores and updates the video signals that arrive one after another, but after this is stored up to the white point, the input level drops slightly as shown at point C. Since the difference does not satisfy the above equation (2), the comparator 20 does not produce an output.

そして更に白ピーク記憶部１８は常により高いレベルを
求め、二点のレベルを記憶する。Further, the white peak storage section 18 always searches for a higher level and stores two levels.

二点の記憶後、入力ビデオ信号がホ点において設定値β
だけ低下したとすると、この時点で上記（２）式が満足
される結果、比較器２０は出力パルスを発生する。After storing the two points, the input video signal is set to β at the point.
Assuming that, at this point, the above equation (2) is satisfied, and as a result, the comparator 20 generates an output pulse.

この出力パルスは波形整形回路２５を通ってフリップフ
ロップ３４をリセットし、その出力レベル（端子３５）
を第５図Ｂに示すように黒レベルに転じる。This output pulse passes through the waveform shaping circuit 25, resets the flip-flop 34, and outputs its output level (terminal 35).
is changed to a black level as shown in FIG. 5B.

比較器２０の出力パルスは、またＯＲゲート３１および
線２８を通りゲート部１６をオフして以後のビデオ信号
を断ち、白ピーク記憶部１８をクリヤするとともに、線
２７を通ってゲート部１７のセット入力端子に加わり、
ゲート部１７をオンに転じて以後のビデオ信号を通過さ
せ、黒ピーク値記憶部１９の記憶動作を開始させる。The output pulse of comparator 20 also passes through OR gate 31 and line 28 to turn off gate section 16, cutting off further video signals, clearing white peak storage section 18, and passing through line 27 to gate section 17. Adds to the set input terminal,
The gate section 17 is turned on to allow subsequent video signals to pass through, and the storage operation of the black peak value storage section 19 is started.

このようにして、黒ピーク値記憶部１９は、ホ点以降に
到来するビデオ信号のより低いレベルを求めつつ、その
へ点のレベルを記憶するが、その直後のト点やチ点はへ
点との差が設定値α以下であるため（１）式を満足せず
、比較器２１は出力を生じない。In this way, the black peak value storage unit 19 stores the level at the bottom point while determining the lower level of the video signal that arrives after the ho point, but the black peak value storage unit 19 stores the level at the bottom point. Since the difference is less than the set value α, equation (1) is not satisfied, and the comparator 21 does not produce an output.

す点に至り、その差が設定値αに達すると、比較器２１
は（１）式を満たし、出力パルスを発生するので、同様
にして、フリップフロップ３４の出力を第５図Ｂのよう
に白レベルに転じ、ゲート部１７を閉じ、黒ピーク値記
憶部１９をクリヤし、ゲート部１６を開き、再び白ピー
ク値記憶部１８の動作を開始させる。When the difference reaches the set value α, the comparator 21
satisfies equation (1) and generates an output pulse, so similarly, the output of the flip-flop 34 is changed to the white level as shown in FIG. 5B, the gate section 17 is closed, and the black peak value storage section 19 is set. It is cleared, the gate section 16 is opened, and the operation of the white peak value storage section 18 is started again.

白ピーク値記憶部は、この時点から、新たな白ピーク値
を求めて記憶することになる。From this point on, the white peak value storage section calculates and stores a new white peak value.

以下、同様な動作を繰返して、−走査が終了すると、端
子１１よりのライン同期信号によって、初期リセットパ
ルスの場合と同様に、すべてを初期状態に戻し、次の走
査に備える。Thereafter, the same operation is repeated, and when the -scan is completed, a line synchronization signal from the terminal 11 returns everything to the initial state in the same way as in the case of the initial reset pulse, and prepares for the next scan.

本方式によれば、単に２つのレベルα、βヲ設定するだ
けで、多種多様の原稿（地の変化や文字の密度、線幅、
濃度）のものでも、常に誤りなく読取りができるので、
従来のＣＲ時定数をその都度調整してしきい値を決定す
るものに比べ、その調整が容易で、読取りも正確に行い
得る。According to this method, by simply setting two levels α and β, a wide variety of originals (ground changes, character density, line width,
Since it can always read without error even if the concentration is
Compared to the conventional method in which the threshold value is determined by adjusting the CR time constant each time, the adjustment is easier and the reading can be performed more accurately.

また、シェージングの影響や、光学系スキャナーの照度
むら、その経年変化による波形歪に対しても、従来のよ
うな光学的または回路的な補正手段を設ける必要なく、
誤りのない読取が可能である。In addition, there is no need to provide conventional optical or circuit correction means for the effects of shading, uneven illuminance of optical scanners, and waveform distortion due to aging.
Error-free reading is possible.

また、アナログビデオ信号をＡ−Ｄ変換したディジタル
ビデオ信号とした後、処理するようにしているので、電
源電圧変動、環境（温度など）変化、使用する素子のバ
ラツキなでの影響を受けることなく、安定した動作が行
なわれる。In addition, since the analog video signal is A-D converted into a digital video signal and then processed, it is not affected by power supply voltage fluctuations, environmental (temperature, etc.) changes, or variations in the elements used. , stable operation is performed.

更に、本方式にあっては、比較的濃度勾配のゆるやかな
原稿についてもドロップアウトを生ぜず、誤りのない読
取が可能である。Furthermore, with this method, even documents with a relatively gentle density gradient can be read without causing dropouts and without error.

この状況を第６図Ａ、Ｂによって説明する。This situation will be explained with reference to FIGS. 6A and 6B.

第６図Ａは、比較的酸度勾配のゆるいビデオを、本方式
によることなく、一定の画素単位周期（サンプリング周
期）をもって読取る場合を示す。FIG. 6A shows a case where a video with a relatively gentle acidity gradient is read at a constant pixel unit period (sampling period) without using this method.

図に示すゆるやかな波形は、もともと原稿の濃度勾配が
ゆるやかな場合のほか、たとえ地に対する濃度差が大き
くても、光学系の集光が甘いため、走査方向に向って線
幅の細い線が広がるような場合にも発生することがある
。The gentle waveform shown in the figure is caused by the fact that the original has a gentle density gradient, and even if there is a large density difference with respect to the background, the optical system does not focus the light well, resulting in thin lines in the scanning direction. It may also occur if it spreads.

第６図Ａでは、一定時間間隔Ｔで各点イ２２ロ、ハ二、
ホの信号の値を読取り、その隣り合うものどうしを比べ
てその差が設定値以上になったとき、白→黒のごとくレ
ベルが転換する２値打号を得る訳であるが、波形がゆる
やかであるため、設定値レベル如何によっては読取りが
できず、全白と判断されるなどドロップアウトを生じる
ことがある。In Fig. 6A, each point A22B, H2,
When the value of the E signal is read and the difference between adjacent values exceeds the set value, a binary signal is obtained in which the level changes from white to black, but the waveform is gradual. Therefore, depending on the set value level, reading may not be possible and dropouts may occur, such as being judged as completely white.

これに対し、本方式においては、同様な波形のビデオ信
号に対し、設定値α、βを第６図Ｂよりも十分大きく設
定しておいた場合でも、まずへ点またはチ点で白ピーク
値または黒ピーク値を記憶し、それから適当な時間さえ
経過すればト点またはり点で必ず白→黒または黒→白の
変化すべき点が検出されるので、ドロップアウトを生じ
ることがない。On the other hand, in this method, even if the set values α and β are set sufficiently larger than those shown in Figure 6B for video signals with similar waveforms, the white peak value will first be reached at the F or C points. Alternatively, if the black peak value is memorized and a suitable amount of time has elapsed, the point at which the transition from white to black or black to white should be changed will always be detected at the point T or the point T, so dropout will not occur.

本方式はまた、走査開始後ビデオ信号中に基準値αを超
えるレベルを有しない場合、出力がなく全黒と判断する
ことができ、従来の白ピーク検知によるしきい値決定法
の欠点を阻止できる。This method also prevents the drawbacks of the conventional threshold determination method using white peak detection by determining that there is no output and all black if the video signal does not have a level exceeding the reference value α after scanning starts. can.

本発明は、要するに任意の時刻におけるビデオ信号の瞬
時値Ｖがその直前の黒ピーク値ｐｂを基準量α以上上廻
るとき白と判断する信号（自利断信号）を発生し、ひき
続いて、ビデオ信号の瞬時値■がその直前の白ピーク値
Ｐｗを基準値β以上下廻るとき黒と判断する信号（黒判
別信号）を発生するものであるから、上式（１）および
（２）は一般的に ｐｂ＜ｖ−α あるいは ｐｂ＝ｖ−α ・・・・・・・・・・・・・・・（３） および Ｐｗ＞Ｖ＋β あるいは Ｐ ｗ ＝ Ｖ＋β・・・・
・・・・・・・・・・・（４） と書くことができる。In short, the present invention generates a signal (self-determination signal) that determines white when the instantaneous value V of the video signal at a given time exceeds the immediately preceding black peak value pb by a reference amount α or more, and subsequently, When the instantaneous value ■ of the video signal is less than the previous white peak value Pw by more than the reference value β, a signal for determining black (black discrimination signal) is generated, so the above equations (1) and (2) are In general, pb<v-α or pb=v-α (3) and Pw>V+β or P w = V+β...
It can be written as ・・・・・・・・・・・・(4).

式（３） 、 （４）の条件を満足する限り、本発明は
種々の変形が可能であって、例えば（３） 、 （４）
式をＰｂ＋α〈■ あるいは Ｐｂ＋α＝■ ・・・・・・・・・・・・・・・（５） Ｐｗ−β〉■ あるいは Ｐｗ−β＝■ ・・・・・・・・・・・・・・・（６） と変形すれば、第７図の回路構成が得られる。As long as the conditions of formulas (3) and (4) are satisfied, the present invention can be modified in various ways, such as (3) and (4).
The formula is Pb+α〈■ Or Pb+α=■ ・・・・・・・・・・・・・・・(5) Pw−β〉■ Or Pw−β=■ ・・・・・・・・・・・・. . . (6) By transforming the circuit as shown in FIG. 7, the circuit configuration shown in FIG. 7 can be obtained.

第７図は、第３図の加算器２２、減算器２３の代りに減
算器２２ａ１加算器２３ａを図のように接続したもので
あって、符号１６〜２１．２４は第３図と同一名称のも
のである。In FIG. 7, a subtracter 22a and an adder 23a are connected as shown in the figure in place of the adder 22 and subtracter 23 in FIG. belongs to.

第７図の回路が式（５） 、 （６）を満足することは
明らかである。It is clear that the circuit of FIG. 7 satisfies equations (5) and (6).

以上、主としてディジタルビデオ信号の処理方式につい
て説明したが、これに限らず、アナログビデオ信号形態
のままで処理することも同様にできる。Although the processing method for digital video signals has been mainly described above, the present invention is not limited to this, and it is also possible to process analog video signals as they are.

この場合、第３図において、Ａ−Ｄ変換器を省略し、基
準源２４としてディジタル基準値に代えてアナログ直流
電位源を用い、加算器２２に代えて正方向電位シフト回
路を、減算器２３に代えて負方向電位シフト回路を用い
、記憶部１８゜１９および比較器２０．２１としてアナ
ログ型のものを使用すればよいことはいうまでもない。In this case, in FIG. 3, the A-D converter is omitted, an analog DC potential source is used instead of the digital reference value as the reference source 24, a positive potential shift circuit is used instead of the adder 22, and a subtracter 23 is used instead of the adder 22. Needless to say, a negative potential shift circuit may be used instead of the memory section 18, 19 and the comparators 20, 21 may be of analog type.

なお、制御部９は、たとえばパネルのつまみなどで構成
される。Note that the control section 9 is composed of, for example, a knob on a panel.

これにより、原稿の種類や濃淡差に応じて基準源２４の
設定値α、βを調整し、任意の変化量α、βで黒→白ま
たは白→黒の転換ができる。Thereby, the setting values α and β of the reference source 24 can be adjusted according to the type of document and the difference in density, and the conversion from black to white or from white to black can be performed with arbitrary changes α and β.

以上、各実施例で説明したように、本発明によれば、フ
ァクシミリ等のビデオ信号処理方式において、原稿の種
類や光学系の偏差、シェージングによる波形歪などの影
響を受けることなく、正しい読取を容易に行い得るとと
もに、ゆるやかな濃度変化のものも正しく読取れるなど
、優れた効果を奏する。As described above in each of the embodiments, according to the present invention, correct reading is possible in video signal processing systems such as facsimiles without being affected by the type of document, optical system deviation, waveform distortion due to shading, etc. It is easy to perform and has excellent effects, such as being able to accurately read even gradual changes in density.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図Ａ、Ｂ、Ｃおよび第２図Ａ、Ｂ、Ｃは従来のビデ
オ信号処理方式の動作説明図、第３図は本発明の一実施
例に係るビデオ信号処理方式のブロック図、第４図は第
３図の部分詳細ブロック図、第５図Ａ、Ｂおよび第６図
Ａ、Ｂは第３図に示したビデオ信号処理方式の動作説明
図、第７図は本発明の他の実施例に係るビデオ信号処理
力式のブロック図である。 １３・・・・・・ＡＧＣ回路、１４・・・・・・直流再
生回路、１５・・・・・・Ａ−Ｄ変換器、１６，１７・
・・・・・ゲート部、１８・・・・・・白ピーク値記憶
部、１９・・・・・・黒ピーク値記憶部、２０．２１・
・・・・・比較器、２２・・・・・・加算器、２３・・
・・・・減算器、２４・・・・・・ディジタル基準源、
２５ 、２６・・・・・・波形整形回路、３１．３２，
３３・・・・・・ＯＲ回路、３４・・・・・・フリップ
フロップ。1A, B, and C and 2A, B, and C are operation explanatory diagrams of a conventional video signal processing method, and FIG. 3 is a block diagram of a video signal processing method according to an embodiment of the present invention. 4 is a partial detailed block diagram of FIG. 3, FIGS. 5A, B and 6A, B are explanatory diagrams of the operation of the video signal processing system shown in FIG. 3, and FIG. 7 is a partial detailed block diagram of FIG. FIG. 2 is a block diagram of a video signal processing power formula according to an embodiment. 13...AGC circuit, 14...DC regeneration circuit, 15...A-D converter, 16, 17...
...Gate section, 18... White peak value storage section, 19... Black peak value storage section, 20.21.
...Comparator, 22...Adder, 23...
...subtractor, 24...digital reference source,
25, 26... waveform shaping circuit, 31.32,
33...OR circuit, 34...flip-flop.

Claims (1)

【特許請求の範囲】[Claims] １ ビデオ信号の白ピーク値および黒ピーク値をそれぞ
れ交互に記憶する第１および第２の記憶装置と、上記ビ
デオ信号の瞬時値がその直前に上記第１の記憶装置に記
憶された白ピーク値を第１の基準量以上下廻る毎に黒判
別信号を発生する第１の比較手段と、上記ビデオ信号の
瞬時値がその直前に上記第２の記憶装置に記憶された黒
ピーク値を第２の基準量以上上廻る毎に白判別信号を発
生する第２の比較手段と、上記黒判別信号により上記第
１の記憶装置をクリヤしてその入力を断つとともに上記
第２の記憶装置の記憶動作を開始する手段と、上記白判
別信号により上記第２の記憶装置をクリヤしてその入力
を断つとともに上記第１の記憶装置の記憶動作を開始す
る手段と、上記黒および白の判別信号が発生する毎に第
ルベルおよび第２レベルに交互に反転する２値打号を形
成する手段とからなることを特徴とするビデオ信号処理
方式。1 first and second storage devices that alternately store a white peak value and a black peak value of a video signal, respectively, and a white peak value at which an instantaneous value of the video signal was stored in the first storage device immediately before the instantaneous value of the video signal; a first comparison means that generates a black discrimination signal every time the instantaneous value of the video signal falls below a first reference amount; a second comparing means that generates a white discrimination signal every time the value exceeds a reference amount; means for starting the storage operation of the first storage device by clearing the second storage device using the white discrimination signal to cut off its input, and generating the black and white discrimination signal. and means for forming a binary stroke symbol that alternately inverts to a first level and a second level each time the video signal is processed.