JP2833065B2 - Image forming device - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、中間調画像を印字するのに好適なパルス幅
変調方式の画像形成装置に関する。Description: TECHNICAL FIELD The present invention relates to a pulse width modulation type image forming apparatus suitable for printing a halftone image.

（従来の技術） 中間調画像をレーザプリンタ等の画像形成装置で印字
する場合、イメージリーダ等のホストから各画素の濃度
データ（階調データ）が送られてくる。画像形成装置
は、この濃度に対応して印字信号を発生し、印字を行
う。従来は印字信号はディザ法などによりドット単位で
発生されていた。従って、１ドットの大きさは同じであ
った。(Prior Art) When a halftone image is printed by an image forming apparatus such as a laser printer, density data (gradation data) of each pixel is sent from a host such as an image reader. The image forming apparatus generates a print signal corresponding to the density and performs printing. Conventionally, a print signal has been generated in dot units by a dither method or the like. Therefore, the size of one dot was the same.

しかし、近年はパルス幅変調方式が中間調表現のため
に用いられている。この方式では、１ドットをたとえば
８ビットの濃度で表し、１ドットに対応する時間内で印
字信号のパルス幅を変調して１ドットの印字面積を変化
させ、中間調画像（256階調）を再現する。従って、解
像度を劣化させずに中間調画像が印字できる。However, in recent years, a pulse width modulation method has been used for halftone expression. In this method, one dot is represented by, for example, an 8-bit density, and the pulse width of a print signal is modulated within a time corresponding to one dot to change the print area of one dot, thereby forming a halftone image (256 gradations). Reproduce. Therefore, a halftone image can be printed without deteriorating the resolution.

（発明が解決しようとする課題） 本出願人は別の出願において、固定したしきい値を濃
度データの積分波形と比較する新規なパルス幅変調方式
を提案した。この方式では、所定の積分期間に濃度デー
タ（またはそのコンプリメント）を積分し、積分波形が
しきい値より大きい（または小さい）期間にパルスを出
力する。(Problem to be Solved by the Invention) In another application, the present applicant has proposed a novel pulse width modulation method in which a fixed threshold value is compared with an integrated waveform of density data. In this method, density data (or its complement) is integrated during a predetermined integration period, and a pulse is output when the integrated waveform is larger (or smaller) than the threshold value.

上に述べた例における積分波形は、積分期間が終了す
るとリセットされ、新たな積分が開始される。このリセ
ット時間（積分波の値が０になり、次に積分が開始され
るまでに要する時間）は０ではないため、パルス幅にも
寄与する。この不都合により、積分を連続的に繰返すと
パルス幅は忠実に再現されずパルス幅は常に真の幅より
も長く（または短く）なり、画像は常に濃度が高い（ま
たは低い）ものになってしまう。The integration waveform in the above example is reset when the integration period ends, and a new integration is started. This reset time (time required until the value of the integrated wave becomes 0 and the next integration is started) is not 0, and thus contributes to the pulse width. Due to this inconvenience, if the integration is repeated continuously, the pulse width is not faithfully reproduced and the pulse width is always longer (or shorter) than the true width, and the image always has a higher (or lower) density. .

本発明の目的は、パルス幅が忠実に再現できるパルス
幅変調方式を備えた画像形成装置を提供することであ
る。An object of the present invention is to provide an image forming apparatus provided with a pulse width modulation method capable of faithfully reproducing a pulse width.

（課題を解決するための手段） 本発明に係るパルス幅を有する画像記録信号に基づい
て画像形成を行う画像形成装置は、作像すべき画像の濃
度データもしくは、該濃度データに対し所定の補正を行
った補正濃度データのいずれか一方を所定の積分期間内
だけ積分する積分手段と、前記積分手段からの出力値と
所定のしきい値とを比較し、その比較結果に応じてパル
ス幅を有する画像記録信号を生成する画像記録信号生成
手段と、上記積分手段の積分期間外で前記画像記録信号
生成手段からの画像記録信号の発生を禁止させる禁止手
段とを備え、上記積分期間と該禁止手段による禁止期間
とを交互に動作させることを特徴とする。(Means for Solving the Problems) An image forming apparatus for forming an image based on an image recording signal having a pulse width according to the present invention provides density data of an image to be formed or a predetermined correction for the density data. An integration means for integrating any one of the corrected density data performed during the predetermined integration period, and an output value from the integration means and a predetermined threshold value, and a pulse width is determined according to the comparison result. Image recording signal generating means for generating an image recording signal, and prohibiting means for prohibiting generation of an image recording signal from the image recording signal generating means outside the integration period of the integrating means. The prohibition period by means is alternately operated.

（作用） 上記禁止手段は、積分手段の積分期間外で画像記録信
号生成手段から画像記録信号の発生を禁止している。(Operation) The prohibiting means prohibits the image recording signal generating means from generating an image recording signal outside the integration period of the integrating means.

従って、積分手段の積分期間終了時の出力値が直ちに
０に戻らなくても（積分手段のリセット時）、画像記録
信号のパルス幅に影響を及ぼすことはない。Therefore, even if the output value of the integration means at the end of the integration period does not immediately return to 0 (when the integration means is reset), the pulse width of the image recording signal is not affected.

（実施例） 以下、添付の図面を参照して本発明の実施例を次の順
序で説明する。Hereinafter, embodiments of the present invention will be described in the following order with reference to the accompanying drawings.

（ａ）濃度データ積分方式の発光時間制御 〈ａ−１〉濃度データ積分方式の構成 〈ａ−２〉濃度データの積分と補正 〈ａ−３〉高速２系統方式 〈ａ−４〉積分時間の切換えと濃度データ加算 〈ａ−５〉階調の低濃度又は高濃度での安定化 （ｂ）全体構成 （ｃ）高速２系統型の構成 （ｄ）複数画素の濃度データの加算 （ｅ）濃度データの補正 （ｆ）副走査方向ゲインの切換え （ｇ）積分部とコンパレート部 本発明が特に関連するのは、（ａ）節および（ｇ）節
（第33図〜第35図）である。(A) Light emission time control of density data integration method <a-1> Configuration of density data integration method <a-2> Integration and correction of density data <a-3> High-speed two-system method <a-4> Integration time Switching and addition of density data <a-5> Stabilization of gradation at low density or high density (b) Overall configuration (c) High-speed two-system configuration (d) Addition of density data of multiple pixels (e) Density Data Correction (f) Switching in Sub-scanning Direction Gain (g) Integrator and Comparer The present invention is particularly relevant to sections (a) and (g) (FIGS. 33 to 35). .

（ａ）濃度データ積分方式の発光時間制御 〈ａ−１〉濃度データ積分方式の構成 本実施例に係るレーザプリンタにおいては、イメージ
リーダ等のホストから送られてくる濃度データ（階調信
号）に対応して半導体レーザを発光させて感光体上に画
像の潜像を形成し、電子写真プロセスで印字を行う。半
導体レーザの発光時間は、濃度データに対応して１ドッ
トごとに変化させる。本実施例では、発光時間は、以下
に説明する濃度データ積分方式で制御する。(A) Light emission time control of density data integration method <a-1> Configuration of density data integration method In the laser printer according to the present embodiment, density data (gradation signal) sent from a host such as an image reader is used. Correspondingly, a latent image of an image is formed on the photoreceptor by emitting a semiconductor laser, and printing is performed by an electrophotographic process. The emission time of the semiconductor laser is changed for each dot in accordance with the density data. In this embodiment, the light emission time is controlled by a density data integration method described below.

第１図は、本実施例における半導体レーザ発光制御の
基本的構成を図式的に示す。ここで、濃度データ（８ビ
ット）は、ホストから受信される。次に、濃度データ
は、後で説明するような補正を行うために補正部１で補
正される。D/A変換器２は、この補正されたデータをア
ナログ電圧INに変換し、積分器３はこの入力電圧INを所
定の積分期間において積分する。積分電圧INTGは、この
積分期間内にコンパレータ４で固定したしきい値THと比
較され、その結果、半導体レーザの発光時間を示すLDON
信号が半導体レーザのドライバ５に送られる。こうし
て、半導体レーザは、LDON信号の出力期間に発光され
る。つまり、このLDON信号のパルス幅は、濃度データに
対応して変調され、１ドットの印字面積が濃度データに
対応して変化されることになる。FIG. 1 schematically shows the basic configuration of semiconductor laser emission control in this embodiment. Here, the density data (8 bits) is received from the host. Next, the density data is corrected by the correction unit 1 to perform correction as described later. The D / A converter 2 converts the corrected data into an analog voltage IN, and the integrator 3 integrates the input voltage IN during a predetermined integration period. The integrated voltage INTG is compared with the threshold value TH fixed by the comparator 4 during this integration period, and as a result, LDON indicating the emission time of the semiconductor laser is obtained.
The signal is sent to the driver 5 of the semiconductor laser. Thus, the semiconductor laser emits light during the output period of the LDON signal. That is, the pulse width of the LDON signal is modulated according to the density data, and the printing area of one dot is changed according to the density data.

いま、説明を簡単にするために、補正部１で補正を行
わず、ホストから受信した濃度データをそのまま積分器
３へ入力電圧INとしたとする。この場合の積分波形の例
が第２図（Ｂ）に示される。積分器３は、積分開始の前
にリセットされている。入力電圧INは積分期間内（INTG
T信号出力中）で一定であるので、積分電圧INTGは時間
とともに直線的に増加する。この積分電圧INTGは、コン
パレータ４でしきい値THと比較される。この場合、コン
パレータ４の両入力端子への接続は、第１図の例と逆で
あり、積分器３の出力電圧INTGは＋入力端子に接続され
る。積分電圧INTGがしい値THに達すると、コンパレータ
４はLDON信号を立上げる。このLDON信号は、積分電圧が
しきい値THより大きい期間、すなわち積分期間の終わり
まで発生される。従って、半導体レーザは、積分期間内
において、濃度データに対応した期間に発光されること
になる。こうして発光期間を示すLDON信号のパルス幅は
濃度データに応じて変調される。なお、積分器３は、積
分期間後はリセットされる。積分器３への実際の入力電
圧INは、濃度データそのものではなく、補正部１て適当
な補正を施した値であり、補正の詳細については〈ａ−
２〉節において説明する。Now, for the sake of simplicity, it is assumed that the correction data is not corrected by the correction unit 1 and the density data received from the host is directly used as the input voltage IN to the integrator 3. FIG. 2 (B) shows an example of the integrated waveform in this case. The integrator 3 has been reset before the start of integration. The input voltage IN is within the integration period (INTG
(During T signal output), the integration voltage INTG increases linearly with time. This integrated voltage INTG is compared by the comparator 4 with a threshold value TH. In this case, the connection of the comparator 4 to both input terminals is the reverse of the example of FIG. 1, and the output voltage INTG of the integrator 3 is connected to the + input terminal. When the integrated voltage INTG reaches a new value TH, the comparator 4 raises the LDON signal. This LDON signal is generated until the integration voltage is higher than the threshold value TH, that is, until the end of the integration period. Therefore, the semiconductor laser emits light in a period corresponding to the density data within the integration period. Thus, the pulse width of the LDON signal indicating the light emission period is modulated according to the density data. The integrator 3 is reset after the integration period. The actual input voltage IN to the integrator 3 is not the density data itself, but a value that has been appropriately corrected by the correction unit 1. For details of the correction, see <a-
This will be described in section 2>.

低濃度での階調を重視する場合、後の〈ａ−５〉節で
詳細に説明するように、低濃度での積分電圧INTGの傾斜
を急にする方が好ましい。そこで、説明の簡単のため
に、補正部１でホストから受信した濃度データのコンプ
リメント（補数）をとり、その値を積分器３への入力電
圧INとしたとする（コンプリメントを取ることも補正の
一種と考えられる。）。従って、濃度データが小さいと
きに入力電圧が大きく、濃度データが大きいときに入力
電圧が小さくなる。この場合の積分波形の例が第２図
（Ａ）に示される。積分器３は、積分開始の前にリセッ
トされている。先の例と異なり、コンパレータ４への入
力電圧としきい値の接続の極性は、第１図に示すとおり
である。コンパレータ４は、積分開始と同時にLDON信号
を立上げる。一方、入力電圧INは、積分期間内で一定で
あるので、積分電圧INTGは時間とともに直線的に増加す
る。この積分電圧INTGは、コンパレータ４でしきい値TH
と比較され、積分電圧INTGがしきい値THに達すると、コ
ンパレータ４は、LDON信号の発生を停止する。濃度は小
さいほど積分電圧の傾斜が急になりパルス幅は短いこと
になる。その後、積分期間の終わりまで積分電圧INTGは
増加するので、LDON信号は発生されない。従って、前の
例と同様に、LDON信号のパルス幅は濃度データに対応し
て変調される。なお、この場合でも積分器３への実際の
入力電圧INは、補正部１で適当に補正を施した値であ
る。When importance is placed on gradation at low density, as described in detail in section <a-5> below, it is preferable to make the slope of the integration voltage INTG at low density steep. Therefore, for the sake of simplicity, it is assumed that the correction unit 1 takes a complement (complement) of the density data received from the host and sets the value as the input voltage IN to the integrator 3 (the complement may be taken). It is considered a kind of correction.). Therefore, when the density data is small, the input voltage is large, and when the density data is large, the input voltage is small. FIG. 2 (A) shows an example of the integrated waveform in this case. The integrator 3 has been reset before the start of integration. Unlike the previous example, the polarity of the connection between the input voltage to the comparator 4 and the threshold value is as shown in FIG. The comparator 4 raises the LDON signal simultaneously with the start of the integration. On the other hand, since the input voltage IN is constant during the integration period, the integrated voltage INTG increases linearly with time. This integrated voltage INTG is compared with the threshold value TH by the comparator 4.
When the integrated voltage INTG reaches the threshold value TH, the comparator 4 stops generating the LDON signal. The smaller the concentration, the steeper the slope of the integrated voltage and the shorter the pulse width. Thereafter, since the integration voltage INTG increases until the end of the integration period, no LDON signal is generated. Therefore, as in the previous example, the pulse width of the LDON signal is modulated according to the density data. Even in this case, the actual input voltage IN to the integrator 3 is a value appropriately corrected by the correction unit 1.

積分器３とコンパレータ４については、アナログ回路
を用いるが、デジタル回路を用いてもよい。Although an analog circuit is used for the integrator 3 and the comparator 4, a digital circuit may be used.

〈ａ−２〉濃度データの積分と補正 パルス幅（半導体レーザの発光時間）は、発光により
印字された画像の階調が第３図の直線Ｂのように濃度デ
ータに比例していることが望ましい。しかし、一般に
は、補正部１で補正をしなかった場合、濃度データまた
はそのコンプリメントが積分器３に入力されると、曲線
Ａのようにパルス幅は濃度データに対して上に凸に非直
線的に変化する。なぜなら、濃度データ積分方式では積
分波形をしきい値THと比較してLDON信号を発生させる
が、積分波形の傾斜自体は入力データに比例するもの
の、このしきい値THは一定であるため、パルス幅は入力
データに比例しないからである。そこで、補正部１にお
いて、第４図の曲線Ｃのように、パルス幅が濃度データ
に対して直線的に変化するように濃度データを補正す
る。なお、しきい値THを０に近付けると、第３図の曲線
Ａは直線Ｂに近付く。<A-2> Integration and Correction of Density Data The pulse width (the emission time of the semiconductor laser) is such that the gradation of an image printed by light emission is proportional to the density data as shown by a straight line B in FIG. desirable. However, in general, when the correction is not performed by the correction unit 1 and the density data or its complement is input to the integrator 3, the pulse width does not protrude upward with respect to the density data as shown by a curve A. It changes linearly. This is because, in the density data integration method, the LDON signal is generated by comparing the integrated waveform with the threshold value TH. However, although the slope of the integrated waveform itself is proportional to the input data, since the threshold value TH is constant, a pulse is generated. This is because the width is not proportional to the input data. Therefore, the correction unit 1 corrects the density data so that the pulse width changes linearly with respect to the density data as shown by a curve C in FIG. When the threshold value TH approaches 0, the curve A in FIG.

実際には、さらにプリンタのγ特性も補正する必要が
ある。そこで、補正部１においてγ補正も同時に行う。
プリンタのγ特性は一般に第５図の曲線Ｄのように非直
線的に変化しているが、曲線Ｅのように階調濃度データ
に対し直線的に変化するように補正することが望まし
い。そこで、第６図の曲線Ｆに示すように補正部１で濃
度データを補正すればよい。Actually, it is necessary to further correct the γ characteristic of the printer. Therefore, the correction unit 1 also performs γ correction at the same time.
Although the γ characteristic of the printer generally changes non-linearly as shown by a curve D in FIG. 5, it is desirable to correct the γ characteristic so that it changes linearly with respect to the gradation density data as shown by a curve E. Therefore, the correction unit 1 may correct the density data as shown by a curve F in FIG.

従って、第７図の曲線Ｇに示すように、第４図と第６
図とを組合せた形で補正を一度に行えばよい。Therefore, as shown by the curve G in FIG.
The correction may be performed at a time in a form that combines the figures.

本実施例では低濃度での階調の安定性を重視するため
（〈ａ−５〉節参照）、積分器３への入力電圧INは、濃
度データのコンプリメントについて補正を行った補正デ
ータを用いて生成する。従って、補正部１では第７図の
曲線Ｇのように低濃度で入力電圧INが大きくなるように
補正を行う。なお、補正には、後述のコンパレータ部30
のしきい値の影響が考慮されている。補正は補正部１の
ROMのテーブルを用いて行なう（（ｅ）節参照）。In the present embodiment, since importance is placed on the stability of gradation at low density (see section <a-5>), the input voltage IN to the integrator 3 is obtained by correcting data obtained by correcting the complement of density data. Generated using Therefore, the correction unit 1 performs correction so that the input voltage IN becomes large at a low density as shown by a curve G in FIG. It should be noted that the correction is performed by a comparator 30 described later.
The effect of the threshold is taken into account. Correction of correction unit 1
This is performed using a ROM table (see section (e)).

補正部１で補正された濃度データは、次にD/A変換器
２でアナログ電圧INに変換されて積分器３に供給され
る。積分器３は、第８図の例に示すように積分を行う。
すなわち、各積分期間のはじめには積分用コンデンサは
放電されていて、積分電圧は０に戻っている。積分期間
に入り、入力電圧INの積分が開始されるとともに、半導
体レーザの発光期間を示す信号LDONがＨレベルになり、
発光が開始される。積分器３の積分定数は大きく設定す
るので、積分電圧は積分時間に比例して直線的に増加す
る。積分電圧は、コンパレータ４でしきい値THと比較さ
れる。積分電圧がしきい値THより大きくなると、信号LD
ONがＬレベルになり、半導体レーザの発光が停止され
る。積分期間がすぎると積分器３はリセットされ、積分
電圧は０に戻る。積分期間が短いほど、すなわち高速化
するほどリセットの影響が無視できないので、第８図の
例では各ドットに対応する積分期間の間にリセット期間
を設け、後に第34図を用いて詳細に述べるように、リセ
ット期間にはLDON信号が出力されないような構成にして
いる。また、リセットの信号LDONへの影響を補正に取入
れてリセットの影響を打ち消すことも可能である。The density data corrected by the correction unit 1 is then converted by a D / A converter 2 into an analog voltage IN and supplied to an integrator 3. The integrator 3 performs integration as shown in the example of FIG.
That is, at the beginning of each integration period, the integration capacitor has been discharged and the integration voltage has returned to zero. In the integration period, the integration of the input voltage IN is started, and the signal LDON indicating the light emission period of the semiconductor laser goes high,
Light emission is started. Since the integration constant of the integrator 3 is set large, the integration voltage increases linearly in proportion to the integration time. The integrated voltage is compared with the threshold value TH by the comparator 4. When the integrated voltage exceeds the threshold value TH, the signal LD
ON becomes L level, and the light emission of the semiconductor laser is stopped. After the integration period, the integrator 3 is reset, and the integrated voltage returns to zero. In the example of FIG. 8, a reset period is provided between the integration periods corresponding to the dots, and the details will be described later with reference to FIG. 34. Thus, the configuration is such that the LDON signal is not output during the reset period. In addition, it is possible to cancel the influence of the reset by incorporating the influence of the reset on the signal LDON in the correction.

また、積分器３の積分波形の傾きは、入力電圧が小さ
くなるほど（すなわち濃度データが大きくなるほど）ゆ
るやかになる。積分期間の終わりでの積分電圧がしきい
値THに達しないと、発光期間は積分期間と同じになり、
変化しなくなる。そこで、最大濃度（濃度255）での補
正データは、第７図に示すように、積分期間の終わりで
積分電圧がしきい値THに達するように設定する。Further, the slope of the integrated waveform of the integrator 3 becomes gentler as the input voltage becomes smaller (that is, as the density data becomes larger). If the integration voltage at the end of the integration period does not reach the threshold TH, the emission period will be the same as the integration period,
Will not change. Therefore, the correction data at the maximum density (density 255) is set such that the integrated voltage reaches the threshold value TH at the end of the integration period as shown in FIG.

また、高濃度での安定性を重視する場合は同様の理由
から、第13図に示すように最小濃度（濃度０）での補正
データを０でない値に設定する。When importance is placed on stability at high density, the correction data at the minimum density (density 0) is set to a value other than 0 as shown in FIG. 13 for the same reason.

第３図と第５図からわかるように、高濃度では、濃度
データ積分方式をとることによる直線性からのずれはγ
特性による直線性からのずれを補償する方向にある。従
って、補正の程度は小さくなり、補正精度は高くでき
る。補正をしないですませることも実現可能である。As can be seen from FIGS. 3 and 5, at a high density, the deviation from linearity due to the density data integration method is γ.
There is a tendency to compensate for deviation from linearity due to characteristics. Therefore, the degree of correction is reduced, and the correction accuracy can be increased. It is also feasible to make no correction.

〈ａ−３〉高速２系統方式 第８図の例では、積分期間とリセット期間を交互に設
けている。しかし、高速処理を行う必要があるときは、
後に具体的に第18図に示すように、もう１系統の積分器
とコンパレータとを並列に設け、両系統で交互に積分と
リセットを行えばよい。第９図はこの場合の積分波形の
例を示す。この図において、積分波形の実線と鎖線は、
それぞれ、別の系統の積分器での波形を示す。第８図に
示す構成によると、積分器のリセット時の出力電圧によ
る影響が無く、しかもリセット期間を設けたことによる
時間のロスも解消されるので、高速化が図れる。<A-3> High-speed two-system system In the example of FIG. 8, the integration period and the reset period are provided alternately. However, when high speed processing is necessary,
As shown in FIG. 18 later, another integrator and a comparator may be provided in parallel, and integration and resetting may be performed alternately in both systems. FIG. 9 shows an example of the integrated waveform in this case. In this figure, the solid and chain lines of the integrated waveform are
Each shows a waveform in an integrator of another system. According to the configuration shown in FIG. 8, there is no effect of the output voltage at the time of resetting the integrator, and the time loss due to the provision of the reset period is eliminated, so that the speed can be increased.

〈ａ−４〉積分期間の切換えと濃度データ加算 文字原稿は高解像度が要求され、写真原稿の場合は高
階調性が要求される。しかし、高解像度と高階調性とは
両立させることが困難である。ホストからの濃度データ
をそのまま印字すると、元の濃度データの解像度は維持
できる。しかし、階調性を重視する写真などでは、階調
性は不足する。一方、連続する濃度データを１つの単位
として印字すると、ダイナミックレンジが増加し、従っ
て、階調性が増大できるが、この場合は解像度は減少す
る。<A-4> Switching of integration period and addition of density data High resolution is required for a text original, and high gradation is required for a photographic original. However, it is difficult to achieve both high resolution and high gradation. If the density data from the host is printed as it is, the resolution of the original density data can be maintained. However, in a photograph or the like that emphasizes the gradation, the gradation is insufficient. On the other hand, if continuous density data is printed as one unit, the dynamic range increases, and thus the gradation can be increased, but in this case, the resolution decreases.

本実施例のパルス幅変調方式は、濃度データを積分し
て得られる波形を所定のしきい値と比較してパルスを発
生させる。従って、しきい値は固定されている。いま、
濃度データ出力のクロックを同じに保ったまま、積分期
間を長くすると、複数の濃度データが同一積分期間内で
積分され、複数の濃度データを１つの単位としてパルス
を発生させることができる。たとえば、第10図（Ａ）に
は、基本的な積分期間の２倍の積分期間での積分による
パルス幅変調の例を図式的に示す。この場合、しきい値
THも２倍にする。さらに、基本期間の非整数倍の積分期
間にすることも可能である。たとえば第10図（Ｂ）は、
2.5倍の積分期間を示す。さらに、積分期間を、基本期
間とそれより長い期間に切り換えることができるように
積分器−コンパレータ系を構成すれば、オペレータは、
高解像度を優先させたい原稿と高階調性を優先させたい
原稿に対応して積分期間を選択できる。たとえば、後に
説明する理由により、解像性を優先する場合も基本期間
の1.5倍の積分期間とし、階調性を優先する場合は基本
期間の2.5倍の積分期間とする。選択のため、たとえ
ば、操作パネルに選択キーを設ければよい。オペレータ
の選択に対応して、１つの積分器−コンパレータ系で積
分期間を示すINTGT信号の発生タイミングを切り換え
て、積分器の積分期間とコンパレータのしきい電圧を同
時に切り換える。また、積分期間の異なる２つの積分器
−コンパレータ系を並列に設け、一方を選択できるよう
にしてもよい。In the pulse width modulation method of this embodiment, a pulse is generated by comparing a waveform obtained by integrating density data with a predetermined threshold value. Therefore, the threshold is fixed. Now
If the integration period is lengthened while keeping the clock of the density data output the same, a plurality of density data are integrated within the same integration period, and a pulse can be generated using the plurality of density data as one unit. For example, FIG. 10 (A) schematically shows an example of pulse width modulation by integration in an integration period twice as long as a basic integration period. In this case, the threshold
Double the TH as well. Further, the integration period may be a non-integer multiple of the basic period. For example, FIG. 10 (B)
Shows a 2.5 times integration period. Furthermore, by configuring the integrator-comparator system so that the integration period can be switched between the basic period and a longer period, the operator can
The integration period can be selected according to the original for which high resolution is to be prioritized and the original for which high gradation is to be prioritized. For example, the integration period is 1.5 times the basic period when the resolution is prioritized, and the integration period is 2.5 times the basic period when the gradation is prioritized, for reasons to be described later. For selection, for example, a selection key may be provided on the operation panel. In response to the operator's selection, the generation timing of the INTGT signal indicating the integration period is switched by one integrator-comparator system, and the integration period of the integrator and the threshold voltage of the comparator are simultaneously switched. Further, two integrator-comparator systems having different integration periods may be provided in parallel so that one of them can be selected.

実際には、階調性を重視する場合、その積分期間内
で、濃度データを基本期間単位で単純に順に積分してい
くと、積分の初めには最初の濃度データしか寄与してい
ないため最初に積分した方の濃度データの重みが大きく
なる。階調性を重視するには、関連する全濃度データが
平均的に積分波形に寄与するようにした方がよい。そこ
で、本実施例では、単に積分期間を切り換えるだけでな
く、関連する全濃度データを予め加算し、その加算値を
積分器３への入力電圧とする。第11図（Ａ），（Ｂ）
は、第10図（Ａ），（Ｂ）の場合において、濃度データ
の加算値を入力電圧として積分する例を示す。なお、加
算値そのものではなく、平均値を計算し、積分入力電圧
とすれば、しきい電圧は切り換えなくてもよい。しか
し、この場合、階調は増加しない。Actually, when importance is placed on the gradation, if the density data is simply integrated sequentially in the unit of the basic period within the integration period, only the first density data contributes at the beginning of the integration. , The weight of the density data which is integrated is larger. In order to emphasize the gradation, it is preferable that all the related density data contribute to the integrated waveform on average. Therefore, in this embodiment, not only the integration period is simply switched, but also all the related density data are added in advance, and the added value is used as the input voltage to the integrator 3. FIG. 11 (A), (B)
Shows an example of integrating the added value of density data as an input voltage in the cases of FIGS. 10 (A) and (B). The threshold voltage does not need to be switched if an average value is calculated instead of the added value itself and the calculated average value is used as the integrated input voltage. However, in this case, the gradation does not increase.

また、電子写真プロセスの安定性も考慮しなければな
らない。実施例では、１ドット時間は基本期間56nsであ
り、この１ドット時間内でのパルス幅変調では、電子写
真プロセス的に安定した階調性を得るのが困難である。
従って、文字原稿に適した高解像度を優先する場合で
も、基本期間より長い積分期間をとった方がよい。そこ
で、電子写真プロセスの安定性もある程度確保し、解像
度もある程度確保するため、標準モードでは、基本期間
の1.5倍の積分期間を採用する。そして、1.5個の濃度デ
ータを加算して、積分器３への入力電圧とする。一方、
高階調性を優先する写真モードでは、基本周期の2.5倍
の積分期間を採用する。そして、2.5倍の濃度データを
加算して、積分器３への入力電圧とする。なお、写真モ
ードで非整数倍の期間を採用するのは、偽のラインの発
生を防止するためである。詳細は（ｄ）節で説明する。
標準モードと写真モードを切り換えることができるの
で、個々の原稿に対応して階調性と解像度を選択でき
る。Also, the stability of the electrophotographic process must be considered. In the embodiment, one dot time is a basic period of 56 ns, and it is difficult to obtain a stable gradation in an electrophotographic process by pulse width modulation within this one dot time.
Therefore, even when giving priority to a high resolution suitable for a text document, it is better to take an integration period longer than the basic period. Therefore, in order to secure the stability of the electrophotographic process to some extent and the resolution to some extent, in the standard mode, an integration period 1.5 times the basic period is adopted. Then, 1.5 density data are added to obtain an input voltage to the integrator 3. on the other hand,
In the photo mode in which high gradation is prioritized, an integration period of 2.5 times the basic period is employed. Then, 2.5 times the density data is added to obtain an input voltage to the integrator 3. The reason why a non-integer multiple period is used in the photograph mode is to prevent the generation of a false line. Details will be described in section (d).
Since the mode can be switched between the standard mode and the photograph mode, the gradation and the resolution can be selected according to each original.

〈ａ−５〉階調の低濃度又は高濃度での安定化 次に、低濃度での階調の安定化について説明する。第
12図（Ａ），（Ｂ）に示すように、積分波形にもしきい
値THにも実際には多少のノイズが乗っている。従って、
両者の交点はばらつきを生じる。図より明らかなよう
に、積分波形が急傾斜になるほど交叉時間が短く、ばら
つきＳは小さくなる。従って、本実施例のように低濃度
での階調の安定性を重視する場合、たとえば第７図のよ
うに低濃度で積分器３への入力電圧INを大きくし、積分
波形を急傾斜にすればよい。そこで、低濃度で入力電圧
INを大きくし、高濃度で入力電圧INを小さくする。これ
に対応して、LDON信号の出力期間は濃度データが大きく
なるにつれ長くならねばならないので、LDON信号の立上
がりは、積分器出力がしきい値以下に下がったときと
し、立下がりは、積分器出力がしきい値以上に上がった
ときとする（第２図（Ａ）参照）。<A-5> Stabilization of gradation at low density or high density Next, stabilization of gradation at low density will be described. No.
As shown in FIGS. 12A and 12B, the integrated waveform and the threshold value TH actually have some noise. Therefore,
The intersection of the two causes variation. As is clear from the figure, as the integral waveform becomes steeper, the crossing time becomes shorter and the variation S becomes smaller. Therefore, when importance is placed on gradation stability at low density as in the present embodiment, for example, as shown in FIG. 7, the input voltage IN to the integrator 3 is increased at low density and the integrated waveform is steeply inclined. do it. Therefore, input voltage at low concentration
Increase IN and decrease input voltage IN at high concentration. Correspondingly, the output period of the LDON signal must be longer as the density data increases, so the rise of the LDON signal is when the output of the integrator falls below the threshold, and the fall is Assume that the output has risen above the threshold (see FIG. 2A).

一方、高濃度での階調の安定性を重視する場合は、第
13図に示すように、低濃度で入力電圧を小さく高濃度で
入力電圧INを大きくするように濃度データを補正すれば
よい。そして、発光期間は、積分波形としきい値の交点
で開始し、積分期間の終わりに終了させる（第２図
（Ｂ）参照）。この方式の１つの利点は、しきい電圧を
適当に設定すると、画像の地肌部におけるノイズの影響
を除去できることである。On the other hand, if emphasis is placed on gradation stability at high density,
As shown in FIG. 13, the density data may be corrected so that the input voltage is low at low density and the input voltage IN is high at high density. Then, the light emission period starts at the intersection of the integrated waveform and the threshold value and ends at the end of the integration period (see FIG. 2B). One advantage of this method is that by setting the threshold voltage appropriately, the effect of noise on the background of the image can be eliminated.

この高濃度で入力電圧INを大きくする方式では、積分
器のリセット時のリセット波形の影響があると、特に低
濃度で影響が大きく、パルス幅は、濃度データを忠実に
再現しない。そこで、LDON信号の立下がりはリセットの
影響を除いた方がよい。In the method of increasing the input voltage IN at the high density, if there is an influence of the reset waveform at the time of resetting the integrator, the influence is particularly large at the low density, and the pulse width does not faithfully reproduce the density data. Therefore, it is better to remove the influence of the reset on the falling of the LDON signal.

第14図は、高濃度で入力電圧INを大きくする方式にお
ける、高速２系統型の場合の積分波形とLDON信号の一例
を示す。FIG. 14 shows an example of an integrated waveform and an LDON signal in the case of a high-speed dual system in a method of increasing the input voltage IN at a high concentration.

積分器の積分波形の振幅は、不要ノイズの除去の面か
らもできるだけ小さい方が好ましい。本積分方式では、
重要な濃度部分（低濃度または高濃度）での振幅を確保
でき、それ以外で低振幅となるためノイズの平均レベル
を下げることが可能になる。It is preferable that the amplitude of the integrated waveform of the integrator is as small as possible from the viewpoint of removing unnecessary noise. In this integration method,
The amplitude in an important density part (low density or high density) can be ensured, and the amplitude becomes low in other areas, so that the average level of noise can be reduced.

（ｂ）全体構成 第15図は、本発明の実施例のレーザプリンタの全体構
成を示すブロック図を示す。イメージリーダ等のホスト
からの濃度データとプリント制御データは、インターフ
ェース制御部11で受信される。また、操作パネル12は、
オペレータの各種指示をインターフェース制御部11に送
るとともに、プリンタの状態を表示する。インターフェ
ース制御部11は、これらの指示とデータに基づき、プリ
ントヘッド制御部13に濃度データを送り、電子写真制御
部14に制御信号を送る。これに対応して、プリットヘッ
ド制御部13は、濃度データに対応してプリントヘッド部
15のポリゴンモータを回転し、半導体レーザを発光さ
せ、電子写真プロセス部16の感光体上に静電潜像を形成
させる。一方、電子写真制御部14は、この画像書込に対
応して電子写真プロセス部16を制御して、電子写真プロ
セスで普通紙に画像を印字させる。(B) Overall Configuration FIG. 15 is a block diagram showing the overall configuration of the laser printer according to the embodiment of the present invention. Density data and print control data from a host such as an image reader are received by the interface control unit 11. In addition, the operation panel 12
It sends various instructions from the operator to the interface control unit 11 and displays the status of the printer. The interface control unit 11 sends density data to the print head control unit 13 and sends a control signal to the electrophotographic control unit 14 based on these instructions and data. In response to this, the print head control unit 13 responds to the density data by
The polygonal motor 15 is rotated to emit a semiconductor laser, and an electrostatic latent image is formed on the photoreceptor of the electrophotographic process unit 16. On the other hand, the electrophotographic control unit 14 controls the electrophotographic process unit 16 in response to the image writing, and prints an image on plain paper in the electrophotographic process.

第16図は、操作パネル12の詳細を示すものである。こ
こに、21〜24が入力キーであり、30〜40が表示素子であ
る。キー21は、プリント動作を一時停止させるためのPA
USEキーである。キー23はシフトキーであり、キー22と
同時に押すことにより、プリントを中断するCANCELキー
となる。キー24は、標準モードと写真モードを選択する
ためのキーである。また、表示素子39は写真モードで点
灯するLEDである。FIG. 16 shows details of the operation panel 12. Here, 21 to 24 are input keys, and 30 to 40 are display elements. Key 21 is used to pause printing operation.
USE key. The key 23 is a shift key, and when pressed simultaneously with the key 22, becomes a CANCEL key for interrupting printing. The key 24 is a key for selecting a standard mode and a photo mode. Further, the display element 39 is an LED that is turned on in the photograph mode.

第17図は、プリントヘッド制御部13の構成を示すブロ
ック図を示す。インターフェース部51では、インターフ
ェース制御部11を介して、ホストからの画像信号（VIDE
O）、同期信号（SYNCK）および副走査方向の画像領域を
示す画像領域信号（VD）が受信され、ラインバッファメ
モリ52に送られる。一方、水平同期信号（HSYNC）がイ
ンターフェース部51へ送られる。FIG. 17 is a block diagram showing a configuration of the print head control unit 13. In the interface unit 51, an image signal (VIDEO
O), a synchronization signal (SYNCK) and an image area signal (VD) indicating an image area in the sub-scanning direction are received and sent to the line buffer memory 52. On the other hand, a horizontal synchronization signal (HSYNC) is sent to the interface unit 51.

ラインバッファメモリ52は、イメージリーダから受け
取った画像データ（VIDEO）のクロック（約13MHz）とプ
リンタ側の打出しのクロック（約17MHz）のちがいを吸
収するための緩衝用のメモリであり、市販のフェースト
イン・フェーストアウト（FIFO）メモリを用いる。The line buffer memory 52 is a buffer memory for absorbing a difference between the clock of the image data (VIDEO) received from the image reader (about 13 MHz) and the clock of the printing on the printer side (about 17 MHz). Uses face-in / face-out (FIFO) memory.

加算部53は、階調性の改善のためにラインバッファメ
モリ52からの画像データ（VIDEO）の1.5ドット分または
2.5ドット分を加算するブロックである。The adder 53 is used to improve the gradation by 1.5 dots of the image data (VIDEO) from the line buffer memory 52 or
This block adds 2.5 dots.

補正部54は、加算部53で加算された画像データ（AVID
EO）に対して、後述の積分部59での積分に対する補正お
よびγ補正を行うブロックであり、ROMのルックアップ
テーブルにより補正を行う。The correction unit 54 outputs the image data (AVID) added by the addition unit 53.
EO) is a block for performing correction and γ correction for integration in an integration unit 59, which will be described later, and performs correction using a lookup table in a ROM.

D/A変換部55は、補正部54で補正されたデジタル画像
データ（IDATA）をアナログ電圧（DAOUT）に変換するブ
ロックである。The D / A converter 55 is a block that converts the digital image data (IDATA) corrected by the corrector 54 into an analog voltage (DAOUT).

副走査ゲイン切換部56は、階調性を高濃度まで良くす
るため、１ラインごとに副走査方向にゲインを切り換え
るためのブロックであり、D/A変換部55からのアナログ
電圧（DAOUT）をゲインを１ラインごとに切り換えてア
ナログ電圧（AMP）として出力する。The sub-scanning gain switching unit 56 is a block for switching the gain in the sub-scanning direction for each line in order to improve the gradation property to high density. The sub-scanning gain switching unit 56 converts the analog voltage (DAOUT) from the D / A conversion unit 55. The gain is switched for each line and output as an analog voltage (AMP).

サンプルホールド部57は、積分部59への入力電圧を安
定させるために、このアナログ電圧（AMP）をサンプル
ホールドしたアナログ電圧（SHO）を出力するブロック
である。The sample hold unit 57 is a block that outputs an analog voltage (SHO) obtained by sampling and holding the analog voltage (AMP) in order to stabilize the input voltage to the integration unit 59.

ゲインオフセット調節部58は、積分部59の前段におい
て、入力電圧（SHO）に対して系全体のゲインとオフセ
ットを調整して出力するブロックである。The gain offset adjustment unit 58 is a block that adjusts the gain and offset of the entire system with respect to the input voltage (SHO) and outputs the result before the integration unit 59.

積分部59は、ゲインオフセット調節部58からの入力電
圧（IN）を積分するブロックである。The integration unit 59 is a block that integrates the input voltage (IN) from the gain offset adjustment unit 58.

コンパレート部60は、積分部59の出力値（INTG）をし
きい電圧と比較してプリントヘッドの半導体レーザ62を
作動するパルス信号（CMP）を得るブロックである。The comparator unit 60 is a block that compares the output value (INTG) of the integration unit 59 with a threshold voltage to obtain a pulse signal (CMP) for operating the semiconductor laser 62 of the print head.

LDドライバ部61は、コンパレート部60からのパルス信
号CMP（LDON信号）に対応してプリントヘッド部15の半
導体レーザ62を駆動するブロックである。なお、半導体
レーザ62の出力を自動的に制御する回路も備えているが
説明を省略する。LDドライバ部61は、また、主走査方向
および副走査方向の発光の許可信号を出力する発光エリ
ア制御部と、発光エリア外でSOSセンサ（図示しない）
に光を入射させるために強制的に半導体レーザ62を発光
させる強制発光制御部を備えるが、詳細な説明を省略す
る。The LD driver section 61 is a block that drives the semiconductor laser 62 of the print head section 15 in response to the pulse signal CMP (LDON signal) from the comparator section 60. A circuit for automatically controlling the output of the semiconductor laser 62 is also provided, but the description is omitted. The LD driver unit 61 also includes a light emitting area control unit that outputs a permission signal for light emission in the main scanning direction and the sub scanning direction, and an SOS sensor (not shown) outside the light emitting area.
A forced light emission control unit for forcibly causing the semiconductor laser 62 to emit light so that light is incident on the light emitting device is provided, but detailed description thereof is omitted.

なお、SOS/HSYNC部63は、SOSセンサからの検出信号SE
NSORから同期信号▲▼および▲▼を発
生させるブロックである。Note that the SOS / HSYNC unit 63 is provided with a detection signal SE from the SOS sensor.
This block generates synchronization signals ▲ ▼ and ▲ ▼ from NSOR.

また、クロック発生部64は、発振器65で発生した信号
及び▲▼信号、▲▼信号から各ブロッ
クへの各種タイミング信号を発生させるブロックであ
る。後で説明するように、標準モードと写真モードで
は、異なったタイミングで各種タイミング信号が供給さ
れる。すなわち、キー24により設定される▲
▼信号に対応して、第21図、第22図、第31図、第32図に
示すように、標準モードと写真モードで積分等のタイミ
ングを発生する。ここに、クロック発生部64では、発振
器65のクロック信号を基にデータ読出のための▲
▼信号（第21図など）が発生され、さらに、▲
▼信号に対応して、各種タイミング信号が公知のハー
ドロジック素子による論理回路を用いて発生される。The clock generation unit 64 is a block that generates various timing signals to each block from the signal generated by the oscillator 65, the ▼ signal, and the ▼ signal. As will be described later, various timing signals are supplied at different timings in the standard mode and the photograph mode. That is, ▲ set by key 24
In accordance with the signal, timings such as integration are generated in the standard mode and the photograph mode as shown in FIGS. 21, 22, 31, and 32. Here, the clock generator 64 performs data reading based on the clock signal of the oscillator 65.
▼ A signal (such as Fig. 21) is generated, and ▲
In response to the signals, various timing signals are generated using a logic circuit using a known hard logic element.

（ｃ）高速２系統型の構成 濃度データ積分方式で半導体レーザ発光時間を発生さ
せる場合、リセットの影響を除くため、積分部59におい
て積分期間とリセット期間を交互に設けねばならない。
そこで、〈ａ−３〉節で説明したように、２系統の積分
器−コンパレータ系統を設けると高速化が図られる。す
なわち各系統で交互に積分を行えばよい。(C) Configuration of high-speed two-system type When the semiconductor laser emission time is generated by the density data integration method, the integration period and the reset period must be alternately provided in the integration section 59 in order to eliminate the influence of the reset.
Therefore, as described in section <a-3>, if two integrator-comparator systems are provided, the speed can be increased. That is, the integration may be performed alternately in each system.

第18図は、第17図の全体構成の一部を２系統にした場
合の２系統化部分を示す（両系統の各種信号は、1,2を
付して区別する。）。すなわち、副走査ゲイン切換部56
の後に、サンプルホールド部57、ゲインオフセット調整
部58、積分部59およびコンパレート部60に並列に、サン
プルホールド部71、ゲインオフセット調整部72、積分部
73およびコンパレート部74が設けられる。両系統は、積
分のタイミングが異なるが（第31図、第32図参照）、他
の点では同じ動作をする。両コンパレート部60,74の出
力信号は、ORゲート75を介して半導体レーザドライバ61
に送られる。これにより、第９図、第14図に示したよう
な高速動作が可能になる。FIG. 18 shows a two-system part in which a part of the entire configuration of FIG. 17 is divided into two systems (various signals of both systems are distinguished by adding 1 and 2). That is, the sub-scanning gain switching unit 56
Is followed by a sample hold section 71, a gain offset adjustment section 72, and an integration section in parallel with the sample hold section 57, the gain offset adjustment section 58, the integration section 59, and the comparison section 60.
73 and a comparison section 74 are provided. Although the two systems have different integration timings (see FIGS. 31 and 32), they operate the same in other respects. Output signals from both comparator sections 60 and 74 are supplied to a semiconductor laser driver 61 via an OR gate 75.
Sent to As a result, high-speed operation as shown in FIGS. 9 and 14 becomes possible.

（ｄ）複数画素の濃度データの加算 本実施例では、ラインバッファメモリ52に格納された
400DPIの濃度データは、56ns周期のクロック（▲
▼）で順次読出される。このラインバッファメモリ52
に格納されたデータは、ホストから受信したものであ
り、画像読出の単位（たとえばリニアCCDセンサの画
素）ごとの濃度のデータである。印字においては、この
受信データの単位で感光体に画像を書き込めば、解像度
が劣化しない。しかし、上記の１クロック周期（56ns）
内の発光期間での発光制御では、電子写真プロセスにお
いて安定した階調を得ることは困難である。(D) Addition of density data of a plurality of pixels In this embodiment, the density data stored in the line buffer memory 52 is stored.
The density data of 400 DPI is a clock (▲
The data is sequentially read out by ▼). This line buffer memory 52
Is data received from the host, and is data of density for each unit of image reading (for example, a pixel of a linear CCD sensor). In printing, if an image is written on the photoreceptor in units of the received data, the resolution does not deteriorate. However, the above one clock cycle (56 ns)
In the light emission control during the light emission period within, it is difficult to obtain a stable gradation in the electrophotographic process.

この問題を解決するために連続する２画素の濃度デー
タを加算し、２クロック単位で印字を行うとすると、階
調は安定するが、解像度は１クロック単位で印字する場
合の半分になってしまう。To solve this problem, if the density data of two consecutive pixels are added and printing is performed in units of two clocks, the gradation will be stable, but the resolution will be half that in the case of printing in units of one clock. .

そこで、階調性と解像度の両方をある程度確保するた
めに、１クロック周期と２クロック周期の間の適当な長
さの周期で印字を行えばよい。そこで、本実施例では、
標準モードでは1.5クロック単位で印字を行う。この場
合解像度は約10本/mmとなり、ある程度確保できる。Therefore, in order to secure both the gradation and the resolution to some extent, printing may be performed at a period of an appropriate length between one clock period and two clock periods. Therefore, in this embodiment,
In the standard mode, printing is performed in 1.5 clock units. In this case, the resolution is about 10 lines / mm, which can be secured to some extent.

標準モードでは、ラインバッファメモリ52から読出し
た濃度データから、1.5クロック単位の印字用濃度デー
タを作り出さねばならない。そこで、連続する３個の濃
度データについて、真中の濃度データを半分にし、初め
と最後の濃度データに加算する。そして、こうして３個
の濃度データから得られた２個の加算データを1.5クロ
ックの周期で出力し、その大きさに対応したドットを印
字する。この加算により、階調性はみかけ上では1.5倍
になる。この加算処理は、３クロック周期を１単位とし
て繰り返し行われる。In the standard mode, print density data must be generated in units of 1.5 clocks from the density data read from the line buffer memory 52. Therefore, for three consecutive density data, the middle density data is halved and added to the first and last density data. Then, two pieces of added data obtained from the three pieces of density data are output at a cycle of 1.5 clocks, and dots corresponding to the size are printed. By this addition, the gradation becomes apparently 1.5 times. This addition process is repeatedly performed with three clock cycles as one unit.

また、中間調表現に適したモード（写真モードとい
う）を設け、電子写真プロセスにおいて安定な階調性を
表現できるようにする。この場合、複数個の濃度データ
を加算し、その複数倍のクロック周期（たとえば３クロ
ック周期）で印字することが考えられる。しかし、３ド
ット周期で中間調画像を表現すると、３ドット周期の縦
のラインが目に入ってくる。このラインを避けるには、
たとえば副走査方向に１ドットずつずらして45°のスク
リーン角をつけねばならない。In addition, a mode (photo mode) suitable for halftone expression is provided so that stable gradation can be expressed in an electrophotographic process. In this case, it is conceivable to add a plurality of density data and print at a clock cycle that is a multiple of that (for example, three clock cycles). However, when a halftone image is expressed in a three-dot cycle, a vertical line in a three-dot cycle comes into the eyes. To avoid this line,
For example, a screen angle of 45 ° must be provided shifted by one dot in the sub-scanning direction.

この問題を解決するため、整数倍でない周期、たとえ
ば2.5クロック周期（解像度は6.4本/mm）とすると、縦
のラインは目に入ってこなくなる。そこで、写真モード
では５濃度データの単位でデータ処理を行う。即ち、連
続する５個の濃度データの中で３番目の濃度データを半
分にし、そのデータの前後の各２濃度データの和に加算
する。そして、こうして５個の濃度データから得られた
２個の加算データを2.5クロックの周期で出力し、その
大きさに対応したドットを印字する。In order to solve this problem, if the period is not an integral multiple, for example, 2.5 clock periods (resolution is 6.4 lines / mm), the vertical line will not enter the eyes. Therefore, in the photograph mode, data processing is performed in units of five density data. That is, the third density data among the five consecutive density data is halved and added to the sum of each of the two density data before and after the data. Then, two pieces of added data obtained from the five pieces of density data are output at a cycle of 2.5 clocks, and dots corresponding to the size are printed.

２つの加算モードすなわち標準モードと写真モードの
選択、すなわち、加算するデータ数の選択は、オペレー
タが走査パネル12においてキー24を押下して行うことが
できる。この選択に対応して▲▼信号が発生
され、これに対応してクロック発生部64は、加算データ
数選択のためのADDLA信号を加算部53に送る。The selection of the two addition modes, that is, the standard mode and the photograph mode, that is, the selection of the number of data to be added, can be performed by the operator pressing the key 24 on the scanning panel 12. In response to this selection, a signal is generated, and in response to this, the clock generator 64 sends an ADDLA signal for selecting the number of data to be added to the adder 53.

次に、複数画素の濃度データの加算について具体的に
説明する。Next, the addition of the density data of a plurality of pixels will be specifically described.

第19図は、ラインバッファメモリ52の接続を示す。ラ
インバッファメモリ52は、FIFOメモリ101と２つのラッ
チ102,103からなり、ホストからのデータ転送のクロッ
クとプリンタ側の印字のクロックとの違いを緩衝させる
ために用いる。インターフェース51からの８ビットの画
像データ（VIDEO）は、ラッチ102でラッチされた後、FI
FOメモリ101にホストかの信号▲▼のタイミ
ングで書き込まれる。また、FIFOメモリ101からクロッ
ク▲▼のタイミングで読み出したデータ（VIDE
O）も、ラッチ103で一度ラッチした後、出力される。読
出のクロック▲▼はクロック発生部64から供給
される。FIG. 19 shows the connection of the line buffer memory 52. The line buffer memory 52 includes a FIFO memory 101 and two latches 102 and 103, and is used to buffer a difference between a clock for data transfer from the host and a clock for printing on the printer side. After the 8-bit image data (VIDEO) from the interface 51 is latched by the latch 102, the FI
It is written to the FO memory 101 at the timing of the signal ▲ ▼ from the host. Also, data (VIDEO) read from the FIFO memory 101 at the timing of clock ▲ ▼
O) is also output after being latched once by the latch 103. The read clock ▲ is supplied from the clock generator 64.

第20図は、加算部53のブロック図である。加算部53
は、ラインバッファメモリ52から送られてくる画像デー
タ（濃度データ）を２つの加算モードで加算する。標準
モードでは、1.5個のデータが加算され、写真モードで
は2.5個のデータが加算される。モードは▲
▼信号により設定され、標準モードでは▲▼
＝“H"であり、写真モードでは▲▼＝“L"で
ある。FIG. 20 is a block diagram of the adding unit 53. Adder 53
Adds the image data (density data) sent from the line buffer memory 52 in two addition modes. In the standard mode, 1.5 data are added, and in the photo mode, 2.5 data are added. The mode is ▲
Set by signal ▼, ▲ ▼ in standard mode
= “H”, and in the photo mode, ▲ ▼ = “L”.

ラインバッファメモリ52からの８ビットの濃度データ
VIDEOは、ラッチメモリ111,112,113においてそれぞれ信
号DATALA1,DATALA2,DATALA3のタイミングでラッチされ
る。ラッチメモリ112の出力データVIDEO2（８ビット）
とラッチメモリ113の出力データVIDEO3（７ビット）と
は、加算器114で加算される。このとき、ラッチメモリ1
13の入力データVIDEOの最下位ビットは加算器114に入力
されず、下位側へ１ビット分ずらして入力されるので、
ラッチメモリ113にラッチされた値の1/2のデータが加算
されることになる。加算器114の加算データVIDEOA1（９
ビット）は、さらに加算器115においてラッチメモリ111
の出力データVIDEO1（８ビット）と加算され、加算後の
値VIDEOA2（10ビット）は、ラッチメモリ116で信号ADDL
Aのタイミングでラッチされる。8-bit density data from line buffer memory 52
VIDEO is latched in the latch memories 111, 112, and 113 at the timing of the signals DATALA1, DATALA2, and DATALA3, respectively. Output data VIDEO2 of latch memory 112 (8 bits)
The output data VIDEO3 (7 bits) of the latch memory 113 is added by the adder 114. At this time, latch memory 1
The least significant bit of the 13 input data VIDEO is not input to the adder 114, but is input by shifting one bit to the lower side.
The data that is 1/2 of the value latched in the latch memory 113 is added. Addition data VIDEOA1 (9
Bit) is further added to the latch memory 111 in the adder 115.
And the added value VIDEOA2 (10 bits) is added to the signal ADDL by the latch memory 116.
It is latched at the timing of A.

第21図は、写真モードでの加算のタイミングチャート
を示す。信号▲▼は、主走査方向の走査におい
て、主走査方向のイメージエリア内であることを示す信
号であり、▲▼信号がSOSセンサにより出力され
た後、一定時間後に立下がり、その後のイメージエリア
に相当する時間が経過すると立上がる。イメージエリア
内で信号HIAが“L"になると、ラインバッファメモリ52
からのデータ読出用クロック▲▼がラインバッ
ファメモリ52に供給され、その立上りエッジにて濃度デ
ータVIDEOが出力される。図に示すようにクロック▲
▼の２番目の立上りエッジ以降の立上りエッジ
で、濃度データが０番地から順に出力される。図では
によりｎ番地のデータを示す。この出力データVIDEOを
ラッチするための各タイミング信号は、図に示すように
５個のクロック▲▼を１周期として異なったタ
イミングで発生される。ラッチメモリ111のためのタイ
ミング信号DATALA1は、5m,5m＋４（ｍは０または正の整
数）番目の濃度データをラッチできるように出力され、
ラッチメモリ112のためのタイミング信号DATALA2は、5m
＋1,5m＋３番目の濃度データをラッチできるように出力
され、ラッチメモリ113のためのタイミング信号DATALA3
は、5m＋２番目の濃度をラッチできるように出力され
る。さらに2.5データ分の加算値をラッチするラッチメ
モリ116のためのタイミング信号ADDLAは、2.5クロック
ごとに出力される。FIG. 21 shows a timing chart of addition in the photograph mode. The signal ▲ ▼ is a signal indicating that the image is within the image area in the main scanning direction in the scanning in the main scanning direction. Rises after the time corresponding to. When the signal HIA becomes “L” in the image area, the line buffer memory 52
Is supplied to the line buffer memory 52, and the density data VIDEO is output at the rising edge thereof. Clock ▲ as shown
At the rising edge after the second rising edge of ▼, the density data is output in order from address 0. In the figure, data at address n is shown. Each timing signal for latching the output data VIDEO is generated at different timings using five clocks ▲ as one cycle as shown in the figure. The timing signal DATALA1 for the latch memory 111 is output so that 5m, 5m + 4 (m is 0 or a positive integer) number density data can be latched,
The timing signal DATALA2 for the latch memory 112 is 5 m
+1, 5m + 3rd density data is output so as to be latched, and the timing signal DATALA3 for the latch memory 113 is output.
Is output so that 5m + 2nd density can be latched. Further, the timing signal ADDLA for the latch memory 116 that latches the added value for 2.5 data is output every 2.5 clocks.

最初の周期について説明すると、０番地のデータはタ
イミング信号DATALA1によりラッチメモリ111にラッチさ
れ、次に１番地のデータがタイミング信号DATALA2によ
りラッチメモリ112にラッチされ、次に、２番地のデー
タがラッチメモリ113にラッチされる。これにより、０
番地のデータ、１番地のデータおよび（２番地のデー
タ）/2のデータの加算値が加算器115から出力される。
そこで、この2.5データの加算値（VIDEOA2）がタイミン
グ信号ADDLAによりラッチメモリ116にラッチされ、信号
VIDEOAとして出力される。次に、３番地のデータがタイ
ミング信号DATALA2によりラッチメモリ112によりラッチ
され、次に、４番地のデータがタイミング信号DATALA1
によりラッチメモリ111にラッチされる。これにより、
（２番地のデータ）/2のデータ、３番地のデータおよび
４番地のデータの加算値が加算器115から出力される。
そこで、この2.5データ分の加算値がタイミング信号ADD
LAによりラッチメモリ116にラッチされ、信号VIDEOAと
して出力される。Describing the first cycle, the data at address 0 is latched in the latch memory 111 by the timing signal DATALA1, then the data at address 1 is latched in the latch memory 112 by the timing signal DATALA2, and then the data at address 2 is latched. It is latched in the memory 113. This gives 0
The adder 115 outputs the sum of the address data, the address data, and the (address 2 data) / 2 data.
Therefore, the added value (VIDEOA2) of the 2.5 data is latched in the latch memory 116 by the timing signal ADDLA,
Output as VIDEOA. Next, the data at address 3 is latched by the latch memory 112 by the timing signal DATALA2, and the data at address 4 is then latched by the timing signal DATALA1.
Is latched by the latch memory 111. This allows
(Data at address 2) / 2 data, the data at address 3, and the added value of the data at address 4 are output from adder 115.
Therefore, the added value for 2.5 data is the timing signal ADD
The signal is latched by the latch memory 116 by the LA and output as the signal VIDEOA.

以下、５個のクロック▲▼ごとに同様の加算
が行われる。Hereinafter, similar addition is performed for every five clocks ▲ ▼.

第22図は、標準モードの加算のタイミングチャートを
示す。標準モードでは、1.5データの加算を行うので、
ラッチメモリ111は使わずに、他の２個のラッチメモリ1
12,113のみを用いる。このため、ラッチメモリ111のた
めのタイミング信号DATALA1は常に“L"レベルに保つ。
一方、ラッチメモリ112のためのタイミング信号DATALA2
は、3m,3m＋２（ｍは０または正の整数）番目のデータ
をラッチできるように出力され、ラッチメモリ113のた
めのタイミング信号DATALA3は、3m＋１番目のデータを
ラッチできるように出力され、さらに、1.5データ分の
加算値をラッチするラッチメモリ116のためのタイミン
グ信号ADDLAは、1.5クロックごとに出力される。FIG. 22 shows a timing chart of addition in the standard mode. In the standard mode, 1.5 data is added.
Without using the latch memory 111, the other two latch memories 1
Only 12,113 is used. Therefore, the timing signal DATALA1 for the latch memory 111 is always kept at “L” level.
On the other hand, the timing signal DATALA2 for the latch memory 112
Is output so as to latch the 3m, 3m + 2 (m is 0 or a positive integer) -th data, and the timing signal DATALA3 for the latch memory 113 is output so as to latch the 3m + 1-th data. The timing signal ADDLA for the latch memory 116 that latches the added value for 1.5 data is output every 1.5 clocks.

最初の１周期について説明すると、０番地のデータは
タイミング信号DATALA2によりラッチメモリ112にラッチ
され、次に１番地のデータがタイミング信号DATALA3に
よりラッチメモリ113にラッチされる。これにより、０
番地のデータと（１番地のデータ）/2のデータの加算値
が加算器115から出力される。そこで、この1.5データの
加算値がタイミング信号DATALAによりラッチメモリ116
にラッチされ、信号VIDEOAとして出力される。次に、２
番地のデータがタイミング信号DATALA2のタイミングで
ラッチメモリ112にラッチされる。これにより、（１番
地のデータ）/2のデータと２番地のデータの加算値が加
算器114,115から出力される。そこで、この1.5データ分
の加算値がタイミング信号ADDLAによりラッチメモリ116
にラッチされ、信号VIDEOAとして出力される。Describing the first one cycle, the data at address 0 is latched in the latch memory 112 by the timing signal DATALA2, and then the data at address 1 is latched in the latch memory 113 by the timing signal DATALA3. This gives 0
The adder of the address data and the (1st address data) / 2 data is output from the adder 115. Therefore, the added value of the 1.5 data is supplied to the latch memory 116 by the timing signal DATALA.
And output as a signal VIDEOA. Next, 2
The data at the address is latched in the latch memory 112 at the timing of the timing signal DATALA2. As a result, the added value of the data of (address 1) / 2 and the data of address 2 is output from the adders 114 and 115. Therefore, the added value of 1.5 data is supplied to the latch memory 116 by the timing signal ADDLA.
And output as a signal VIDEOA.

以下、３個のクロック▲▼ごとに同様の加算
が行われる。Hereinafter, the same addition is performed every three clocks ▲ ▼.

（ｅ）濃度データの補正 加算部53で加算された濃度データは、〈ａ−２〉節で
説明したように、次に補正部54でγ補正などを考慮して
補正される（第７図，第13図参照）。(E) Correction of Density Data The density data added by the addition unit 53 is corrected by the correction unit 54 in consideration of γ correction and the like as described in section <a-2> (see FIG. 7). , FIG. 13).

濃度データの補正は、標準モード、写真モードにおい
てそれぞれ適当な補正を行う他、AIDCモード（画像濃度
が一定になるようにトナー量を制御するモード）におい
ても補正を行う。なお、以下ではAIDCモードについての
説明は行わない。The density data is corrected in the standard mode and the photograph mode, and is also corrected in the AIDC mode (a mode in which the amount of toner is controlled so that the image density is constant). Note that the AIDC mode will not be described below.

第23図は、補正部54のブロック図である。加算部53か
ら出力される濃度データVIDEOA（10ビット）に対応して
ROM131,132がアクセスされる。２つのROM131,132は、そ
れぞれ、補正データの下位８ビットと上位２ビットを格
納する。そこで、第24図に示すように、濃度データVIDE
OAを両ROM131,132のアドレス端子A₀〜A₉に入力するとと
もに、モードを選択するために、アドレス端子A₁₀には
▲▼信号を入力し、アドレス端子A₁₁にAIDC
モードを選択するためのAIDC信号を入力する。すなわ
ち、ROM131,132において、第25図のアドレスマップに示
すように、000〜3FFH番地には写真モードの補正データ
が格納され、400H〜7FFH番地には標準モードの補正デー
タが格納され、800H〜FFFH番地にはAIDCモードの補正デ
ータが格納される。ROM131,132の出力データIDATAは、
タイミング信号ROMLAでそれぞれＤ−FF133,134において
ラッチされ、D/A変換器55に出力される。ここで、ラッ
チのタイミング信号ROMLAは、ROM131,132からデータIDA
TAが出力されるごとに出力される。出力のタイミングは
第21図と第22図に示されている。FIG. 23 is a block diagram of the correction unit 54. According to the density data VIDEOA (10 bits) output from the adder 53
The ROMs 131 and 132 are accessed. The two ROMs 131 and 132 store the lower 8 bits and the upper 2 bits of the correction data, respectively. Therefore, as shown in FIG. 24, the density data VIDE
Inputs the OA to the address terminal A ₀ to A ₉ in both ROM131,132, to select the mode, the address terminal A ₁₀ enter the ▲ ▼ signals, to the address terminal A ₁₁ AIDC
Input AIDC signal for selecting mode. That is, in the ROMs 131 and 132, as shown in the address map of FIG. 25, the correction data of the photo mode is stored at addresses 000 to 3FFH, the correction data of the standard mode is stored at addresses 400H to 7FFH, and 800H to The correction data in the AIDC mode is stored at the address FFFH. The output data IDATA of the ROMs 131 and 132 is
The signals are latched by the D-FFs 133 and 134 with the timing signal ROMLA, respectively, and output to the D / A converter 55. Here, the latch timing signal ROMLA is transmitted from the ROM 131 and 132 to the data IDA.
Output every time TA is output. The output timing is shown in FIGS. 21 and 22.

（ｆ）副走査方向のゲインの切換え 本実施例では、高階調度まで忠実な階調を得るため
に、副走査方向の１ラインごとにゲインを切り換える。(F) Switching of gain in sub-scanning direction In this embodiment, the gain is switched for each line in the sub-scanning direction in order to obtain a faithful gradation up to a high gradation.

第26図は、低濃度、中濃度および高濃度の３点を３ラ
インにわたって印字した例を図式的に示す。中央のライ
ンのゲインは、上と下のラインに比べて小さくし、高濃
度においても上、下のラインの点と重ならないようにし
ている。このため、第27図の曲線Ｌに示すように、高階
調度まで忠実な階調が得られる。一方、従来のように各
ラインとも同じゲインにすると、高濃度でライン間で重
なりが生じ、高濃度では階調度の変化が少なくなり、階
調が忠実に表現されない（たとえば第27図のＭ参照）。FIG. 26 schematically shows an example in which three points of low density, medium density and high density are printed over three lines. The gain of the center line is made smaller than that of the upper and lower lines, so that it does not overlap the points of the upper and lower lines even at high density. Therefore, as shown by the curve L in FIG. 27, a faithful gradation can be obtained up to a high gradation. On the other hand, if the same gain is applied to each line as in the prior art, overlapping occurs between lines at a high density, and at high densities, the change in the gradation is reduced, and the gradation is not faithfully represented (for example, see M in FIG. 27). ).

第28図は、副走査ゲイン切換部56の回路図を示す。D/
A変換器55からの出力電圧DOUTは、D/A変換器55の出力電
流を極小化しD/A変換のダイナミックレンジを大きくと
るためのボルテージフォロワ151から信号V₁として出力
される。この信号V₁は、次段のサンプルホールド部57の
処理電圧との相違に対応させるため、OPアンプ152,153
を用いた差動増幅器によりそれぞれ異なったゲイン（た
とえば100％と80％で）増幅されてアナログスイッチ154
に出力される。このスイッチ154は、１ラインごとにHIA
EXC信号により切り換えられ、各差動増幅器の出力電圧
が信号AMPとして交互に出力される。この差動増幅器の
出力は、第28図の回路定数を用いると、OPアンプ152に
ついては、 であり、ゲインは抵抗値により調整できる。なお、ライ
ン切換用の信号HIAEXCは、たとえば単安定マルチバイブ
レータの出力をADDLA信号で切り換えて発生できる（第2
1図、第22図参照）。FIG. 28 is a circuit diagram of the sub-scanning gain switching unit 56. D /
Output voltage DOUT from A converter 55 is outputted from the voltage follower 151 for a large dynamic range of to minimize the output current of the D / A converter 55 D / A converter as a signal V _1. Since this signal V ₁ was, to correspond to the difference between the treatment voltage of the next stage of the sample-and-hold unit 57, OP amp 152, 153
Are amplified with different gains (for example, at 100% and 80%) by the differential amplifier using the analog switch 154.
Is output to This switch 154 sets the HIA
Switching is performed by the EXC signal, and the output voltage of each differential amplifier is alternately output as the signal AMP. Using the circuit constants of FIG. 28, the output of this differential amplifier is: And the gain can be adjusted by the resistance value. The line switching signal HIAEXC can be generated, for example, by switching the output of a monostable multivibrator with the ADDLA signal (second
(See Fig. 1 and Fig. 22).

（ｇ）積分部とコンパレータ部 第29図は、積分部59の回路図を示す。ゲインオフセッ
ト調整部58でオフセットか調整された電圧INは、OPアン
プ171を用いて積分される。この積分回路において、入
力電圧INは抵抗R1を介して−入力端子に入力され、ま
た、−入力端子は抵抗R2を介して接地される。コンデン
サＣが−入力端子と出力端子の間に接続され、コンデン
サＣには並列してFETスイッチと抵抗R3が接続される。
一方、＋入力端子には定電圧STが入力される。このFET
スイッチは、リセット時（INTGT信号Ｈレベル）は導通
状態になり、コンデンサＣの電荷を放電する。積分時
は、INTGT信号をＬレベルとしてFETスイッチを不導通状
態として積分を行う。このとき、図の回路定数を用いる
と、出力電圧INTGは次の通りである。(G) Integrator and Comparator FIG. 29 shows a circuit diagram of the integrator 59. The voltage IN whose offset has been adjusted by the gain offset adjusting unit 58 is integrated using the OP amplifier 171. In this integration circuit, the input voltage IN is input to a negative input terminal via a resistor R1, and the negative input terminal is grounded via a resistor R2. A capacitor C is connected between the-input terminal and the output terminal, and an FET switch and a resistor R3 are connected to the capacitor C in parallel.
On the other hand, the constant voltage ST is input to the + input terminal. This FET
The switch becomes conductive at the time of reset (INTGT signal H level), and discharges the capacitor C. At the time of integration, the INTGT signal is set to the L level and the FET switch is turned off to perform integration. At this time, using the circuit constants in the figure, the output voltage INTG is as follows.

第30図は、積分入力電圧INが基準電圧STと等しい場
合、すなわち最大濃度の場合の積分波形Ｐと、積分入力
電圧INが基準電圧STより大きい場合、すなわち濃度が最
大値より小さい場合の積分波形Ｑを示す。なお、THは、
後段のコンパレータ60のしきい値である。積分波形がし
きい値THより低いときにレーザ駆動用パルスLDONが出力
される。ここに、最大濃度の場合は、積分波形は、積分
期間の終わりにしきい値THに達する。濃度が最大濃度以
下であれば、積分期間の終わりまでに積分波形Ｑはしき
い値THを越える。 FIG. 30 shows an integrated waveform P when the integrated input voltage IN is equal to the reference voltage ST, that is, when the integrated input voltage IN is larger than the reference voltage ST, that is, when the integrated input voltage IN is larger than the reference voltage ST. The waveform Q is shown. Note that TH is
This is the threshold value of the comparator 60 at the subsequent stage. When the integrated waveform is lower than the threshold value TH, a laser drive pulse LDON is output. Here, in the case of the maximum density, the integrated waveform reaches the threshold value TH at the end of the integration period. If the density is equal to or less than the maximum density, the integrated waveform Q exceeds the threshold TH by the end of the integration period.

なお、高濃度での階調性を重視する場合は、積分波形
Ｐは最小入力電圧に対応する濃度０の場合に該当する
（第13図参照）。When importance is placed on gradation at high density, the integrated waveform P corresponds to the case where the density is 0 corresponding to the minimum input voltage (see FIG. 13).

高速２系統型（第18図参照）の場合、積分部59,73と
して第29図の積分器を用い、コンパレート部60,74とし
て第29図のコンパレータを用いればよい。ここで両系統
で交互に積分を行うように制御用信号が発生される。In the case of the high-speed two-system type (see FIG. 18), the integrators shown in FIG. 29 may be used as the integrators 59 and 73, and the comparators shown in FIG. Here, a control signal is generated so that integration is performed alternately in both systems.

第31図と第32図は、それぞれ、写真モードと標準モー
ドでのタイミングチャートを示す。積分部59,73は、そ
れぞれ、積分期間を示す信号INTGT1,INTGT2により、交
互に積分とリセットが行われる。FIG. 31 and FIG. 32 show timing charts in the photograph mode and the standard mode, respectively. Integrators 59 and 73 perform integration and reset alternately by signals INTGT1 and INTGT2 indicating an integration period, respectively.

第33図は、コンパレート部60の回路図を示す。積分部
59の出力信号INTGは、抵抗を介してコンパレータ181の
−入力端子に入力される。また、この−入力端子には、
エミッタ接地されたトランジスタ183のコレクタ端子が
接地され、そのベース端子には積分部59のリセット期間
を除いてクロック発生部64より出力されるINTGT信号に
基づく▲▼信号が入力される。一方、コンパ
レータ181の＋入力端子にはしきい電圧THが入力され
る。なお、このしきい電圧THは、▲▼信号
（1:標準モード、0:写真モード）によりスイッチ182を
作動させて、加算モードに対応した値に切り換えられ
る。コンパレータ181は、両入力電圧を比較して、パル
ス幅作成用の比較信号CMPを出力する。積分部59のリセ
ット期間には、INTGT信号がトランジスタ183のゲートに
供給されて、トランジスタ183は導通状態になり、強制
的な高速リセットが可能になり、＋入力端子の電圧を0V
におとす。従って、比較信号CMPが濃度データに忠実に
出力される。FIG. 33 shows a circuit diagram of the comparator section 60. Integrator
The output signal INTG of 59 is input to the-input terminal of the comparator 181 via a resistor. Also, this-input terminal
The collector terminal of the transistor 183 whose emitter is grounded is grounded, and its base terminal receives the signal ▲ based on the INTGT signal output from the clock generator 64 except for the reset period of the integrator 59. On the other hand, the threshold voltage TH is input to the + input terminal of the comparator 181. The threshold voltage TH is switched to a value corresponding to the addition mode by operating the switch 182 in response to a signal ▲ ▼ (1: standard mode, 0: photograph mode). The comparator 181 compares the two input voltages and outputs a comparison signal CMP for generating a pulse width. During the reset period of the integrator 59, the INTGT signal is supplied to the gate of the transistor 183, the transistor 183 is turned on, forced high-speed reset is enabled, and the voltage of the + input terminal is reduced to 0V.
To Therefore, the comparison signal CMP is output faithfully to the density data.

積分部59のリセットの影響を無くするためには、第33
図に示したようにリセット期間におけるコンパレータの
入力を０とするようにすると信号処理が容易であるが、
第34図に示すように、コンパレータ181からの出力CMPと
INTGT信号とをANDゲート185に入力して、ANDゲート185
の出力信号を用いてリセット期間中はキャンセルするよ
うにしてもよい。In order to eliminate the influence of the reset of the integrator 59,
If the input of the comparator during the reset period is set to 0 as shown in the figure, signal processing is easy,
As shown in FIG. 34, the output CMP from the comparator 181 is
The INTGT signal is input to the AND gate 185, and the AND gate 185
May be canceled during the reset period by using the output signal of.

ところで、低濃度で積分部への入力電圧INを大きくす
る方式によると、第２図の（Ａ）に示されるとおり積分
電圧がしきい値THを越えるまでLDON信号が出力されるの
で、濃度データがいかに小さくとも（すなわち積分部へ
の入力電圧がいかに大きくとも）LDON信号は必ず出力さ
れることになり、例えば画像の地肌部においても半導体
レーザがわずかにONしてしまい、画像の汚れとなって現
れる可能性もある。そこで、第８図に示した２系統型の
回路において、コンパレート部60,74の構成を第35図に
示す構成とし、それらの出力信号CMP1及びCMP2をORゲー
トではなくANDゲートを介してLDドライバに入力するよ
うにすることによって、上記の最低濃度時における問題
を解決することができる。According to the method of increasing the input voltage IN to the integrator at low density, the LDON signal is output until the integrated voltage exceeds the threshold value TH as shown in FIG. No matter how small (ie, no matter how high the input voltage to the integration unit), the LDON signal will always be output. For example, the semiconductor laser will turn on slightly even in the background of the image, resulting in image contamination. May appear. Therefore, in the two-system type circuit shown in FIG. 8, the configuration of the comparators 60 and 74 is changed to the configuration shown in FIG. 35, and the output signals CMP1 and CMP2 are output through the AND gate instead of the OR gate. The problem at the time of the minimum density can be solved by inputting the data to the driver.

第35図に示す回路は、積分部からの出力信号INTG信号
をトランジスタを介さずに直接コンパレータ181の−端
子に接続し、しきい電圧THがコンパレータ181の＋端子
に入力される。すなわちこの構成によると、積分部のリ
セット期間においても積分電圧INTG信号がしきい電圧TH
を下まわる期間に対応し、CMP信号が上記のANDゲートに
入力される。In the circuit shown in FIG. 35, the output signal INTG signal from the integration section is directly connected to the minus terminal of the comparator 181 without passing through a transistor, and the threshold voltage TH is inputted to the plus terminal of the comparator 181. That is, according to this configuration, even during the reset period of the integration section, the integration voltage INTG signal becomes the threshold voltage TH.
The CMP signal is input to the above-mentioned AND gate in a period corresponding to a period of less than.

従って積分電圧とANDゲートから出力されるLDON信号
との関係は第36図に示すとおり、一方の積分器のリセッ
ト時に積分波形がしきい値THまで下がったときにLDON信
号が立上がり、もう一方の積分波形がしきい値TH以上に
なった時にLDON信号が立下がる。この場合、最低濃度時
においても、積分期間の最初から積分波形がしきい値TH
を上まわるまで多少の時間があるが、もう一方の積分器
のリセット波形がしきい値THより下がるまではLDON信号
はＨレベルにならない。Therefore, as shown in FIG. 36, the relationship between the integration voltage and the LDON signal output from the AND gate is that when the integration waveform falls to the threshold value TH when one of the integrators is reset, the LDON signal rises and the other The LDON signal falls when the integral waveform exceeds the threshold TH. In this case, even at the lowest concentration, the integrated waveform changes from the beginning of the integration period to the threshold TH.
, But the LDON signal does not go high until the reset waveform of the other integrator falls below the threshold value TH.

このリセット波形がしきい値THより下がるまでの時間
は濃度データが小さくなるほど長くなるので、前述した
画像の地肌部の汚れ等の問題は解消される。The time required for the reset waveform to fall below the threshold value TH becomes longer as the density data becomes smaller, so that the above-described problem such as contamination of the background portion of the image is solved.

なお、鋸波型のしきい電圧と濃度データとを比較する
ことによって印字信号のパルス幅を制御する方式の装置
においても、リセット期間を設けてその間は印字信号を
出力しないよう構成することにより、しきい電圧のリセ
ット時におけるリセット波形の影響をうけない、濃度デ
ータに忠実なパルスを出力することができる。Incidentally, even in an apparatus of a system that controls the pulse width of the print signal by comparing the sawtooth-type threshold voltage and the density data, by providing a reset period and not outputting the print signal during the reset period, A pulse faithful to the density data can be output without being affected by the reset waveform at the time of resetting the threshold voltage.

（発明の効果） 積分手段のリセット時には、画像記録信号が生成され
ないので、濃度データに忠実なパルス信号を発生させる
ことができる。(Effect of the Invention) Since the image recording signal is not generated when the integration means is reset, a pulse signal faithful to the density data can be generated.

【図面の簡単な説明】[Brief description of the drawings]

第１図は、濃度データ積分方式のパルス幅変調の基本的
構成の図式的ブロック図である。 第２図（Ａ），（Ｂ）はそれぞれ、積分波形の図であ
る。 第３図は、印字画像の階調の濃度データに対応する変化
を示す図である。 第４図は、濃度データに対する補正データの図である。 第５図は、γ特性の図である。 第６図は、γ特性に対する補正データの図である。 第７図は、実際の補正データを図式的に示す図である。 第８図は、積分器における積分波形の図である。 第９図は、高速２系統処理での積分波形の図である。 第10図（Ａ），（Ｂ）は、それぞれ、基本期間より長い
積分期間によるパルス発生を示す図である。 第11図（Ａ），（Ｂ）は、それぞれ、第10図（Ａ），
（Ｂ）に対応する場合に、加算値を入力した場合のパル
ス発生を示す図である。 第12図（Ａ），（Ｂ）は、それぞれ、コンパレータにお
けるノイズの影響を示す図である。 第13図は、変形例における補正データの図である。 第14図は、変形例における高速２系統処理での積分波形
の図である。 第15図は、レーザプリンタの全体構成のブロック図であ
る。 第16図は、操作パネルの図である。 第17図は、プリントヘッド制御部のブロック図である。 第18図は、高速２系統型のプリントヘッド制御部の２系
統部分のブロック図である。 第19図は、ラインバッファメモリのブロック図である。 第20図は、加算部のブロック図である。 第21図は、写真モードでのタイミングチャートである。 第22図は、標準モードでのタイミングチャートである。 第23図は、補正部のブロック図である。 第24図は、補正部のROMのアドレスの図である。 第25図は、補正部のROMのアドレスマップである。 第26図は、３ラインの印字例の図である。 第27図は、階調の濃度データ依存性のグラフである。 第28図は、副走査ゲイン切換部の回路図である。 第29図は、積分部の回路図である。 第30図は、積分部での積分波形の一例の図である。 第31図は、写真モードでの積分のタイミングチャートで
ある。 第32図は、標準モードでの積分のタイミングチャートで
ある。 第33図，第34図および第35図は、いずれもコンパレート
部の回路図である。 第36図は、高速２系統処理での積分波形の図である。 １…補正部、３…積分器、４…コンパレータ、12…操作
パネル、13…プリントヘッド制御部、24…加算モード選
択キー、53…加算部、56…副走査ゲイン切換部、59…積
分部、60…コンパレート部、62…半導体レーザ、73…積
分部、74…コンパレート部。FIG. 1 is a schematic block diagram of a basic configuration of pulse width modulation based on a density data integration method. FIGS. 2A and 2B are diagrams of integrated waveforms. FIG. 3 is a diagram showing a change corresponding to the density data of the gradation of the print image. FIG. 4 is a diagram of correction data for the density data. FIG. 5 is a diagram of the γ characteristic. FIG. 6 is a diagram of correction data for the γ characteristic. FIG. 7 is a diagram schematically showing actual correction data. FIG. 8 is a diagram of an integrated waveform in the integrator. FIG. 9 is a diagram of an integrated waveform in the high-speed two-system processing. FIGS. 10 (A) and (B) are diagrams showing pulse generation in an integration period longer than the basic period. FIGS. 11 (A) and (B) correspond to FIGS. 10 (A) and
FIG. 9 is a diagram illustrating pulse generation when an added value is input in the case corresponding to (B). FIGS. 12A and 12B are diagrams showing the influence of noise in the comparator. FIG. 13 is a diagram of correction data in a modified example. FIG. 14 is a diagram of an integrated waveform in high-speed two-system processing in a modification. FIG. 15 is a block diagram of the overall configuration of the laser printer. FIG. 16 is a diagram of an operation panel. FIG. 17 is a block diagram of a print head control unit. FIG. 18 is a block diagram of a two-system portion of a high-speed two-system printhead controller. FIG. 19 is a block diagram of a line buffer memory. FIG. 20 is a block diagram of an adding unit. FIG. 21 is a timing chart in the photograph mode. FIG. 22 is a timing chart in the standard mode. FIG. 23 is a block diagram of a correction unit. FIG. 24 is a diagram of the addresses of the ROM of the correction unit. FIG. 25 is an address map of the ROM of the correction unit. FIG. 26 is a diagram of a print example of three lines. FIG. 27 is a graph showing the dependence of gradation on density data. FIG. 28 is a circuit diagram of a sub-scanning gain switching unit. FIG. 29 is a circuit diagram of the integration section. FIG. 30 is a diagram of an example of an integrated waveform in the integration section. FIG. 31 is a timing chart of integration in the photograph mode. FIG. 32 is a timing chart of integration in the standard mode. 33, 34 and 35 are circuit diagrams of the comparator. FIG. 36 is a diagram of an integrated waveform in high-speed two-system processing. DESCRIPTION OF SYMBOLS 1 ... Correction part, 3 ... Integrator, 4 ... Comparator, 12 ... Operation panel, 13 ... Print head control part, 24 ... Addition mode selection key, 53 ... Addition part, 56 ... Sub-scanning gain switching part, 59 ... Integration part , 60 ... Comparator, 62 ... Semiconductor laser, 73 ... Integrator, 74 ... Comparator.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】パルス幅を有する画像記録信号に基づいて
画像形成を行う画像形成装置において、 作像すべき画像の濃度データもしくは、該濃度データに
対し所定の補正を行った補正濃度データのいずれか一方
を所定の積分期間内だけ積分する積分手段と、 前記積分手段からの出力値と所定のしきい値とを比較
し、その比較結果に応じてパルス幅を有する画像記録信
号を生成する画像記録信号生成手段と、 上記積分手段の積分期間外で前記画像記録信号生成手段
からの画像記録信号の発生を禁止させる禁止手段とを備
え、 上記積分期間と該禁止手段による禁止期間とを交互に動
作させることを特徴とする画像形成装置。An image forming apparatus for forming an image based on an image recording signal having a pulse width, wherein either density data of an image to be formed or corrected density data obtained by performing a predetermined correction on the density data. An integration means for integrating one of them only for a predetermined integration period, an image for comparing an output value from the integration means with a predetermined threshold value and generating an image recording signal having a pulse width according to the comparison result Recording signal generation means, and prohibition means for prohibiting generation of an image recording signal from the image recording signal generation means outside the integration period of the integration means, wherein the integration period and the prohibition period by the prohibition means are alternately performed. An image forming apparatus that is operated.