JPS5828751B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS5828751B2 JPS5828751B2 JP54170782A JP17078279A JPS5828751B2 JP S5828751 B2 JPS5828751 B2 JP S5828751B2 JP 54170782 A JP54170782 A JP 54170782A JP 17078279 A JP17078279 A JP 17078279A JP S5828751 B2 JPS5828751 B2 JP S5828751B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- capacitance
- voltage
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000012212 insulator Substances 0.000 claims 2
- 239000004020 conductor Substances 0.000 description 8
- 239000000969 carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は、ランダムアクセス可能な記憶装置或いはイメ
ージセンサ等として使用可能な半導体装置に関する。
ージセンサ等として使用可能な半導体装置に関する。
メモリセルには周知のようにスタティック型とダイナミ
ック型があり、基本的には前者はフリップフロップ回路
、後者はキャパシタとゲートトランジスタに帰せられる
。
ック型があり、基本的には前者はフリップフロップ回路
、後者はキャパシタとゲートトランジスタに帰せられる
。
こ工に提案する素子はそのいずれにも属さない新型のも
ので、半導体基板の埋込みフローティング領域への多数
キャリヤ注入、非注入、および容量変化を利用するもの
であり、その特徴とする所は一導電型の半導体領域から
なるワードラインと該ワードラインと絶縁物層により完
全に囲まれた反対導電型の半導体領域からなる電荷蓄積
領域と該電荷蓄積領域上に絶縁物層を介して形成された
導電層からなるビットラインとを有する点にある。
ので、半導体基板の埋込みフローティング領域への多数
キャリヤ注入、非注入、および容量変化を利用するもの
であり、その特徴とする所は一導電型の半導体領域から
なるワードラインと該ワードラインと絶縁物層により完
全に囲まれた反対導電型の半導体領域からなる電荷蓄積
領域と該電荷蓄積領域上に絶縁物層を介して形成された
導電層からなるビットラインとを有する点にある。
以下図示の実施例を参照しながらこれを詳細に説明する
。
。
第1図は本発明の一実施例を示す断面図であり、2はn
型のシリコン半導体基板、4は該基板表面に埋込まれた
p型の埋込領域である。
型のシリコン半導体基板、4は該基板表面に埋込まれた
p型の埋込領域である。
埋込領域4はメモリ用として用いる場合はワード線(X
ライン)として用いられる下部配線層であり、その側部
は選択酸化法などによる厚いフィールド酸化膜6で覆わ
れる。
ライン)として用いられる下部配線層であり、その側部
は選択酸化法などによる厚いフィールド酸化膜6で覆わ
れる。
8は酸化膜6上に埋込み領域4と交叉する向きに形成さ
れた金属材料の導体層であり、メモリの場合はビット線
(Yライン)となる。
れた金属材料の導体層であり、メモリの場合はビット線
(Yライン)となる。
上部および下部埋込層8,4の交叉部10には、そのp
型埋込領域4上にn型のフローティング領域12が形成
され、該領域12と上部導体層8との間に薄い絶縁層(
例えばシリコン酸化膜)14が介在する。
型埋込領域4上にn型のフローティング領域12が形成
され、該領域12と上部導体層8との間に薄い絶縁層(
例えばシリコン酸化膜)14が介在する。
こうしてp型頭域4、n型領域12、絶縁層14、導体
層804層構造の素子が形成され、これがメモリセルま
たは光電変換素子などとなる。
層804層構造の素子が形成され、これがメモリセルま
たは光電変換素子などとなる。
第2図はこの素子の平面パターンで、そのAA′断面が
第1図に相当する。
第1図に相当する。
下部埋込領域4はコンタクトホール16で外部配線層1
8に接続される。
8に接続される。
上記構造を有する半導体装置は、上部導体層8と下部埋
込層4の交叉部10に容量Cを有する。
込層4の交叉部10に容量Cを有する。
この容量Cはフローティング領域12における多数キャ
リヤ(電荷)の蓄積量に応じて変化する。
リヤ(電荷)の蓄積量に応じて変化する。
従って、この容量Cをディジタル的に情報の1″u O
nに対応させることもできれば、アナログ的な情報とす
ることもでき、前者はランダムアクセスメモリ(RAM
)に、また後者はフローティング領域への多数キャリヤ
の注入を光により行なえばイメージセンサになる。
nに対応させることもできれば、アナログ的な情報とす
ることもでき、前者はランダムアクセスメモリ(RAM
)に、また後者はフローティング領域への多数キャリヤ
の注入を光により行なえばイメージセンサになる。
容量Cはその両端電圧Vと蓄積電荷Qとの関係から
と表わすことができる。
そして、
p型頭域4とn
型領域12との間を順バイアス状態にしつまりp型領域
4に正電圧を印加し、また同時に上部導体層8へ正電圧
を印加すると、p型領域4を通してn型領域12に電荷
(陽子)が流入され、実効的に(1)式のQが変化し、
これに応じて容量Cを変化させることができる。
4に正電圧を印加し、また同時に上部導体層8へ正電圧
を印加すると、p型領域4を通してn型領域12に電荷
(陽子)が流入され、実効的に(1)式のQが変化し、
これに応じて容量Cを変化させることができる。
メモリセルであればこれが情報+11. I+の書込み
に相当し、その後領域4へ電圧印加を断つことでこの状
態が保持される。
に相当し、その後領域4へ電圧印加を断つことでこの状
態が保持される。
読出時には上部導体層8に正電圧、そしてp型領域4に
負電圧を印加する。
負電圧を印加する。
このとき導体層8に流れる電流により記憶状態を検知す
ることができる。
ることができる。
これは次のような性質を利用している。
即ち容量Cは印加電圧Vに対して第3図のように変化す
る。
る。
印加電圧を負から正にこれを高めてゆくと前述のように
容量Cは小になるが、印加電圧が正に転する付近でn層
12は表面電荷蓄積を行いn層12中の有効電荷に対応
して図示のように容量Cは犬になる。
容量Cは小になるが、印加電圧が正に転する付近でn層
12は表面電荷蓄積を行いn層12中の有効電荷に対応
して図示のように容量Cは犬になる。
Vlはp型領域4に印加するこの負電圧の値を示す。
A1はインバージョン領域、A2はデプレッション領域
、A3はアキュムレーション領域である。
、A3はアキュムレーション領域である。
容量Cがこのように変れば、そして容量が充電されてい
るときと非充電のときでは電圧印加時に流れる電流の値
が異なるから、これにより電荷有無の検出が可能である
。
るときと非充電のときでは電圧印加時に流れる電流の値
が異なるから、これにより電荷有無の検出が可能である
。
この点を簡単な数式で説明すると、パルス幅tの電圧V
/印加時に導体層8に流れる電流■とそれによる充電電
荷Q’との間には なる関係があるので、(1,X2)式よりが成り立つ。
/印加時に導体層8に流れる電流■とそれによる充電電
荷Q’との間には なる関係があるので、(1,X2)式よりが成り立つ。
こSでV′及びtを一定とすれば■はC,Qに関係する
ことになり、選択、非選沢、および記憶、非記憶の区別
が可能である。
ことになり、選択、非選沢、および記憶、非記憶の区別
が可能である。
第4図は本発明をRAMに適用した例であり、20はビ
ット線(上部配線層)8を選択するYアドレス回路、2
2はワード線(p型埋込領域)4を選択するXアドレス
回路、24はビット線8に流れる電流からデータ出力D
OUTを取り出すセンスアンプであり、複数のビット線
8と複数のワード線4との各交叉部10に前述した容量
Cを有するメモリセルM。
ット線(上部配線層)8を選択するYアドレス回路、2
2はワード線(p型埋込領域)4を選択するXアドレス
回路、24はビット線8に流れる電流からデータ出力D
OUTを取り出すセンスアンプであり、複数のビット線
8と複数のワード線4との各交叉部10に前述した容量
Cを有するメモリセルM。
、M]が形成される。白抜きで示すメモリセルM。
は0゛′の記憶状態であるのに対し、斜線でハツチング
して示すメモリセルM、は11111の記憶状態である
。
して示すメモリセルM、は11111の記憶状態である
。
これらメモリセルM。、Mlolつは第5図に示す信号
Sx、Syで選択される。
Sx、Syで選択される。
即ち、書込み時には選択したビット線8に信号Syのう
ち正電圧VYtを印加し、同時に選択したワード線4に
は信号SXのうちデータパルスとなる正電圧VX1(>
VYl)を印加する。
ち正電圧VYtを印加し、同時に選択したワード線4に
は信号SXのうちデータパルスとなる正電圧VX1(>
VYl)を印加する。
また読出し時にはビット線8に正電圧vY2(〉VYl
)を印加し、ワード線4に負電圧VX2を印加する。
)を印加し、ワード線4に負電圧VX2を印加する。
尚、イメージセンサも第4図と同じ構成でよいが、この
場合にはデータパルスVXtは印加せず、その間に記憶
セル領域に直接光イメージを入力する。
場合にはデータパルスVXtは印加せず、その間に記憶
セル領域に直接光イメージを入力する。
そしてX、Yアドレスに周期的にアクセスパルスvY2
.VX2を印加すればセンスアンプ24乃ち平面的イメ
ージ信号を順序よく取り出すことができる。
.VX2を印加すればセンスアンプ24乃ち平面的イメ
ージ信号を順序よく取り出すことができる。
第1図および第2図は本発明の一実施例を示す断面図お
よび平面図、第3図はその動作特性図、第4図は本発明
を適用したRAMの概略構成図、第5図はそり駆動信号
波形図である。 図中、2はn型シリコン半導体基板、4はp型埋込領域
(下部配線層)、8は上部導体層、10は交叉部、12
はn型フローティング領域、14は絶縁層である。
よび平面図、第3図はその動作特性図、第4図は本発明
を適用したRAMの概略構成図、第5図はそり駆動信号
波形図である。 図中、2はn型シリコン半導体基板、4はp型埋込領域
(下部配線層)、8は上部導体層、10は交叉部、12
はn型フローティング領域、14は絶縁層である。
Claims (1)
- 1 一導電型の半導体領域からなるワードラインと該ワ
ードラインと絶縁物層により完全に囲まれた反対導電型
の半導体領域からなる電荷蓄積領域と該電荷蓄積領域上
に絶縁物層を介して形成された導電層からなるビットラ
インとを有することを特徴とする半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54170782A JPS5828751B2 (ja) | 1979-12-27 | 1979-12-27 | 半導体記憶装置 |
EP80304615A EP0032626B1 (en) | 1979-12-27 | 1980-12-19 | A semiconductor device |
DE8080304615T DE3070843D1 (en) | 1979-12-27 | 1980-12-19 | A semiconductor device |
US06/573,601 US4571607A (en) | 1979-12-27 | 1984-01-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54170782A JPS5828751B2 (ja) | 1979-12-27 | 1979-12-27 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5694660A JPS5694660A (en) | 1981-07-31 |
JPS5828751B2 true JPS5828751B2 (ja) | 1983-06-17 |
Family
ID=15911264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54170782A Expired JPS5828751B2 (ja) | 1979-12-27 | 1979-12-27 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4571607A (ja) |
EP (1) | EP0032626B1 (ja) |
JP (1) | JPS5828751B2 (ja) |
DE (1) | DE3070843D1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4908683A (en) * | 1986-03-19 | 1990-03-13 | Harris Corporation | Technique for elimination of polysilicon stringers in direct moat field oxide structure |
US4877751A (en) * | 1988-03-11 | 1989-10-31 | National Semiconductor Corporation | Method of forming an N+ poly-to- N+ silicon capacitor structure utilizing a deep phosphorous implant |
JP2886183B2 (ja) * | 1988-06-28 | 1999-04-26 | 三菱電機株式会社 | フィールド分離絶縁膜の製造方法 |
US5006480A (en) * | 1988-08-08 | 1991-04-09 | Hughes Aircraft Company | Metal gate capacitor fabricated with a silicon gate MOS process |
US5383088A (en) * | 1993-08-09 | 1995-01-17 | International Business Machines Corporation | Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3882531A (en) * | 1973-05-29 | 1975-05-06 | Gen Electric | Apparatus for sensing radiation and providing electrical read out |
US3893146A (en) * | 1973-12-26 | 1975-07-01 | Teletype Corp | Semiconductor capacitor structure and memory cell, and method of making |
US3988613A (en) * | 1975-05-02 | 1976-10-26 | General Electric Company | Radiation sensing and charge storage devices |
US3979734A (en) * | 1975-06-16 | 1976-09-07 | International Business Machines Corporation | Multiple element charge storage memory cell |
US4373248A (en) * | 1978-07-12 | 1983-02-15 | Texas Instruments Incorporated | Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like |
DE2967388D1 (en) * | 1978-09-20 | 1985-03-28 | Fujitsu Ltd | Semiconductor memory device and process for fabricating the device |
-
1979
- 1979-12-27 JP JP54170782A patent/JPS5828751B2/ja not_active Expired
-
1980
- 1980-12-19 DE DE8080304615T patent/DE3070843D1/de not_active Expired
- 1980-12-19 EP EP80304615A patent/EP0032626B1/en not_active Expired
-
1984
- 1984-01-26 US US06/573,601 patent/US4571607A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3070843D1 (en) | 1985-08-08 |
EP0032626B1 (en) | 1985-07-03 |
EP0032626A3 (en) | 1983-01-05 |
EP0032626A2 (en) | 1981-07-29 |
JPS5694660A (en) | 1981-07-31 |
US4571607A (en) | 1986-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4937444B2 (ja) | 半導体デバイスを動作させる方法 | |
JP4282314B2 (ja) | 記憶装置 | |
KR900006975A (ko) | 반도체메모리 | |
KR960032759A (ko) | 메모리 장치 | |
JPS6319847A (ja) | 半導体記憶装置 | |
KR920018954A (ko) | 반도체 메모리 장치 | |
US4695864A (en) | Dynamic storage device with extended information holding time | |
JPH0660635A (ja) | 強誘電体メモリ装置 | |
US3706891A (en) | A. c. stable storage cell | |
US4118794A (en) | Memory array with larger memory capacitors at row ends | |
JPS5828751B2 (ja) | 半導体記憶装置 | |
US4151610A (en) | High density semiconductor memory device formed in a well and having more than one capacitor | |
US4067001A (en) | Line for transporting charges from storage elements in a storage field | |
JPS5470739A (en) | Semiconductor memory unit | |
US4574365A (en) | Shared access lines memory cells | |
US4712123A (en) | Dynamic memory device | |
JPH1092954A (ja) | 半導体記憶装置 | |
JPS6116704Y2 (ja) | ||
JPS5856264B2 (ja) | 半導体記憶装置 | |
JP2659536B2 (ja) | 半導体メモリ装置 | |
JPH0714990A (ja) | 強誘電体ダイオードメモリセル | |
TW554522B (en) | Using SOI kink effect to build a single-transistor DRAM | |
JP3433055B2 (ja) | 不揮発性半導体メモリ装置 | |
GB1340830A (en) | Memory cell | |
JPH0133946B2 (ja) |