JPS5824951A - マイクロプログラムのエラ−検出方式 - Google Patents
マイクロプログラムのエラ−検出方式Info
- Publication number
- JPS5824951A JPS5824951A JP56123432A JP12343281A JPS5824951A JP S5824951 A JPS5824951 A JP S5824951A JP 56123432 A JP56123432 A JP 56123432A JP 12343281 A JP12343281 A JP 12343281A JP S5824951 A JPS5824951 A JP S5824951A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- microprogram
- machine language
- register
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプログラムの工2−検出方式に関し、
特にマイクロプログラム制御のデータ処理装置にお^て
、論理障害あるいはマイクロプログラムの作成ミス等に
エリ機械語命令に対応しなiマイクロ命令が続出さf′
L九ときこれを検出し、マイクロプログラム命令内時の
バグの早期発見および装置の信頼度を向上させることを
可能にし九マイクロプログラムのエラー検出方式に関す
心。
特にマイクロプログラム制御のデータ処理装置にお^て
、論理障害あるいはマイクロプログラムの作成ミス等に
エリ機械語命令に対応しなiマイクロ命令が続出さf′
L九ときこれを検出し、マイクロプログラム命令内時の
バグの早期発見および装置の信頼度を向上させることを
可能にし九マイクロプログラムのエラー検出方式に関す
心。
し比と1!該機械語命令に対応する一連のマイクロプロ
グラム命令をマイクロプログラム格納用1111J御紀
億から順次続出して実行するようにしている〇その几め
、何等かの原因で機械語命令に対応する正しいマイクロ
プログラム命令が続出さnず、他の機械語命令に対応す
るマイクロブはグラム命令が続出されたような場合には
、正常な動作が行なわれなくなる。そのようなJa台、
従来においては1誤動作の原因が機械語命令プログラメ
゛の作成ミスなのか、マイクはグログ2ム制御系のミス
なのかを早期に判断することは困−であった。
グラム命令をマイクロプログラム格納用1111J御紀
億から順次続出して実行するようにしている〇その几め
、何等かの原因で機械語命令に対応する正しいマイクロ
プログラム命令が続出さnず、他の機械語命令に対応す
るマイクロブはグラム命令が続出されたような場合には
、正常な動作が行なわれなくなる。そのようなJa台、
従来においては1誤動作の原因が機械語命令プログラメ
゛の作成ミスなのか、マイクはグログ2ム制御系のミス
なのかを早期に判断することは困−であった。
本発明は上記の点を解決し、マイクはプログラムデバグ
時のバグの早期発見および装置の債装置を向上させるこ
とを目的とし、そしてそのため本発明は、マイクロプロ
グラム制御のデータ処理装置において、%機械語命令に
対応するマイクはプログラム処理ルーチン内の少なくと
も4邸のマイクロプログラム命令内に嚢該−械餠命令の
命令コードをあらかじめ格納せしめておくとともに、尚
該機械語命令の命令コードを格納せしめられ九マイクロ
プログラム命令が読出され几とき、命令レジスタ上の機
械語命令の命令コードと拍鋏!イクロプ目グラム命令内
の対応する機械語命令の命令コードとを比較チェックす
る手段を有し、該比較チェック手段の出力に基づいてエ
ラー検出を行なうことを特徴とする。
時のバグの早期発見および装置の債装置を向上させるこ
とを目的とし、そしてそのため本発明は、マイクロプロ
グラム制御のデータ処理装置において、%機械語命令に
対応するマイクはプログラム処理ルーチン内の少なくと
も4邸のマイクロプログラム命令内に嚢該−械餠命令の
命令コードをあらかじめ格納せしめておくとともに、尚
該機械語命令の命令コードを格納せしめられ九マイクロ
プログラム命令が読出され几とき、命令レジスタ上の機
械語命令の命令コードと拍鋏!イクロプ目グラム命令内
の対応する機械語命令の命令コードとを比較チェックす
る手段を有し、該比較チェック手段の出力に基づいてエ
ラー検出を行なうことを特徴とする。
以下、本発明を図面にLり説明する。
Nl因は本発明による実JlIIfilのデータ処!!
装置の要部ブロック図であり、図中、lは主記憶、Sは
命令レジスタ、8は命令コード部、4はマイクロプログ
ラム命令(以下、簡単のためにマイクロ命令と称す)格
納用制御記憶、Sはマイクロ命令レジスタ、6は比較回
路、7はアンドゲート、8はマイクロ命令続出しタイミ
ング信号線、9は一致出力信御名、1Gは不−11C出
力信号線、11はマイクロ命令実行制御信号線である。
装置の要部ブロック図であり、図中、lは主記憶、Sは
命令レジスタ、8は命令コード部、4はマイクロプログ
ラム命令(以下、簡単のためにマイクロ命令と称す)格
納用制御記憶、Sはマイクロ命令レジスタ、6は比較回
路、7はアンドゲート、8はマイクロ命令続出しタイミ
ング信号線、9は一致出力信御名、1Gは不−11C出
力信号線、11はマイクロ命令実行制御信号線である。
第11図は第1図図示実施例におけるマイクロ命令の形
式を示す図であり、図中、MOPはマイクロオペレージ
嘗ンフィールド、UPは機械語の命令コードフィールド
、NAaマイクロ命令の次アドレスフィールドである。
式を示す図であり、図中、MOPはマイクロオペレージ
嘗ンフィールド、UPは機械語の命令コードフィールド
、NAaマイクロ命令の次アドレスフィールドである。
第1図図示実施例の動作は以下の通りでめる。
上記[1に格納されている機械語命令は、命令レジスタ
fiK読出さn、この命令レジスタSの命令コード部8
の内容をアドレスとしてマイクロプログラム命令格納用
制御記憶4Lリマイクロ命令がマイクロ命令レジスタ5
に続出さrする。この続出さnたタイミングで比較回路
6により、命令レジスダ3の命令コードとマイクロ命令
レジスタ5のOF(命令コードフィールド)を比較し、
一致していれば、比較回路6からの一致出力にエリ、M
OP (マイクロオペレージ璽ンフィールド)の九めの
アンドゲート7を開き、マイクロ命令レジスタ5に続出
され几lImのマイクロ命令の実行を行う・また紡紀比
較回W&6により比較した結果が不一致の場合には、ア
ンドゲート7を閉じて尚該マイクロ命情の実行を禁止す
ると同時にこの比較回路6からの不一致出力で、例えば
バートスドッグし、アラーム表示1kToげるか、また
は装置としてあらかじめ規定され九リトライ動作を行う
。比較回路6出力の一致により、1@のマイクロ命令の
実行を完了すると、マイクロ命令レジスタのN人(次ア
ドレスフィールド)をアドレスとして再びマイクロ命令
を続出し1前記と同様な動作を繰返し、命令レジスタ8
で指示され几機械語命令を実行して行く。そして最終マ
イクは命令の実行完了で次の機械語命令に移る。1II
O機械錯命令に対応するマイクロプログラムルーチンに
おいて最終マイクロステップの判定には各種の方法があ
pl例えばOPフィールドに機械語命令で定めた命令コ
ード以外のlIlの特殊コードを定義し、この特殊コー
ドを検出することにLす、最終マイクロステップ左判定
し、次の機械語命令を絖出すの4一方法で6る・この方
法の場合には、当然のことながら、この特殊コードを検
出し九とき、比較回路6の比較動作は無効にされる。
fiK読出さn、この命令レジスタSの命令コード部8
の内容をアドレスとしてマイクロプログラム命令格納用
制御記憶4Lリマイクロ命令がマイクロ命令レジスタ5
に続出さrする。この続出さnたタイミングで比較回路
6により、命令レジスダ3の命令コードとマイクロ命令
レジスタ5のOF(命令コードフィールド)を比較し、
一致していれば、比較回路6からの一致出力にエリ、M
OP (マイクロオペレージ璽ンフィールド)の九めの
アンドゲート7を開き、マイクロ命令レジスタ5に続出
され几lImのマイクロ命令の実行を行う・また紡紀比
較回W&6により比較した結果が不一致の場合には、ア
ンドゲート7を閉じて尚該マイクロ命情の実行を禁止す
ると同時にこの比較回路6からの不一致出力で、例えば
バートスドッグし、アラーム表示1kToげるか、また
は装置としてあらかじめ規定され九リトライ動作を行う
。比較回路6出力の一致により、1@のマイクロ命令の
実行を完了すると、マイクロ命令レジスタのN人(次ア
ドレスフィールド)をアドレスとして再びマイクロ命令
を続出し1前記と同様な動作を繰返し、命令レジスタ8
で指示され几機械語命令を実行して行く。そして最終マ
イクは命令の実行完了で次の機械語命令に移る。1II
O機械錯命令に対応するマイクロプログラムルーチンに
おいて最終マイクロステップの判定には各種の方法があ
pl例えばOPフィールドに機械語命令で定めた命令コ
ード以外のlIlの特殊コードを定義し、この特殊コー
ドを検出することにLす、最終マイクロステップ左判定
し、次の機械語命令を絖出すの4一方法で6る・この方
法の場合には、当然のことながら、この特殊コードを検
出し九とき、比較回路6の比較動作は無効にされる。
次に、第8図は本発明による他の実施例のデータ地理装
置6要部ブロック図でin、btJ中、蘂l図と同一番
号のものは同一の本の、lSはマイクロ命令の次アドレ
ス(NA)部、IJIはマイクロプログラム最終ステ、
プのタイミング信号層である〇第8図の実施例は主記憶
lに格納さn7tプログラムを命令レジスタSへ続出し
、その命令コードs8の内容に従って各マイクロプログ
ラムルーチンの先頭番地へジャンプし、以後、続出した
マイクロプログラムの指示に従い命令の動作t−実行し
、動作終了後、特定の番地ヘジャンプして、次の命令の
開始タイミングを待つ方式を採用している。
置6要部ブロック図でin、btJ中、蘂l図と同一番
号のものは同一の本の、lSはマイクロ命令の次アドレ
ス(NA)部、IJIはマイクロプログラム最終ステ、
プのタイミング信号層である〇第8図の実施例は主記憶
lに格納さn7tプログラムを命令レジスタSへ続出し
、その命令コードs8の内容に従って各マイクロプログ
ラムルーチンの先頭番地へジャンプし、以後、続出した
マイクロプログラムの指示に従い命令の動作t−実行し
、動作終了後、特定の番地ヘジャンプして、次の命令の
開始タイミングを待つ方式を採用している。
命令レジスタ1にセットされている場合は、そのマイク
ロプログラムの一連の処理ルーチンが実行さnるまで保
持されている。また、マイクロプログラフ4は、命令を
石垣していないときはIri定の番地(例えば3つのア
ドレスA 、 B ) t”Jl[次ループしており、
マイクロプログラムの起動要因を待っている。なお、マ
イクロプログラムの次アドレスはマイクロプログラムの
一部のフィールド(NAフィールトンで指示するものと
しており、この場合、従来方式では各機械語命令に対応
するマイクロプログラム処理ルーチンの最終ステップの
8人フィールドには、次アドレスとして4I定番地(ア
ドレス人)が格納さnているが、第1−図示実施例では
最終ステップの次アドレスをハードフェア的に作成する
ことにより、この最終ステップのNA74−ルドへの特
定番地(アドレスA)の格納を不要としている。第8図
図示実施例ではこの最終ステップのNAラフールドに上
le*定番地(アドレスA)1に格納する代わりに、対
応する機械語命令の命令コードt−あらかじめ格納して
おくようにされている。
ロプログラムの一連の処理ルーチンが実行さnるまで保
持されている。また、マイクロプログラフ4は、命令を
石垣していないときはIri定の番地(例えば3つのア
ドレスA 、 B ) t”Jl[次ループしており、
マイクロプログラムの起動要因を待っている。なお、マ
イクロプログラムの次アドレスはマイクロプログラムの
一部のフィールド(NAフィールトンで指示するものと
しており、この場合、従来方式では各機械語命令に対応
するマイクロプログラム処理ルーチンの最終ステップの
8人フィールドには、次アドレスとして4I定番地(ア
ドレス人)が格納さnているが、第1−図示実施例では
最終ステップの次アドレスをハードフェア的に作成する
ことにより、この最終ステップのNA74−ルドへの特
定番地(アドレスA)の格納を不要としている。第8図
図示実施例ではこの最終ステップのNAラフールドに上
le*定番地(アドレスA)1に格納する代わりに、対
応する機械語命令の命令コードt−あらかじめ格納して
おくようにされている。
そして、機械語命令に対応するマイクロプログラムの最
終ステップを絖出し九タイミング時点において、当該最
終ステップのNAラフールドの値と、命令レジスタ3の
命令コードs8の内容とt比較回路6により比較し、両
省t1不−欽であれば#!1図図示実施例の場合と同様
に、エラー検出を行な^、ハードストップしてアラーム
表示t−あげるか、ま几は規定され几リトライ動作を行
なり。
終ステップを絖出し九タイミング時点において、当該最
終ステップのNAラフールドの値と、命令レジスタ3の
命令コードs8の内容とt比較回路6により比較し、両
省t1不−欽であれば#!1図図示実施例の場合と同様
に、エラー検出を行な^、ハードストップしてアラーム
表示t−あげるか、ま几は規定され几リトライ動作を行
なり。
第4図は第8図図示実施例におけるマイクロ命令ステッ
プの70−を示す図である。
プの70−を示す図である。
上記したjl1図図示実施例は、各マイクロ命令ステッ
プ毎に機械語命令コード専用フィールドをそなえ、チェ
ックを厳重に行なうようにし次ものであり、ま7を第8
図図示実施例は、マイクロ命令格納用制御記憶の容量を
節約しつつチェック會可能にするLうにし几ものであり
、両実施例は目的にゐじて関い分けることができる。
プ毎に機械語命令コード専用フィールドをそなえ、チェ
ックを厳重に行なうようにし次ものであり、ま7を第8
図図示実施例は、マイクロ命令格納用制御記憶の容量を
節約しつつチェック會可能にするLうにし几ものであり
、両実施例は目的にゐじて関い分けることができる。
以上説明し友工うに本発明に工れば、機械語命令とマイ
クロ命令ルーチンとの対応関係をチェック可能としたの
で、マイクロプログラムの暴走を防止することができ、
装置の信頼性を向上させることができ心と^うすぐt′
L7を効果を奏する。
クロ命令ルーチンとの対応関係をチェック可能としたの
で、マイクロプログラムの暴走を防止することができ、
装置の信頼性を向上させることができ心と^うすぐt′
L7を効果を奏する。
第1図は本発明による実施例のデータ処理装置の要部ブ
ロック図、第8図は第1図図示実施例におけるマイクロ
命令の形式を示す図、第8図は本発明にLる他の実施例
のデータ処理装置の要部ブロック図、第4図は第8図図
示実施例におけるマイクロ命令ステップのフローを示す
図である。 1中、lは主記憶、2は命令レジスタ、lは命令コード
部、4はマイクロプログラム命令格納用制りk憶、5は
マイクロ命令レジスタ、6は比較回路である。
ロック図、第8図は第1図図示実施例におけるマイクロ
命令の形式を示す図、第8図は本発明にLる他の実施例
のデータ処理装置の要部ブロック図、第4図は第8図図
示実施例におけるマイクロ命令ステップのフローを示す
図である。 1中、lは主記憶、2は命令レジスタ、lは命令コード
部、4はマイクロプログラム命令格納用制りk憶、5は
マイクロ命令レジスタ、6は比較回路である。
Claims (1)
- 【特許請求の範囲】 (1) マイクロプログラム制御のデータ処理装置に
お^て、各機械語命令に対応する!イノロブログラム処
理ルーチン内の少なくとも一部のマイクロプログラム命
令内に当該機械語命令の命令コードをあらかじめ格納せ
しめておくとともに、首該機械語命令の命令コードを格
納せしめらrtたマイクロプログラム命令が絖田され九
とき、命令レジスタ上の機械語命令の命令コードと当該
マイクロプログラム命令内の対応する機械語命令の命令
コードとを比較チェックする手段を有し、該比較チェッ
ク手段の出力にもとづいてエラー検出を行なことを特徴
とするマイクロプログラムのエラー検出方式〇 12λ マイクロ7″ログ2ム命令円に上記機械語命
令の命令コードを格納する専用フィールドをそなえ、該
専用フィールドに機械語命令の命令コードが格納されて
tnゐマイクロ命令が続出される毎に上記北壁チェック
を行なうこと1−特徴とする特許請求の範囲第(1ン項
記載のマイクロプログラムのエラー検出方式。 (3)機械語命令に対応するマイクロプログツム几埋ル
ーチン内の最終マイクロプログラム命令の次アドレスフ
ィールドに当該機械語命令の命令コードを格納しておき
当該最終マイクロプログラム命令+1!tBL時に上記
比較チェックを行なりことを特徴とする特許請求の範囲
第fi1項記載のマイクロプログラムのエラー検出方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56123432A JPS5824951A (ja) | 1981-08-06 | 1981-08-06 | マイクロプログラムのエラ−検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56123432A JPS5824951A (ja) | 1981-08-06 | 1981-08-06 | マイクロプログラムのエラ−検出方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5824951A true JPS5824951A (ja) | 1983-02-15 |
Family
ID=14860419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56123432A Pending JPS5824951A (ja) | 1981-08-06 | 1981-08-06 | マイクロプログラムのエラ−検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5824951A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4875156A (en) * | 1986-03-05 | 1989-10-17 | Oki Electric Industry Co., Ltd. | Computer having a protection device to selectively block incorrect control signals |
EP0702298A3 (en) * | 1994-09-14 | 1996-09-04 | Nec Corp | Firmware-controlled data processing system with pause monitoring function |
-
1981
- 1981-08-06 JP JP56123432A patent/JPS5824951A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4875156A (en) * | 1986-03-05 | 1989-10-17 | Oki Electric Industry Co., Ltd. | Computer having a protection device to selectively block incorrect control signals |
EP0702298A3 (en) * | 1994-09-14 | 1996-09-04 | Nec Corp | Firmware-controlled data processing system with pause monitoring function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3518413A (en) | Apparatus for checking the sequencing of a data processing system | |
US4710866A (en) | Method and apparatus for validating prefetched instruction | |
US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
JPS5824951A (ja) | マイクロプログラムのエラ−検出方式 | |
JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
JPS59183443A (ja) | デバツグ装置 | |
JPS5938852A (ja) | 障害処理方式 | |
JPS62111336A (ja) | デバツグ方式 | |
JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
JPH0331940A (ja) | マイクロプログラム制御装置 | |
JPS5922147A (ja) | 再試行処理のチエツク方式 | |
JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
JPS5936853A (ja) | 演算処理装置 | |
JPS6052451B2 (ja) | マイクロ命令実行制御方式 | |
JPS584446A (ja) | マイクロプログラム制御装置 | |
JPS58129555A (ja) | マイクロプログラム制御装置 | |
JPS59744A (ja) | デ−タ処理装置 | |
JPS6249454A (ja) | マイクロプログラムのデバツグ支援回路 | |
JPH03147130A (ja) | オペレーティングシステム修正方式 | |
JPS63197247A (ja) | マイクロプログラム制御装置 | |
JPS60263232A (ja) | マイクロ診断方式 | |
JPH02150933A (ja) | デバッグ制御装置 | |
JPS59218554A (ja) | マイクロプログラム制御装置 | |
JPS62133540A (ja) | ハ−ドウエア論理シミユレ−タを用いた論理装置の試験方式 | |
JPS63265337A (ja) | プロセツサ装置の障害検出回路 |