JPS6249454A - マイクロプログラムのデバツグ支援回路 - Google Patents
マイクロプログラムのデバツグ支援回路Info
- Publication number
- JPS6249454A JPS6249454A JP60187365A JP18736585A JPS6249454A JP S6249454 A JPS6249454 A JP S6249454A JP 60187365 A JP60187365 A JP 60187365A JP 18736585 A JP18736585 A JP 18736585A JP S6249454 A JPS6249454 A JP S6249454A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- trace
- register
- microprogram
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、マイクロプログラムを使用するデータ処理装
置等におけるマイクロプログラムデバッグ支援回路に関
する。
置等におけるマイクロプログラムデバッグ支援回路に関
する。
L発明の技術的背景とその問題点J
従来この種のデータ処理装置におけるマイクロプログラ
ムのデバッグを完全に行なうことは、マイクロプログラ
ムが複雑化、人容看化するにつれて困難になってきてい
る。例えば、ある機能を処理するために、マイクロプロ
グラムは入力の条件に従っていくつかに分岐して上記処
理を行なう。
ムのデバッグを完全に行なうことは、マイクロプログラ
ムが複雑化、人容看化するにつれて困難になってきてい
る。例えば、ある機能を処理するために、マイクロプロ
グラムは入力の条件に従っていくつかに分岐して上記処
理を行なう。
ところで、従来この種のデバッグはマイクロ命令をワン
ステップずつ実行し、何らかの手段でその様子を目で確
かめながら行なっているため、上記の如く複雑なマイク
ロプログラムのデバッグ中に全ての分岐したルーチンを
実行したがどうかを確認することは、効率が悪くまた見
落とし等があるため困難であった。
ステップずつ実行し、何らかの手段でその様子を目で確
かめながら行なっているため、上記の如く複雑なマイク
ロプログラムのデバッグ中に全ての分岐したルーチンを
実行したがどうかを確認することは、効率が悪くまた見
落とし等があるため困難であった。
[発明の目的]
本発明の目的は、上記の欠点に鑑み、実行されたマイク
ロプログラムのルーチンを容易に確認することができる
マイクロプログラムのデバッグ支援回路を提供すること
にある。
ロプログラムのルーチンを容易に確認することができる
マイクロプログラムのデバッグ支援回路を提供すること
にある。
[発明の概要]
本発明は、制御記憶部から読み出されて実行されたマイ
クロ命令のアドレスを順次記憶するようにし、後にこれ
を解析することにより、上記目的を達成するものである
。
クロ命令のアドレスを順次記憶するようにし、後にこれ
を解析することにより、上記目的を達成するものである
。
[発明の実施例]
以下本発明の一実施例を図面を参照して説明する。第1
図は本発明のマイクロプログラムデバッグ支援回路の一
実施例を示したブロック図である。
図は本発明のマイクロプログラムデバッグ支援回路の一
実施例を示したブロック図である。
符号1はマイクロ命令アドレスレジスタで、読み出しマ
イクロ命令のアドレスを保持するものであり、符号2は
マイクロプログラム(マイクロ命令)を格納している制
御記憶部である。符号3はマイクロ命令アドレスレジス
タ1の内容をコピーするコピーレジスタで、符@4は制
御記憶部2から読み出されたマイクロ命令を一旦保持す
るマイクロ命令レジスタである。符号5は1つずつカウ
ントアツプするカウンタ、符号6はコピーレジスタ3の
内容を順次記憶するトレースメモリである。符号7はマ
イクロ命令レジスタ4に保持されるコマンド下(後述)
をデコードするデコーダ、符号8は同レジスタ4に保持
されるコマンドTST /TSP(後述)をデコードす
るデコーダ、符号9はデコーダ8から送られてくるTS
Tコマンドでセットし、TSPコマンドでリセットする
フリップフロップ、符号10はデコーダ7からの出力と
フリップフロップ9の出力のアンド条件をとって、その
結果を書き込み許可信号としてトレースメモリ6に、カ
ウントアツプ許可信号としてカウンタ5に出力する論理
ゲートである。
イクロ命令のアドレスを保持するものであり、符号2は
マイクロプログラム(マイクロ命令)を格納している制
御記憶部である。符号3はマイクロ命令アドレスレジス
タ1の内容をコピーするコピーレジスタで、符@4は制
御記憶部2から読み出されたマイクロ命令を一旦保持す
るマイクロ命令レジスタである。符号5は1つずつカウ
ントアツプするカウンタ、符号6はコピーレジスタ3の
内容を順次記憶するトレースメモリである。符号7はマ
イクロ命令レジスタ4に保持されるコマンド下(後述)
をデコードするデコーダ、符号8は同レジスタ4に保持
されるコマンドTST /TSP(後述)をデコードす
るデコーダ、符号9はデコーダ8から送られてくるTS
Tコマンドでセットし、TSPコマンドでリセットする
フリップフロップ、符号10はデコーダ7からの出力と
フリップフロップ9の出力のアンド条件をとって、その
結果を書き込み許可信号としてトレースメモリ6に、カ
ウントアツプ許可信号としてカウンタ5に出力する論理
ゲートである。
第2図は第1図のマイクロ命令レジスタ4に保持される
本発明に用意されたnビット幅のマイクロ命令のフォー
マットを示している。図中Tはトレース許可、TSTは
トレース開始、TSPはトレース停止のコマンドを示し
ている。
本発明に用意されたnビット幅のマイクロ命令のフォー
マットを示している。図中Tはトレース許可、TSTは
トレース開始、TSPはトレース停止のコマンドを示し
ている。
次に本実施例の動作について説明する。マイクロ命令、
アドレスレジスタ1に保持されたマイクロ命令アドレス
に従って、制御記憶部2に格納されているマイクロ命令
が読み出され、これがマイクロ命令レジスタ4に保持さ
れる。上記動作に同期して、マイクロ命令アドレスレジ
スタ1の内容がコピーレジスタ3へ保持される。次に、
マイクロ命令レジスタ4に保持されたマイクロ命令でト
レース開始コマンドTSTが実行されると、デコーダ8
の出力によりフリップフロップ9がセットされる。その
後、制御記憶部2から読み出されて実行されるマイクロ
命令により、トレース許可コマンドTが指定された場合
、デコーダ7の出力が、真(”1”)となると共に、上
記の如くセットされたフリップフロップ9の出力が真(
“1′′)となるため、これらを入力するアンド回路1
0のアンド条件が成立して、トレースメモリ6に書き込
み許可信号(”1”)が出力される。このため、コピー
レジスタ3の内容がトレースメモリ6に書き込まれる。
アドレスレジスタ1に保持されたマイクロ命令アドレス
に従って、制御記憶部2に格納されているマイクロ命令
が読み出され、これがマイクロ命令レジスタ4に保持さ
れる。上記動作に同期して、マイクロ命令アドレスレジ
スタ1の内容がコピーレジスタ3へ保持される。次に、
マイクロ命令レジスタ4に保持されたマイクロ命令でト
レース開始コマンドTSTが実行されると、デコーダ8
の出力によりフリップフロップ9がセットされる。その
後、制御記憶部2から読み出されて実行されるマイクロ
命令により、トレース許可コマンドTが指定された場合
、デコーダ7の出力が、真(”1”)となると共に、上
記の如くセットされたフリップフロップ9の出力が真(
“1′′)となるため、これらを入力するアンド回路1
0のアンド条件が成立して、トレースメモリ6に書き込
み許可信号(”1”)が出力される。このため、コピー
レジスタ3の内容がトレースメモリ6に書き込まれる。
これと同時に、アンド回路10からカウンタ5にカウン
トアツプ許可信号(1″)が出力され、このカウンタ5
が1だけカウントアツプされ、トレースメモリ6の書き
込み領域を決めるアドレスを1つ進める。なあ、カウン
タ5にはシステムの初期化時あるいは、説明は省くが他
のコマンドで初期値が設定できるようになっている。
トアツプ許可信号(1″)が出力され、このカウンタ5
が1だけカウントアツプされ、トレースメモリ6の書き
込み領域を決めるアドレスを1つ進める。なあ、カウン
タ5にはシステムの初期化時あるいは、説明は省くが他
のコマンドで初期値が設定できるようになっている。
次に、他のマイクロ命令でトレース停止コマンドTSP
を実行すると、デコーダ8の出力によりフリップフロッ
プ9がリセットされ、このフリップフロップ9の出力を
偽(″“O゛)とするため、アンド回路10のアンド条
件はとれなくなり、書き込み許可信号及びカウントアツ
プ許可信号が出力されなくなって、カウンタ5及びトレ
ースメモリ6の動作が停止される。上記のような動作は
繰り返され、予めマイクロプログラムに挿入したトレー
ス許可コマンドが書かれているマイクロ命令の実行履歴
(実行したマイクロ命令のアドレス〉がトレースメモリ
6に順番に記憶される。また、トレース開始及び停止の
コマンドTST 、 TSPをトレースしたいマイクロ
プログラムルーチンの前後で実行することにより、トレ
ースメモリ6に所望のルーチンのみの実行履歴を記憶さ
せることができる。
を実行すると、デコーダ8の出力によりフリップフロッ
プ9がリセットされ、このフリップフロップ9の出力を
偽(″“O゛)とするため、アンド回路10のアンド条
件はとれなくなり、書き込み許可信号及びカウントアツ
プ許可信号が出力されなくなって、カウンタ5及びトレ
ースメモリ6の動作が停止される。上記のような動作は
繰り返され、予めマイクロプログラムに挿入したトレー
ス許可コマンドが書かれているマイクロ命令の実行履歴
(実行したマイクロ命令のアドレス〉がトレースメモリ
6に順番に記憶される。また、トレース開始及び停止の
コマンドTST 、 TSPをトレースしたいマイクロ
プログラムルーチンの前後で実行することにより、トレ
ースメモリ6に所望のルーチンのみの実行履歴を記憶さ
せることができる。
本実施例によれば、トレースメモリ6の記憶内容を主記
憶装置(図示せず)にログアウトし、これを即ち、実行
したマイクロ命令及びマイクロプログラムのルーチンの
アドレスを解析することにより、マイクロプログラムの
実行過程を容易且つ確実に把握することができる。
憶装置(図示せず)にログアウトし、これを即ち、実行
したマイクロ命令及びマイクロプログラムのルーチンの
アドレスを解析することにより、マイクロプログラムの
実行過程を容易且つ確実に把握することができる。
「発明の効果J
以上記述した如く本発明のマイクロプログラムデバッグ
支援回路によれば、制御記憶部から読み出されて実行さ
れたマイクロ命令のアドレスを順次配°臆するようにし
、後にこれを解析することにより、実行されたマイクロ
プログラムのルーチンを容易且つ確実に確認し得る効果
がある。
支援回路によれば、制御記憶部から読み出されて実行さ
れたマイクロ命令のアドレスを順次配°臆するようにし
、後にこれを解析することにより、実行されたマイクロ
プログラムのルーチンを容易且つ確実に確認し得る効果
がある。
第1図は本発明のマイクロプログラムデバッグ支援回路
の一実施例を示したブロック図、第2図は第1図のマイ
クロ命令レジスタに格納されるマイクロ命令のフォーマ
ット例を示した図である。 1・・・マイクロ命令アドレスレジスタ、2・・・制御
記憶部、3・・・コピーレジスタ、4・・・マイクロ命
令レジスタ、5・・・カウンタ、6・・・トレースメモ
リ、7.8・・・デコーダ、9・・・フリップフロップ
代理人 弁理士 本 1) 崇 第1図 第2図
の一実施例を示したブロック図、第2図は第1図のマイ
クロ命令レジスタに格納されるマイクロ命令のフォーマ
ット例を示した図である。 1・・・マイクロ命令アドレスレジスタ、2・・・制御
記憶部、3・・・コピーレジスタ、4・・・マイクロ命
令レジスタ、5・・・カウンタ、6・・・トレースメモ
リ、7.8・・・デコーダ、9・・・フリップフロップ
代理人 弁理士 本 1) 崇 第1図 第2図
Claims (1)
- マイクロプログラムのデータ処理装置にあって、予めト
レース許可コマンドとトレース開始コマンド及びトレー
ス停止コマンドを付加したマイクロ命令を格納する制御
記憶部と、実行マイクロ命令のアドレスを順次記憶する
記憶手段と、トレース許可コマンドの実行後、トレース
開始コマンドで該マイクロ命令のアドレスを前記記憶手
段に書き込み、トレース停止コマンドで書き込み動作を
停止する書き込み制御手段とを具備して成ることを特徴
とするマイクロプログラムのデバッグ支援回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60187365A JPS6249454A (ja) | 1985-08-28 | 1985-08-28 | マイクロプログラムのデバツグ支援回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60187365A JPS6249454A (ja) | 1985-08-28 | 1985-08-28 | マイクロプログラムのデバツグ支援回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6249454A true JPS6249454A (ja) | 1987-03-04 |
Family
ID=16204717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60187365A Pending JPS6249454A (ja) | 1985-08-28 | 1985-08-28 | マイクロプログラムのデバツグ支援回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6249454A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5895700A (en) * | 1996-05-17 | 1999-04-20 | Ngk Insulators, Ltd. | Honeycomb structural body |
-
1985
- 1985-08-28 JP JP60187365A patent/JPS6249454A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5895700A (en) * | 1996-05-17 | 1999-04-20 | Ngk Insulators, Ltd. | Honeycomb structural body |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3659272A (en) | Digital computer with a program-trace facility | |
JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
KR20010085997A (ko) | 프로그램 스레드 디버깅 방법 | |
US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
JPS6249454A (ja) | マイクロプログラムのデバツグ支援回路 | |
JPS60124746A (ja) | デ−タ処理装置 | |
JPH02118733A (ja) | タスクの実行制御方式 | |
JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
JPS62130427A (ja) | メモリリ−ド/ライト方式 | |
JPH01147605A (ja) | マイクロプログラムシーケンスコントローラ | |
JPS63228237A (ja) | プログラムデバツグ方式 | |
JPS626341A (ja) | 情報処理装置 | |
JPS60193046A (ja) | 命令例外検出方式 | |
JPS63124144A (ja) | 情報処理装置 | |
JPS61210439A (ja) | タスクのトレ−ス制御方式 | |
JPH0831054B2 (ja) | 履歴情報格納方式 | |
JPS61290546A (ja) | マイクロプログラム制御装置のトレ−ス方式 | |
JPS6170644A (ja) | プログラムデバク方式 | |
JPS59202550A (ja) | デバツグ装置 | |
JPS63124145A (ja) | 情報処理装置 | |
JPS61143848A (ja) | マイクロプログラム制御装置 | |
JPS62150442A (ja) | 開発支援装置 | |
JPH064345A (ja) | 履歴情報格納方式 | |
JPH01142948A (ja) | マイクロコンピュータのシンボリックデバッガ | |
JPH0322146A (ja) | マイクロプログラム制御装置 |