JPS5822425A - 基準電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はＭＯＳ）ランジスタを用いた基準電圧発生回
路に関する。

従来、ＭＯＳ）ランジスタを用いた基準電圧発生回路で
は、エンハンスメント型のものとディプレッション型の
ものとのしきい値電圧の差を利用して基準電圧を得てい
るものがある。ところがこの様な回路では、エンハンス
メント型ＭＯ８）、９ンジスタとディブレジョン＠ＭＯ
Ｂトランジスタを形成する丸めに、ディプレッション型
ＭＯ８）？ンジスタのチャネルＩ［への不純物インク２
工程が必要である。この結果、従来では通常のエンハン
スメン）！ＭＯ８）９ンジスタ製造時の場合に比較して
製造マスクが１枚余分に必要であシ、しかも工程数も多
くなる九めに製造コストが高価となる欠点がある。

また不純物のインク２量によってディプレッション１１
Ｍ０８）ランジスタのしきい値電圧を制御しているので
、基準電圧値の設計が容易に行なえないという欠点もあ
る。

ところで、Ｍｏ８トツンジスタのｍａ領領域おけるドレ
イン、ソース関電流ｘｎｍの特性は次ｎＵＴ　　　　Ｕ
Ｔ １、虐　＝　ＩＤｏ・・　　　　（ｅ　　　　−〇　Ｕ
Ｔ　）　　　　　・・団・（１）ｖｏ：ゲートと基板と
の間の電圧（いわゆるゲート電圧） ＶＤ＝ドレインと基板との間の電圧（いわゆるドレイン
電圧） ｖ虐：ソースと基板との間の電圧（いわゆるソース電圧
） Ｉｅｏ：Ｍｏ８ト９ンジスタのしきい値電圧ｖｔｈによ
って定まる定数 ＵＴ：仕事関数によって定まる定数 たＶｍ　”＝　０．　ＯＶ　とすると上記（１）式は次
式のように書き改めることができる。

ａ ＩＤＩ　　＝　　ＩＤＯ＠　　ｅ　ｎＵＴ　　　　　　
　　　　　　　　　　　　　　叫・−（２）いま特性の
揃った一対のＭｏ８）ランジスタを用意し、一方に他方
のｍ倍のドレイン、ソース間電流を流すためにＶ・を制
御する場合を考える。

まず、一方のＭｏ８）ランジスタにはＩＤＩを流し、他
方のＭｏ８）ランジスタにはＩＤ２（＝　ｍ＠Ｉｏｄを
流す場合、一方のゲートはｖａｌに、他方のゲートはＭ
ｏ２（＝　Ｖａ１＋ΔＶｏ　）にそれぞれ設定すれば次
の各式が成立する。

１１１２　　＝　！ＩＩ　　”　　ｆｍ＋　　　　　　
　　　　　　　−”（３）Ｖ・１ １ｏ１＝　Ｉｏｏ−ｅ　ｎＵＴ−＝　（４）四 ＩＤ２　＝　Ｌｏｏ・ｅ　ｎＵ”　　　　　　・＝　・
−（５）ＶＯ２”　ｖａｔ＋ΔＶａ　　　　　＝　・・
・（６）次に、上記（５）式を（４）式で除算し、かつ
これに（３）式を代入すれば次の（７）式が得られる。

したがって、ＶＯ２とＶＯｌとの差ノｖＱは次式で表わ
される。

ΔＶ＠　；Ｂ［ｉ７　＠ム（ｍ）　　　　・・・・・・
（１１）この（８）式は、２個のＭｏ１）ランジスタに
おけるＶｏの差ΔＶｏ　が、パラメータｎＵＴとドレイ
ン。

ソース関電流の比ｍとによって決定される事を意味する
。

この発明は一対のＭｏ８）ランジスタに流す電流の比を
任意に設定して、両Ｍ０８トランジスタのゲート間の差
電圧を基準電圧として取り出すようにするものであシ、
その目的とするところは、製造コストが安価であルしか
も基準電圧値の設計が容易に行なえる基準電圧発生回路
を提供することにある。

以下図面を参照してこの発明の一実施例を説明する。第
１図において１１は直流電圧源であシ、この電圧源１１
の高電位供給端にはＰチャネルのＭ０８トランジスタ１
２のソースおよび基板（バックゲート）が接続されてい
る。ｔｉ上記ＭＯ８）ランジスタ１２のゲートとドレイ
ン線共通接続されている。さらに上記電圧源１１の高電
位供給端にはも５１個のＰチャネルのＭｏ８トランジス
タＩＪのソースおよび基板が接続され、このＭｏ８）ラ
ンジスタ１３のゲートは上記Ｍ０８トランジスタ１２の
ゲートに接続されている。上記ＭＯ８）ランジスタ１２
のドレインにはＮチャネルのＭｏ８）ランジスタ１４の
ドレインが接続され、このＭｏ８）ランジスタノ４のソ
ースと基板とは共通接続されている。

また上記ＭＯ８）ｊンジスタＩＪのドレインにはもう１
個のにチャネルのＭｏ１）ランジスタ１５のドレインお
よびゲートが接続され、このＭＯＳトランジスタ１５の
ソースと基板とは共通接続され、さらにソースは上記Ｍ
Ｏ＆）ランジスタ１４のソースと共通接続されている。

上記両ＭＯ８）ランジスタ１４．１６のソース共通接続
点Ｃと上記電圧源１１の低電位供給端（アース電位）と
の間には、アース電位に向って所定電流を流すための電
流源１＃が挿入されている。

すなわち、上記両ＭＯ８）ランジスタ１２゜１３は、Ｍ
ｏ８）９ンジスタ１２に流れるドレイン、ソース関電流
に応じた電流をＭＯｇ９）ランジスタＩＩのドレイン、
ソース間に流す電流ｉラー回路を構成し、また上記両Ｍ
Ｏ８ト７ンジスタ１４，１１は差動対を構成している。

ま九、上記すべてのＭＯｇ）ランジスタ１２ないし１４
はすべてエンハンスメント蓋のものであシ、所定の基準
電圧を得るためＫＭＯ８）ランジスタ１２，１２１間の
プンダクタンスｆｍＯ比は１：ｌに設定され、Ｍｏ８）
ランジスタ１４゜１５間のコンダクタンス比１ｄ、　ａ
　：　１　（ａは任意の正の数）に設定されている。

上記構成において、いま電流源１６の電流をＩＱとすれ
ば、Ｍｏ８）ランラスタ１２，１：１間の２慝比Ｆｉ、
ｌ：１、Ｍｏ８）ランラスタ１４，１１１間の９ｍ比は
ａ　ａ　１にそれぞれ設定されているので、Ｍｏ８）９
ンジスタ１４のドレイン、ソース間電流Ｉ、１１、ＭＯ
Ｓトランジスタ１５のドレイン、ソース関電流ＩＤ１２
はそれぞれ次式で与えられる。

１１）１１　”　−”　Ｉ嗜　　　　・・・・・・（９
）１＋ｍ ＩＤ唱２　　＝　　□　　＠　　ＩＱ　　　　　　　　
　　　　”’　”°　Ｏば）１＋ａ ここでいま、ＭＯＳトランジスタ１４のゲートにｖｌな
る電圧を印加すると、Ｍｏ８）？ンジスタ１４．ＩＢの
ソース共通接続点である０点の電位Ｖｃは前記（２）式
および上記（９）式から、ａｅＩ＠ ｖｃ＝ｖ、−ｎｕｒ＠ｚｎ（石、、、、、　）　　−＃
が得られる。

また、前記（２）式および叫弐からは次式が得られる。

上記（ロ）式からＶｏ２を求めると次式のようになる。

ここでＭｏ８）ランジスタ１５のゲート電位をＶＯとす
ると、ｖｏ　　ｖｃ　＝　ＶＯ２よＣｓ　Ｖｏは次式で
与えられる。

ｖｏ　＝　Ｖｃ　＋　ＶＯ２ 上記α◆式に（ロ）式を代入すれば、 が得られる。したがって、ＭＯｇ９）ランジスタ１４の
ゲートを基準にし九ＭＯ８）ランジスタ１４、ＪＪの両
ゲート間の電圧Ｅは次式で与えられる。

Ｂ　＝　Ｖｏ　−Ｖｔ （＋＋−）・ＩＤ０ ＝　−ｎＵＴ　ｔｎ（ａ）　　　　　　　”’　””０
４上記（ロ）式から明らかなように、Ｍｏ８）ランジス
タ１４のゲートに対してＭｏ８）ランジスタ１５のゲー
トには電圧Ｅが発生し、その大きさは製造パラメータｎ
ＵＴとＭｏ８）ランジスタ１４．１５間の電流比の自然
対数とによって定ｔｂ、この電圧が基準電圧として得ら
れる。

このように上記実施例によれば、２個のＭｏ８トランジ
スタ１４，１１７間のｔｗｈ比の設定によって種々の基
準電圧を得ることができるために基準電圧値の設計が容
易に行なえる。しかも従来のようなディプレッション型
ＭＯ＆）ランジスタのしきい値電圧を制御するためのチ
ャネル領域への不純物イングラ工程を必要としないので
、チャネルイングラ用マスクは不用であシ、シかも工数
数も通常のエンハンスメン）１１ＭＯ８）２ンジスタ製
造時と同一にできるために製造コストを安価とすること
ができる。

第２図はこの発明の他の実施例の回路構成図である。上
記実施例ではＭＯＢ）ランジスタ１４のゲー）　Ｖｔな
る電圧を印加し次が、この実施例回路では、ＭＯＢ）、
）ンジスタ１４のゲートヲ抵抗１１を介して電圧源１１
の高電位供給端に接続して、ゲート電位を電圧源１１の
高電位に設定するようにし丸ものである。したがって、
この場合、ＭＯ８ト５ンジスタ１４，１１のゲート間に
は電圧源１１の高電位を基準にした電圧Ｅが得られる。

なお、この発明は上記し九実施例に限定されるものでは
なく、たとえば上記実施例ではＭＯＳトランジスタｌｉ
ｔ、１３間の！属地を１＝１とし。

ＭＯＢ）ランラスタ１４．１５間のｆａ比をａ：１に設
定する場合について説明したが、これはＶｏｓトランジ
スタ１４．１５間のｔ屏比をｌ：ｌとし、ＭＯＢ）ラン
ラスタ１２，１２１間のｔ１比を１＝１に設定しても同
様の値の基準電圧を得ることができ、さらにはＭＯＳト
ランジスタ１２．１１間の９ｍ比およびＭＯ＋）ランジ
スタ１４．１５間のｆｒｇ比それぞれを所定比に設定す
れば種々の基準電圧を得ることができる。たとえばＭｏ
ｌｉｌ）ランラスタ１４．１１５間のｆｗｇ比を亀：１
％ＭＯ８）ランレフ２１２．１２間のｆｔｘ比を１＝ｂ
にそれぞれ設定すれば、得られる基準電圧１ａＸｂの自
然対数に応じた値となる。

また％ＭＯ＆）ランジスタ関のｆｙｍ比の設定はチャネ
ル幅Ｗ／チャネル長りによって行なう方法が最も簡単で
あるが、これ以外による方法を用いてもよい。

また、上記実施例ではＭＯＢ）ランジスタはすべてエン
ハンスメント製の４のである場合について説明したが、
これ社すべてディプレッション型のものであってもよく
、この場合にチャネル領域への不純物インプラ量を厳密
に制御する必要がなくしかもナベてのＭＯ１９）クンジ
スタに対して同じインプラ量でよいので、この発明の効
果が損なわれることはない。

さらにまた、上記実施例でｉＪＭＯ８）９ンジスタ１１
，１１がＰチャネル、ＭＯＳトランジスタ１４．ＩＩが
ドチャネルである場合について説明したが、これはそれ
ぞれのＭＯＢ）ランジスタのチャネルを逆にしてもよく
、この場合、直流電圧＠１１および電流源１６の極性は
逆極性にする必要がある。

以上説明したようにこの発明によれば、２個のＭＯｌｉ
ｉ）ランジスタ関のコンダクタンス比の設定に応じた基
準電圧を得るようにしたので、製造コストが安価であ）
しかも基準電圧値の設計が容易に行なえる基準電圧発生
回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の回路構成図、第２図はこ
の発明の他の実施例の囲路構成図である。 １１・・・直流電圧源、１２．１３・・・Ｐチャネルの
ＭＯＢ）ランジスタ、１４．１５・・・Ｎチャネ″ルの
ＭＯＢ）ランジスタ、１６・・・電流源、１１・・・抵
抗。

Claims (1)

1. 【特許請求の範囲】 （１一方電位供給端にソースが接続されゲートとドレイ
   ンが共通接続された一方チャネルの１ｌＩｉｌのＭＯＳ
   トランジスタと、上記一方電位供給端にソースが接続さ
   れゲートが上記第１のＭＯＳ）ランジスタのゲートに接
   続され九−カチャネルの第２のＭＯＳト：ｔンジスタと
   、ドレインが上記ＪＩＩＩのＭＯＳトランジスタのゲー
   ト、ドレイン共通接続点に接続された他方チャネルの第
   ３のＭＯＢ）？ンジスタと、ドレインとゲートが共通＃
   ｉ！続されてこの接続点が上記第２のＭＯＳ）ランジス
   タのドレインに接続されると共にソースが上記第３０Ｖ
   Ｏ８）う／ジスタのソースに共通接続された他方チャネ
   ルの第４のＭＯＳトランジスタと、上記第３および第４
   のＭＯＢ）ランジスタのソース共通接続点と他方電位供
   給端との間に挿入される電流源とを具備し、上記第１と
   第２のＭＯＳ）ランジスタ間のコンダクタンス比および
   上記第３と第４のＭＯ１ｉトランジスタ間のコンダクタ
   ンス比を任意に設定すると共に上記第３のＭＯＳ）ラン
   ジスタのゲートを基準にして第４のＭＯＳ）ランジスタ
   のゲートとの間で上記コンダクタンス比に応じた値の基
   準電圧を得るようにしたことを特徴とする基準電圧発生
   回路。 （２）前記Ｊ［１ないし第４のＭＯＳトランジスタはナ
   ベでエンハンスメント型あるいはディプレッション型の
   ものである特許請求の範囲第１項に記載の基準電圧発生
   回路。