JPS5821863A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS5821863A JPS5821863A JP56121113A JP12111381A JPS5821863A JP S5821863 A JPS5821863 A JP S5821863A JP 56121113 A JP56121113 A JP 56121113A JP 12111381 A JP12111381 A JP 12111381A JP S5821863 A JPS5821863 A JP S5821863A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- transistor
- electrode
- film
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭ工Ｓ（金属−絶縁物一半導体）トランジスタ
アレイを用いたディスプレイのためのアクティブマトリ
ックス基板に関するものである。
アレイを用いたディスプレイのためのアクティブマトリ
ックス基板に関するものである。
従来アクティブマトリックスを用いたディスプレイパネ
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドツト数の大きなパネルを
実現可能な方式として注目を浴びている。特に液晶のよ
うな受光型素子ではダイナミック方式での駆動デユーテ
ィは限界がありテレビ表示等にはアクティブマトリック
スの応用が考えられている。
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドツト数の大きなパネルを
実現可能な方式として注目を浴びている。特に液晶のよ
うな受光型素子ではダイナミック方式での駆動デユーテ
ィは限界がありテレビ表示等にはアクティブマトリック
スの応用が考えられている。
第１図は従来のアクティブマトリックスの１セルを示し
ている。アドレス線Ｘがトランジスタ２のデートに入力
されており、トランジスタをＯＮさせてデータ線Ｙの信
号を保持用コンデンサ３に電荷として蓄積させる。再び
データを書き込むまで、このコンデンサ３に′よ、り保
持宮れ、同時に液晶４を駆動する。ここでＶＣは共通電
極信号である。液晶のリークは非常に少ないので、短時
間の電荷の保持には十分である。
ている。アドレス線Ｘがトランジスタ２のデートに入力
されており、トランジスタをＯＮさせてデータ線Ｙの信
号を保持用コンデンサ３に電荷として蓄積させる。再び
データを書き込むまで、このコンデンサ３に′よ、り保
持宮れ、同時に液晶４を駆動する。ここでＶＣは共通電
極信号である。液晶のリークは非常に少ないので、短時
間の電荷の保持には十分である。
ここのトランジスタとコンデンサ１の製造は通常のＴ、
Ｃのプロセスと全く同じである。
Ｃのプロセスと全く同じである。
第２図は第１図のセルをシリコンゲートプロセスにより
作成した例である。単結晶シリコンウェハ上にトランジ
スタ１０とコンデンサ１１が構成される。アドレス線ｘ
とコンデンサの上電極１１は多結晶シリコン（ポリシリ
コン）で、又データ線Ｙと液晶駆動電極１３はＡＡでで
きており、コンタクトホール７．８．９により、基板と
Ａｔ１ポリシリコンとＡｔが夫々接続される。
作成した例である。単結晶シリコンウェハ上にトランジ
スタ１０とコンデンサ１１が構成される。アドレス線ｘ
とコンデンサの上電極１１は多結晶シリコン（ポリシリ
コン）で、又データ線Ｙと液晶駆動電極１３はＡＡでで
きており、コンタクトホール７．８．９により、基板と
Ａｔ１ポリシリコンとＡｔが夫々接続される。
この種の通常のＩＣプロセスに従ったマトリックス基板
は次の大きな欠点をもつ。
は次の大きな欠点をもつ。
１つはマトリックス基板の製造プロセス力ＩＣと同一の
ため、プロセスが複雑であり工程コストが高いと同時に
基板シリコンとの接合リークによる歩留低下が発生し、
総コストが高い。特にシリコン基板とソース・ドレイン
となる拡散層との接合部には、単結晶中の結晶欠陥にか
なり左右され通常のセルではこのリーク電流を１００Ｐ
Ａ以下にしなければならず、この構造で数万個のセル全
てのリークを押えることはむずかしい。ここで発生する
接合リークはコンデンサ３に蓄積された電荷を放電し、
コントラストを低下させる。
ため、プロセスが複雑であり工程コストが高いと同時に
基板シリコンとの接合リークによる歩留低下が発生し、
総コストが高い。特にシリコン基板とソース・ドレイン
となる拡散層との接合部には、単結晶中の結晶欠陥にか
なり左右され通常のセルではこのリーク電流を１００Ｐ
Ａ以下にしなければならず、この構造で数万個のセル全
てのリークを押えることはむずかしい。ここで発生する
接合リークはコンデンサ３に蓄積された電荷を放電し、
コントラストを低下させる。
２つにはＡｊａ電極のすきまからシリコン基板に入射し
た光は、電子−正孔対を生成し拡散して光電流を生じて
コンデンサ６の電荷を放電してしまいコントラストが低
下する。
た光は、電子−正孔対を生成し拡散して光電流を生じて
コンデンサ６の電荷を放電してしまいコントラストが低
下する。
本発明の目的はこの欠点を改善する方式を提供するもの
であり、本発明の構成はガラス、石英。
であり、本発明の構成はガラス、石英。
又はシリコンウェハ上にシリコン薄膜をチャネルとする
薄膜トランジスタを構成するものであって以下具体例に
そって説明する。
薄膜トランジスタを構成するものであって以下具体例に
そって説明する。
第３図は本発明に用いる７トリツクスセルを示すもので
あり、第１図の従来との差は、容量１８のＣＨＤ配線を
新たに設けることであり、基本的なデータの書込、保持
は同じである。この場合のＧＮＤ電位は一定のバイアス
電圧を意味しバイアスレベル、又は信号レベルは問わず
、又ＧＮＤラインとして、自分自身の又は隣接する上又
は下のゲー） ６．Ｘ Ｘを用いることもできる。
あり、第１図の従来との差は、容量１８のＣＨＤ配線を
新たに設けることであり、基本的なデータの書込、保持
は同じである。この場合のＧＮＤ電位は一定のバイアス
電圧を意味しバイアスレベル、又は信号レベルは問わず
、又ＧＮＤラインとして、自分自身の又は隣接する上又
は下のゲー） ６．Ｘ Ｘを用いることもできる。
又表示データの入力をデータ、１９１ Ｙがサンプル−
ホールドする容量として、データ線ＹとＧＮＤラインの
間の容量２１、又はアドレスＭＸとの間の容量２２を利
用する。
ホールドする容量として、データ線ＹとＧＮＤラインの
間の容量２１、又はアドレスＭＸとの間の容量２２を利
用する。
第４図（Ａ）のセルの平面図、（Ｂ）のＡ−Ｅでの断面
図をもとにセルの構造例を示す。透明基板３３上にトラ
ンジスタのソース・ドレイン・チャネルを形成するシリ
コン薄膜２８とトランジスタのゲートとなるゲート線を
なすシリコン薄膜等、もしくはそれと同時の配線層２６
とＧＮＤライン２７、更に透明低抵抗材料、例えばＢｎ
○２の如くのネサ膜、厚さ数１００Ｘ以下の金属等より
なるデータ線２５と液晶駆動電極３１が形成されている
。
図をもとにセルの構造例を示す。透明基板３３上にトラ
ンジスタのソース・ドレイン・チャネルを形成するシリ
コン薄膜２８とトランジスタのゲートとなるゲート線を
なすシリコン薄膜等、もしくはそれと同時の配線層２６
とＧＮＤライン２７、更に透明低抵抗材料、例えばＢｎ
○２の如くのネサ膜、厚さ数１００Ｘ以下の金属等より
なるデータ線２５と液晶駆動電極３１が形成されている
。
又ＧＮＤライン２７と液晶駆動電極の重なった部分が電
荷保持用コンデンサ（第３図−１８）となる。トランジ
スタのソース・ドレイン３４ 、３５にはＮ＋拡散（Ｐ
チャネルならＰ＋）がなされゲート電極３８に下にはチ
ャネル３０がゲート絶縁膜３６を介して存在する。
荷保持用コンデンサ（第３図−１８）となる。トランジ
スタのソース・ドレイン３４ 、３５にはＮ＋拡散（Ｐ
チャネルならＰ＋）がなされゲート電極３８に下にはチ
ャネル３０がゲート絶縁膜３６を介して存在する。
第５図に、第４図に示すアクティブ・マトリックス基板
の製造プロセスを示す。透明基板４０上に、ゲートとな
る電極材料として、コンデンサの面積を大きくとれるよ
うにネサ膜や工”２ｏ３、又は非常に薄い金属膜等の透
明導電膜を形成しバターニングの後ゲート電極４１を作
る。次にゲート電極上にゲート絶縁膜４２を形成する。
の製造プロセスを示す。透明基板４０上に、ゲートとな
る電極材料として、コンデンサの面積を大きくとれるよ
うにネサ膜や工”２ｏ３、又は非常に薄い金属膜等の透
明導電膜を形成しバターニングの後ゲート電極４１を作
る。次にゲート電極上にゲート絶縁膜４２を形成する。
ゲート絶縁膜形成法は、ゲート電極の酸化物、例えば陽
極酸化法、熱酸化法、プラズマ酸化法等によるか、又は
ＯＶＤ法等によりＳ ｉ Ｏ，、ＡＡ２０３等の酸化物
、Ｓｉ３Ｎ、等の窒化物である。（第５図の例はゲート
電極の酸化方式である。）これら絶縁物は透明である。
極酸化法、熱酸化法、プラズマ酸化法等によるか、又は
ＯＶＤ法等によりＳ ｉ Ｏ，、ＡＡ２０３等の酸化物
、Ｓｉ３Ｎ、等の窒化物である。（第５図の例はゲート
電極の酸化方式である。）これら絶縁物は透明である。
次にトランジスタのチャネルを形成するシリコン薄膜を
デポジションしてバターニングしてソース・ドレイン・
チャネルを構成するシリコン層４６を形成する。（第５
図（イ）） この状態でネガレジスト４４を上面に塗布
し、チャネル部を除いてソース・ドレイン部に不純物を
ドープするマスク部４５を形成するようにバターニング
する。（第５図（ハ）） このレジスト４５をマスクとして不純物イオンを打込む
と、ソース・ドレイン部４６にはイオンカ打込まれて低
抵抗層となり、レジスト４５の下部にはイオン打込まれ
ず、チャネル層４７として残る。（第５図（ハ）） 次
に透明導電膜をデポジションしてバターニングし、デー
タ線４８と駆動電極４９を形成し、トランジスタのソー
ス・ドレイン４６とは、絶縁膜、更には絶縁部に対する
コンタクト・ホールを開けることなしにコンタクトをと
る。
デポジションしてバターニングしてソース・ドレイン・
チャネルを構成するシリコン層４６を形成する。（第５
図（イ）） この状態でネガレジスト４４を上面に塗布
し、チャネル部を除いてソース・ドレイン部に不純物を
ドープするマスク部４５を形成するようにバターニング
する。（第５図（ハ）） このレジスト４５をマスクとして不純物イオンを打込む
と、ソース・ドレイン部４６にはイオンカ打込まれて低
抵抗層となり、レジスト４５の下部にはイオン打込まれ
ず、チャネル層４７として残る。（第５図（ハ）） 次
に透明導電膜をデポジションしてバターニングし、デー
タ線４８と駆動電極４９を形成し、トランジスタのソー
ス・ドレイン４６とは、絶縁膜、更には絶縁部に対する
コンタクト・ホールを開けることなしにコンタクトをと
る。
又、コンデンサはゲート電極４１と透明導電膜による駆
動電極４９との間にゲート絶縁膜４２と同じ材料をサン
ドイッチして形成できる。
動電極４９との間にゲート絶縁膜４２と同じ材料をサン
ドイッチして形成できる。
この方式の利点は透明なコンデンサを形成するにもかか
わらず、工程が簡単なことにある。
わらず、工程が簡単なことにある。
第４図においてデータ１１Ｊ２５とゲート線２６の交点
は互いに絶縁する必要があるが、本発明の如くゲート電
極を下に、チャネルを上にする逆転ＭＯ゛Ｓトランジス
タにすると、特別な絶縁膜を用いなくても、ゲート絶縁
物と同じ材料により自然に絶縁されるので、従来の如く
絶縁のためのみに用いていた絶縁膜をつける工程及びそ
の絶縁膜にコンタクトホールを開ける工程は不要となる
。しかも、特別な絶縁膜により、透明なコンデンサにお
ける光の透過率が低下してしまうという欠点も防止でき
る。
は互いに絶縁する必要があるが、本発明の如くゲート電
極を下に、チャネルを上にする逆転ＭＯ゛Ｓトランジス
タにすると、特別な絶縁膜を用いなくても、ゲート絶縁
物と同じ材料により自然に絶縁されるので、従来の如く
絶縁のためのみに用いていた絶縁膜をつける工程及びそ
の絶縁膜にコンタクトホールを開ける工程は不要となる
。しかも、特別な絶縁膜により、透明なコンデンサにお
ける光の透過率が低下してしまうという欠点も防止でき
る。
本発明の他の利点として、コンデンサはゲート電極と同
じ材料の透明導電性膜と、液晶駆動電極となる透明導電
性膜を電極とし、ゲート絶縁膜を誘電体膜として作られ
るので、コンデンサ形成のために余分な工程は一切必要
としない。又透明基板を用いてＴＮモードの液晶を用い
る際、液晶駆動部は透明である必要があるが、本発明で
はコンデンサも透明であるので、コンデンサを液晶駆動
電極の下部領域の殆んどの面積を用いることができ、従
ってコンデンサの容量を大きくできる。そのためトラン
ジスタのＯＦＦ’リークの許容度を広くとれ、歩留り向
上が計れると共に信頼性も改善される。
じ材料の透明導電性膜と、液晶駆動電極となる透明導電
性膜を電極とし、ゲート絶縁膜を誘電体膜として作られ
るので、コンデンサ形成のために余分な工程は一切必要
としない。又透明基板を用いてＴＮモードの液晶を用い
る際、液晶駆動部は透明である必要があるが、本発明で
はコンデンサも透明であるので、コンデンサを液晶駆動
電極の下部領域の殆んどの面積を用いることができ、従
ってコンデンサの容量を大きくできる。そのためトラン
ジスタのＯＦＦ’リークの許容度を広くとれ、歩留り向
上が計れると共に信頼性も改善される。
本発明は以上述べた如く基板上にシリコントランジスタ
とシリコンコンデンサを有するアクティブマトリックス
を提供するものであり、従来に比し次の利点がある。
とシリコンコンデンサを有するアクティブマトリックス
を提供するものであり、従来に比し次の利点がある。
製造プロセスが簡単で、従来のバルクシリコンタイプで
は６回のフォトエツチング工程を必要としたが、本発明
の方式では４＠でよく、工程コストが安いと共に、バル
クシリコンの如くにＰ−Ｎ接合断面積が非常に少なく従
って接合リークがわずかであり歩留の向上が望める。
は６回のフォトエツチング工程を必要としたが、本発明
の方式では４＠でよく、工程コストが安いと共に、バル
クシリコンの如くにＰ−Ｎ接合断面積が非常に少なく従
って接合リークがわずかであり歩留の向上が望める。
又、上方から入射した光は９０％以上通過し、又シリコ
ン薄膜中のキャリアの拡散長も短かいので、光電流は殆
んど発生せず、光に対するリーク値は１万ルックスの下
でも１． ＯＰ Ａ以下となり、光の入射による表示像
の消滅は防ぐことができた。
ン薄膜中のキャリアの拡散長も短かいので、光電流は殆
んど発生せず、光に対するリーク値は１万ルックスの下
でも１． ＯＰ Ａ以下となり、光の入射による表示像
の消滅は防ぐことができた。
更に透明基板に透明液晶駆動を用いると、最もフントラ
ストの高いＦＥタイプの液晶を用いることができ、画面
の明るさも向上し、表示品質を飛躍的に改善できる。
ストの高いＦＥタイプの液晶を用いることができ、画面
の明るさも向上し、表示品質を飛躍的に改善できる。
同時に基板にガ′ラスやそれに準する材料を用いるとパ
ネルの組立が容易となり従来のバルクシリコンタイプに
対し、組立て歩留りが向上し、又工程が簡単になる。
ネルの組立が容易となり従来のバルクシリコンタイプに
対し、組立て歩留りが向上し、又工程が簡単になる。
本発明により作成されたアクティブマトリックスパネル
は、低消費電力で安価なポータプル液晶テレビを可能と
し、特に日光の強い屋外ではコントラストも非常に高い
図面が製造できる。
は、低消費電力で安価なポータプル液晶テレビを可能と
し、特に日光の強い屋外ではコントラストも非常に高い
図面が製造できる。
第１図は従来のアクティブマトリックスに用いたセルの
回路図で、第２図はバルクシリコンを用いたセルの平面
図、第３図は本発明のセル図で、第４図（Ａ） 、 （
Ｂ）はその実現例の平面図と断面図で、第５図（イ）〜
に）はその製造プロセスである。 １１・・・・・・コンデンサ３のポリシリコンの上部電
極１０・・・・・・ポリシリコンゲート ７．８．９・・・・・コンタクトホール１３・・・・・
・ＡＡによる駆動電極 ３３．４０・・・・・・透明基板 ３８．４１・・・・・・ゲート電極 ３６．４２・・・・・・ゲート絶縁膜 ３．４，３５．４６・・・・・・ソースΦドレイン３０
．４７・・・・・・チャネル ２５，３１．４８・・・・・・透明導電性膜４５・・・
・・・レジスト 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 αυ Ｙ（し＾ＴＡ） 第１図 第３図 ＼６
回路図で、第２図はバルクシリコンを用いたセルの平面
図、第３図は本発明のセル図で、第４図（Ａ） 、 （
Ｂ）はその実現例の平面図と断面図で、第５図（イ）〜
に）はその製造プロセスである。 １１・・・・・・コンデンサ３のポリシリコンの上部電
極１０・・・・・・ポリシリコンゲート ７．８．９・・・・・コンタクトホール１３・・・・・
・ＡＡによる駆動電極 ３３．４０・・・・・・透明基板 ３８．４１・・・・・・ゲート電極 ３６．４２・・・・・・ゲート絶縁膜 ３．４，３５．４６・・・・・・ソースΦドレイン３０
．４７・・・・・・チャネル ２５，３１．４８・・・・・・透明導電性膜４５・・・
・・・レジスト 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 αυ Ｙ（し＾ＴＡ） 第１図 第３図 ＼６
Claims (1)
- （１） ゲート線によりトランジスタのゲートにより
選択された任意の両系列にデータ線よりトランジスタの
ソース・ドレインを介して表示データを電荷保持用コン
デンサに書き込むアクティブマトリックス基板において
、前記アクティブ・マトリックス基板は透明基板上に構
成され、更に前記トランジスタはゲート電極が下方に、
チャネルが上方に形成される構造であり、前記ゲート電
極を構成するゲート絶縁物と、液晶駆動電極により前記
電荷保持用コンデンサを構成することを特徴とするアク
ティブ・マトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121113A JPS5821863A (ja) | 1981-07-31 | 1981-07-31 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121113A JPS5821863A (ja) | 1981-07-31 | 1981-07-31 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6202193A Division JP2668317B2 (ja) | 1993-03-22 | 1993-03-22 | アクティブマトリクスパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821863A true JPS5821863A (ja) | 1983-02-08 |
| JPH0330308B2 JPH0330308B2 (ja) | 1991-04-26 |
Family
ID=14803199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121113A Granted JPS5821863A (ja) | 1981-07-31 | 1981-07-31 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821863A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179723A (ja) * | 1984-02-27 | 1985-09-13 | Sharp Corp | 液晶プロジエクシヨン装置 |
| EP0482737A2 (en) * | 1990-09-27 | 1992-04-29 | Sharp Kabushiki Kaisha | Active matrix display device |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| US5469025A (en) * | 1990-09-27 | 1995-11-21 | Sharp Kabushiki Kaisha | Fault tolerant active matrix display device |
| USRE36725E (en) * | 1984-10-22 | 2000-06-06 | Seiko Epson Corporation | Projection-type display device |
| US7381598B2 (en) | 1993-08-12 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54106193A (en) * | 1978-02-08 | 1979-08-20 | Sharp Corp | Driving method for matrix type liquid crystal display unit |
-
1981
- 1981-07-31 JP JP56121113A patent/JPS5821863A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54106193A (en) * | 1978-02-08 | 1979-08-20 | Sharp Corp | Driving method for matrix type liquid crystal display unit |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179723A (ja) * | 1984-02-27 | 1985-09-13 | Sharp Corp | 液晶プロジエクシヨン装置 |
| JPH0435048B2 (ja) * | 1984-02-27 | 1992-06-09 | Sharp Kk | |
| USRE36725E (en) * | 1984-10-22 | 2000-06-06 | Seiko Epson Corporation | Projection-type display device |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| EP0482737A2 (en) * | 1990-09-27 | 1992-04-29 | Sharp Kabushiki Kaisha | Active matrix display device |
| US5469025A (en) * | 1990-09-27 | 1995-11-21 | Sharp Kabushiki Kaisha | Fault tolerant active matrix display device |
| US5508591A (en) * | 1990-09-27 | 1996-04-16 | Sharp Kabushiki Kaisha | Active matrix display device |
| US7381598B2 (en) | 1993-08-12 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330308B2 (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0342925B1 (en) | Active matrix panel | |
| US4582395A (en) | Active matrix assembly for a liquid crystal display device including an insulated-gate-transistor | |
| JP2967126B2 (ja) | 平板型光弁基板用半導体集積回路装置 | |
| US4589733A (en) | Displays and subassemblies having improved pixel electrodes | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| JPH0133833B2 (ja) | ||
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0534836B2 (ja) | ||
| JPS5821863A (ja) | 液晶表示装置 | |
| JPH06104434A (ja) | 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JPH0247865B2 (ja) | Hakumakutoranjisutanoseizohoho | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPS60192370A (ja) | 薄膜トランジスタアレイ | |
| JPH0132661B2 (ja) | ||
| JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS644163B2 (ja) | ||
| JPS62148929A (ja) | 液晶表示装置 | |
| JPS6053082A (ja) | 薄膜トランジスタ | |
| KR970000471B1 (ko) | 액정디스플레이장치의 화소소자의 구조 및 그 제조방법 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH03287235A (ja) | アクティブマトリックス型液晶表示素子 | |
| JPH06138492A (ja) | 液晶表示装置 | |
| JPH0669235A (ja) | 薄膜トランジスタの製造方法 |