JPS58207698A - Hybrid integrated circuit board - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 時に焼結した後、厚膜抵抗、厚膜コンデンサ等の厚膜素
子を構成する厚膜材料層で各種回路を形成した混成集積
回路基板に関するものであり、％に前記配線部と厚膜素
子との接続部の構造に関するものである。Detailed Description of the Invention This invention relates to a hybrid integrated circuit board in which various circuits are formed with thick film material layers constituting thick film elements such as thick film resistors and thick film capacitors after being sintered. The present invention relates to the structure of a connecting portion between a wiring portion and a thick film element.

近年、電子回路の小型化、高信頼度化の要求に答えるた
め、各種の混成集積回路基板が広く使用されるようにな
っており、特に、配線の多層化に有利なセラミック多層
基板と、抵抗素子、コンデンサ素子などの形成が容易な
厚膜技術を組合せた混成集積回路基板が実用化されつつ
ある。In recent years, various hybrid integrated circuit boards have come into widespread use in response to demands for smaller size and higher reliability of electronic circuits.In particular, ceramic multilayer boards, which are advantageous for multilayer wiring, and resistor BACKGROUND ART Hybrid integrated circuit boards that combine thick film technology, which facilitates the formation of elements, capacitor elements, etc., are being put into practical use.

ｖ下、このような従来技術による混成集積回路基板の一
例を図面について説明する。An example of such a hybrid integrated circuit board according to the prior art will be described below with reference to the drawings.

第１図は従来技術による混成集積回路基板の一例を示す
断面図であり、図において、１はセラミック基板、２は
導電体層、３は絶縁体層、４は厚膜材料層、５は端子導
電体層である。FIG. 1 is a sectional view showing an example of a hybrid integrated circuit board according to the prior art. In the figure, 1 is a ceramic substrate, 2 is a conductor layer, 3 is an insulator layer, 4 is a thick film material layer, and 5 is a terminal. It is a conductor layer.

従来技術による混成集積回路基板は、第１図に示″ｆ、
に’５に、セラミック基板１上に導電体層２及び絶縁体
層３を多層に設けて配線が構成され、さらに、抵抗素子
、コンデンサ素子等を構成する厚膜材料層４が端子導電
体層５を介して導電体層２に接続されるように設けられ
た構造を有ｆる。このような回路基板は、次のような製
造工程な経て製造される。A hybrid integrated circuit board according to the prior art is shown in FIG.
In '5, wiring was constructed by providing a multilayer conductor layer 2 and an insulator layer 3 on a ceramic substrate 1, and furthermore, a thick film material layer 4 constituting a resistor element, a capacitor element, etc. was formed as a terminal conductor layer. There is a structure provided so as to be connected to the conductor layer 2 via the conductor layer 5. Such a circuit board is manufactured through the following manufacturing process.

まず、セラミック基板１となる焼結前のセラミツク生シ
ート上に、導電体層２及び絶縁体層３となる材料層をス
クリーン印刷により多層に印刷し、多層構造の回路パタ
ーンを形成し、さらに同様にして端子導電体層５となる
材料層を印刷した後、これを焼結することにより、セラ
ミック基板１、導電体層２、絶縁体層３、端子導電体層
５より成るセラミツタ多層基板を形成する。一般に、セ
ラミック基板１としては、ＡＩ、Ｏ８を主成分とした材
料が用いられるので、前述の工程における焼結時の温度
は、１５００８Ｃ〜１６００°Ｃの高温が必要であり、
このため、導電体層２及び端子導電体層５を構成でる材
料としては、Ｗ、　Ｍ　ｏ　、　Ｍ　ｎ等の高融点金属
が使用される。また、これらの金属は、高温で酸化し易
いため、前述の工程におけろ焼結は、Ｈ，ガスを含む還
元雰囲気中で行なわれる。First, on a ceramic raw sheet before sintering that will become the ceramic substrate 1, material layers that will become the conductor layer 2 and the insulator layer 3 are printed in multiple layers by screen printing to form a multilayer circuit pattern, and then the same After printing a material layer that will become the terminal conductor layer 5, this is sintered to form a ceramic ivy multilayer board consisting of the ceramic substrate 1, the conductor layer 2, the insulator layer 3, and the terminal conductor layer 5. do. Generally, as the ceramic substrate 1, a material containing AI and O8 as the main components is used, so the temperature during sintering in the above-mentioned process needs to be as high as 15008C to 1600C.
For this reason, high melting point metals such as W, Mo, Mn, etc. are used as materials for forming the conductor layer 2 and the terminal conductor layer 5. Further, since these metals are easily oxidized at high temperatures, the sintering in the above-mentioned process is performed in a reducing atmosphere containing H and gas.

次に、前述の工程により形成されたセラミック多層基板
は、その表面に抵抗、素子等を構成する厚膜材料層４が
印刷された後、熱処理が癲されて回路基板として完成さ
れる。この熱処理工程は、セラミック多層基板の表面Ｖ
Ｃ露出している端子導電体層５が酸化しないように行な
うことが重要であり、このため、厚膜材料層４は、中性
雰囲気で焼成可能な還元され難い材料を使用でるか、ま
たは、カーボン粉、Ａｇ粉などの導電物質をエポキシな
どのレジンに分散させた低温で熱処理可能な材料を使用
する必要があり、厚膜材料層４に用いる材料に大きな制
約を受けろことになる。また、一般に市販されている空
気中焼成用の厚膜材料を用いて厚膜材料層４を構成する
場合、その焼成温度が５００℃以上の高温であるめで、
前述のセラミック多層基板における端子導電体層５の酸
化を防ぐため、これらの部分にＮｉメッキを施して保護
する等の方策が採られている。しかしながら、この場合
も、焼成時に、抵抗素子、コンデンサ素子等を構成する
厚膜材料層４とＮｉメッキ層との間に、非オーミツクな
接続抵抗を生じてしまう。Next, the ceramic multilayer board formed by the above-described process is completed as a circuit board by printing a thick film material layer 4 constituting resistors, elements, etc. on its surface, and then heat-treating it. This heat treatment step is performed on the surface V of the ceramic multilayer substrate.
It is important to prevent the exposed terminal conductor layer 5 from being oxidized. For this reason, the thick film material layer 4 should be made of a material that is hard to reduce and can be fired in a neutral atmosphere, or It is necessary to use a material that can be heat-treated at low temperatures, such as a conductive substance such as carbon powder or Ag powder dispersed in a resin such as epoxy, and there are significant restrictions on the material used for the thick film material layer 4. In addition, when forming the thick film material layer 4 using a generally commercially available thick film material for firing in air, the firing temperature is a high temperature of 500 ° C. or higher.
In order to prevent oxidation of the terminal conductor layer 5 in the above-mentioned ceramic multilayer substrate, measures such as protecting these parts by applying Ni plating are taken. However, in this case as well, non-ohmic connection resistance is generated between the thick film material layer 4 constituting the resistor element, capacitor element, etc. and the Ni plating layer during firing.

前述した説明から明らか７Ｃように、従来技術による混
成集積回路基板は、厚膜材料層４を構成する材料が限定
されたり、また、端子導電体層５にＮｉメッキを施した
場合にも、これらと厚膜材料層４との間に非オーミンク
な接続抵抗が生じるという欠点があった。As is clear from the above description, the hybrid integrated circuit board according to the prior art is limited in the materials constituting the thick film material layer 4, and even when the terminal conductor layer 5 is plated with Ni, these There was a drawback that non-ohmic connection resistance was generated between the thick film material layer 4 and the thick film material layer 4.

本発明の目的は、前述した従来技術の欠点を除去し、一
般的な厚膜材料であるＰｂＯ，Ｂ、Ｏ，。The purpose of the present invention is to eliminate the drawbacks of the prior art mentioned above and to solve the problem of using common thick film materials such as PbO, B, O, etc.

Ｓｉｎ、などを含む耐還元性の小さなガラス神材料を厚
膜材料層として使用し、空気中で焼成できるようにした
混成集積回路基板を提供でろことにある。An object of the present invention is to provide a hybrid integrated circuit board that can be fired in air by using a glass material with low reduction resistance, such as Sin, as a thick film material layer.

この目的を達成ｆるため、本発明は、同時に焼結して得
た、セラミック基板、導電体層、絶縁体層、端子導電体
層より成るセラミック多層基板において、基板表面ＶＣ
露出している端子導電体層に、た後、厚膜材料層を形成
して各種回路を構成するようにした点を特徴とでろ。In order to achieve this object, the present invention provides a ceramic multilayer substrate consisting of a ceramic substrate, a conductor layer, an insulator layer, and a terminal conductor layer obtained by simultaneous sintering.
The device is characterized by the fact that a thick film material layer is then formed on the exposed terminal conductor layer to form various circuits.

以下、本発明ＫＪ、る混成集積回路基板の一実施例を図
面について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a hybrid integrated circuit board according to the present invention will be described below with reference to the drawings.

第２図は本発明にょ４）混成集積回路基板の一実施例を
示す断面図である。６はＮｉメッキ層、７はＡｇメッキ
層であり、第１図に対応する部分には同一符号をつけて
いる。FIG. 2 is a sectional view showing an embodiment of the hybrid integrated circuit board according to the present invention. 6 is a Ni plating layer, 7 is an Ag plating layer, and parts corresponding to those in FIG. 1 are given the same reference numerals.

第２図に示す本発明による混成集積回路基板の一実施例
の構造は、セラミック多層基板の表明に露出している端
子導電体層５の表面にＮｌメッキ層６及びＡｇメッキ層
７が設けられている点でのみ第１図に示す従来例の構造
と相違し、その他の点では従来例の場合と同じである。In the structure of an embodiment of the hybrid integrated circuit board according to the present invention shown in FIG. 2, an Nl plating layer 6 and an Ag plating layer 7 are provided on the surface of the terminal conductor layer 5 exposed on the surface of the ceramic multilayer board. This structure differs from the conventional example shown in FIG. 1 only in that the structure is different from that of the conventional example shown in FIG. 1, and is the same as the conventional example in other respects.

次に、本発明による混成集積回路基板の製造方法を具体
的に説明する。Next, a method for manufacturing a hybrid integrated circuit board according to the present invention will be specifically explained.

■、セラミック基板１の材料として、ＡＩ、０゜粉末ｃ
＋３ｉｆｔ％（以下ｗｔ％と記ｆ）、ｓｔｏ。■As the material of the ceramic substrate 1, AI, 0° powder c
+3ift% (hereinafter referred to as wt%), sto.

粉末５Ｗｔ４、ＭｇＯ粉末２ｗｔ％を混合した後、この
混合粉末６５ｗｔ％、ブチラール樹脂Ｓｗｔチ、トリク
ロルエチレン３０ｗｔ％の割合で混合してスラリー状の
混合物を作る。■、このスラリー状の混合物をドクター
ブレード法を使用したキャスティング法により、セラミ
ック生シートを成形する０■、Ｗ粉末８５ｗｔ％、エチ
ルセルロ−ス１．５ｗｔ％、ｎ−ブチルカルピトールア
セテ−）１３．５ｗｔ％の割合で混合した導電体ペース
トを作る。■、前記セラミック生シートの場合と同一割
合で混合したｋｌ＠　ＯＢ　、Ｓ　ｉ　ＯＢ　、ＭｇＯ
の混合粉末７０ｗｔ％、エチルセルロース３ｗｔ％、”
−ブチルカルピトールアセテート２フｗｔチの割合で混
合した絶縁体ペーストを作る。■、前記■により成形し
たセラミック生シート上にスクリーン印刷法により、前
記■及び■で作った導電体ペースト及び絶縁体ペースト
を用いて繰返し回路パターンを印刷し、多層の回路パタ
ーンを有する多層構造体を形成する。■、この多層構造
体をＮ、７５容積係（以下ｖｏｊチと記す）、Ｈ２１７
ｖＯノチ、Ｈ，０８ｖｏＪ％の割合で混合した雰囲気中
で、昇温速度１５０°Ｃ／時、最高温度１６００℃の熱
処理により焼結し、セラミツ基板１、導電体層２、絶縁
体層３及び端子導電体層５より成るセラミック多層基板
を作成する。■、■におけろセラミック多１一基板の作
成時に基板表面に露出するように形成しておいた端子導
電体層５の表面に、ＰｄＣ１ｔ溶液中でＷ−Ｐｄ間の置
換反応によりＰｄ薄層（厚さ２００Ａ〜１００ＯＡ）を
形成した後、Ｐ）ｌ還元剤とした無電解Ｎ１メッキ液（
例えば日本カニゼン社製の８−６８０）を用いてＮｉメ
ッキを施し、Ｎｉメッキ層６を形成する。このＮｌメッ
キ層６の厚さは、２μｍ以上とすることがその後の厚膜
材料層４の焼成時における端子導体層５の酸化を防止す
る上で適当であった。■、このＮｉメッキ層６の上にさ
らに、市販のシアン系Ａｇメッキ液（例えば高純度化学
製Ｇ　−９０）を使用してＡｇメッキを施し、Ａｇメッ
キ層７を形成する。このＡｇメッキ層の厚さは、厚膜材
料層４の焼成時に生ずる端子４電体層５と該厚膜材料層
との間の接続抵抗を除去するため、３μｍ以上とでるの
が適当である。■、その後、市販の厚膜材料、例えばＲ
ｕｂ、とｐｂｏ−８ｉＯ□系ガラスから成る抵抗体ペー
スト（例えば昭栄化学製Ｒ−２”’０００シリーズ）を
スクリーン印刷し、空気中で５５０°Ｃ〜６５０℃の温
度で焼成して抵抗素子としての厚膜材料層４を形成し、
本発明による混成集積回路基板を完成する。After mixing 5 wt % of powder and 2 wt % of MgO powder, 65 wt % of this mixed powder, butyral resin Swt, and 30 wt % of trichlorethylene are mixed to form a slurry-like mixture. (2) Molding this slurry-like mixture into a ceramic green sheet by casting using a doctor blade method.0 (85 wt% W powder, 1.5 wt% ethyl cellulose, n-butyl carpitol acetate)13. A conductive paste mixed at a ratio of 5 wt% is prepared. ■, kl@OB , S i OB , MgO mixed in the same proportions as in the case of the ceramic raw sheet
70 wt% mixed powder, 3 wt% ethyl cellulose,
- Make an insulating paste by mixing 2 parts of butyl carpitol acetate. (2) Repeatedly printing a circuit pattern using the conductor paste and insulator paste made in (1) and (2) above by screen printing on the green ceramic sheet formed in (2) above to produce a multilayer structure having a multilayer circuit pattern. form. ■, This multilayer structure is N, 75 volume factor (hereinafter referred to as VOJ), H217
Ceramic substrate 1, conductor layer 2, insulator layer 3 and A ceramic multilayer substrate consisting of a terminal conductor layer 5 is prepared. In ① and ②, a Pd thin layer is formed on the surface of the terminal conductor layer 5, which was formed so as to be exposed on the substrate surface during the preparation of the ceramic multi-layer substrate, by a substitution reaction between W and Pd in a PdClt solution. (thickness: 200A to 100OA), electroless N1 plating solution (P)l reducing agent (
For example, Ni plating is performed using Nippon Kanizen Co., Ltd. (8-680) to form the Ni plating layer 6. It was appropriate to set the thickness of the Nl plating layer 6 to 2 μm or more in order to prevent the terminal conductor layer 5 from being oxidized during the subsequent firing of the thick film material layer 4. (2) Ag plating is further applied on this Ni plating layer 6 using a commercially available cyan-based Ag plating solution (for example, G-90 manufactured by Kojundo Kagaku Co., Ltd.) to form an Ag plating layer 7. The thickness of this Ag plating layer is preferably 3 μm or more in order to eliminate the connection resistance between the terminal 4 electric layer 5 and the thick film material layer that occurs when the thick film material layer 4 is fired. . ■, then commercially available thick film materials such as R
Screen print a resistor paste (e.g. Shoei Kagaku R-2'''000 series) made of ub and pbo-8iO forming a thick film material layer 4 of
A hybrid integrated circuit board according to the present invention is completed.

前述のようにして完成した本発明による混成集積回路基
板は、端子導電体層５の損傷もなく、また電気的な特性
を測定したところ、厚膜材料層４と端子導電体層５との
間の接続抵抗も１０ｍΩ以下であって、同時に形成した
前述の本発明による混成集積回路基板からＡｇメッキ層
を除いた回路基板の場合に生じた２００〜５０にΩの接
続抵抗に比較して、前記接続抵抗を大幅に減少させるこ
とができた。In the hybrid integrated circuit board according to the present invention completed as described above, there was no damage to the terminal conductor layer 5, and when the electrical characteristics were measured, there was no damage between the thick film material layer 4 and the terminal conductor layer 5. The connection resistance is also 10 mΩ or less, compared to the connection resistance of 200 to 50 Ω that occurs in the case of a circuit board formed at the same time in which the Ag plating layer is removed from the hybrid integrated circuit board according to the present invention described above. We were able to significantly reduce connection resistance.

また、前述の製造工程においてセラミック多層基板の成
形時に用いたＷ粉末を主成分とした導電体ペーストに代
って、ＭＯ粉末７０〜８０ｗｔ％、エチルセルロース２
〜４ｗｔ％、ｎ−７’チル力ルピトールアセテート１６
〜２８ｗｔｇＪの割合で混合した導電体ペーストを用い
、前述と同様にして製造して得た混成集積回路基板も、
前述Ｉ−たと同様７ｃ良好な結呆を得ろことができた。In addition, in place of the conductive paste containing W powder as the main component used when molding the ceramic multilayer substrate in the manufacturing process described above, 70 to 80 wt% of MO powder and ethyl cellulose 2
~4wt%, n-7' lupitor acetate 16
A hybrid integrated circuit board manufactured in the same manner as described above using a conductive paste mixed at a ratio of ~28 wtgJ was also used.
Similar to the above-mentioned I-, 7c was able to obtain good desaturation.

次π、本発明による混成集積回路基板の他の実施例を図
面について説明する。Next, another embodiment of the hybrid integrated circuit board according to the present invention will be described with reference to the drawings.

第３図は本発明による混成集積回路基板の他の実施例を
示す断面図であって、８はスルーホールであり、第２図
に対応する部分には同一符号をつけている。FIG. 3 is a sectional view showing another embodiment of the hybrid integrated circuit board according to the present invention, in which numeral 8 indicates a through hole, and parts corresponding to those in FIG. 2 are given the same reference numerals.

第３図に示す本発明による混成集積回路基板の実施例は
、複数枚のセラミック基板１の間に挟まれて導電体層２
が設けられ、セラミック基板１内に導電体が充填された
スルーホール８な介して前記導電体層２が相互に接続さ
れ、同様なスルーホール８を介して最上層のセラミック
基板ｌ上に設けた端子導電体層５と前記導電体層２が接
続されている点で、第２図に示した混成集積回路基板の
構造と相違するが、その他の点では同じである。The embodiment of the hybrid integrated circuit board according to the present invention shown in FIG.
The conductor layers 2 are connected to each other through through holes 8 filled with a conductor in the ceramic substrate 1, and the conductor layers 2 are connected to each other through a through hole 8 filled with a conductor in the ceramic substrate 1. The structure differs from that of the hybrid integrated circuit board shown in FIG. 2 in that the terminal conductor layer 5 and the conductor layer 2 are connected, but the other points are the same.

次に、この混成集積回路基板の製造方法を説明する。Next, a method for manufacturing this hybrid integrated circuit board will be explained.

■、第２図に示す実施例の場合に用いたと同様なセラミ
ック生シートに、機械的パンチングにより所定位置にス
ルーホール８を形成する。■、第２図に示す実施例の場
合と同様な導電体ペーストを用い、スクリーン印刷法に
より前記スルーホ−ル８を導電体ペーストで充填し、さ
らにセラミック生シート表面に前記の導体ペーストを用
いて所望の回路パターンをスクリーン印刷法により印刷
する。■、前記■の処理を終了した所望の数のセラミッ
ク生シートをスルーホール８介して前記回路パターン間
の導通が可能となるように位置合せし重ね合せ、８０〜
１５０℃の温度で５〜３０ｋ　ｇ　／　ｃ　ｍ　”の圧
力を５〜３０分加え圧着し、多層の回路パターンを有す
る多層構造体を形成して第２図に示した実施例の場合と
同様の雰囲気、温度条件で焼結した。■、この多層構造
体に対し、前述した第２図に示す実施例における製造工
程■〜■を実施し、第３図に示すような混成集積回路基
板を完成する。(2) Through holes 8 are formed at predetermined positions by mechanical punching in a green ceramic sheet similar to that used in the embodiment shown in FIG. (2) Using the same conductive paste as in the embodiment shown in FIG. 2, fill the through holes 8 with the conductive paste by screen printing, and then fill the surface of the green ceramic sheet with the conductive paste. A desired circuit pattern is printed by screen printing. (2) Align and stack a desired number of raw ceramic sheets that have undergone the process (2) above so as to enable conduction between the circuit patterns through the through holes 8;
A pressure of 5 to 30 kg/cm'' was applied for 5 to 30 minutes at a temperature of 150°C to form a multilayer structure having a multilayer circuit pattern, similar to the embodiment shown in FIG. Sintering was carried out under atmospheric and temperature conditions. ■ This multilayer structure was subjected to the manufacturing steps ■ to ■ in the example shown in FIG. 2 described above, and a hybrid integrated circuit board as shown in FIG. 3 was completed. do.

第３図に示した本発明による混成集積回路基板の実施例
においても、第２Ｍに示した実施例の場合と同様に、厚
膜材料層４及び端子導電体層５間の接続抵抗が１０ｍΩ
以下であって、きわめて良好な特性を得ろことかで永だ
。In the embodiment of the hybrid integrated circuit board according to the present invention shown in FIG. 3, the connection resistance between the thick film material layer 4 and the terminal conductor layer 5 is 10 mΩ, as in the case of the embodiment shown in No. 2M.
It is a matter of time to obtain extremely good characteristics.

以上説明したように、本発明によれば、セラミック多層
基板の表面に露出している端子導電体層に、Ｎｉメッキ
を施し、さらにその上にＡｇメッキを施すことにより、
抵抗素子、コンデンサ素子等を構成する厚膜材料層と端
子導電体層間に接続抵抗を生じさせることがな（、また
厚膜材料層の焼成時に端子導電体層を損傷させることが
な（前記従来技術の欠点を除いて優れた機能の混成集積
−回路基板を提供することができろ。As explained above, according to the present invention, by applying Ni plating to the terminal conductor layer exposed on the surface of the ceramic multilayer board, and further applying Ag plating thereon,
No connection resistance is caused between the thick film material layer and the terminal conductor layer constituting the resistive element, capacitor element, etc. (and the terminal conductor layer is not damaged during firing of the thick film material layer). It is possible to provide a hybrid integrated-circuit board with excellent functionality by eliminating the technical drawbacks.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来技術による混成集積回路基板の一例を示す
断面図、第２図は本発明による混成集積回路基板の一実
施例を示す断面図、第３図は本発明による混成集積回路
基板の他の実施例を示す断面図である。 １・・・・・・セラミック基板、２・・・・・・導電体
層、３・・・・・・絶縁体層、４・・・・・・厚膜材料
層、５・・・・・・端子導電体層、６・・・・・・Ｎｉ
メッキ層、７・・・・・・Ａｇメッキ層、□ ８・・・・・・スルーホール。 第１図 ２　　　　３ 第３図FIG. 1 is a cross-sectional view showing an example of a hybrid integrated circuit board according to the prior art, FIG. 2 is a cross-sectional view showing an embodiment of a hybrid integrated circuit board according to the present invention, and FIG. 3 is a cross-sectional view showing an example of a hybrid integrated circuit board according to the present invention. FIG. 7 is a sectional view showing another embodiment. DESCRIPTION OF SYMBOLS 1... Ceramic substrate, 2... Conductor layer, 3... Insulator layer, 4... Thick film material layer, 5...・Terminal conductor layer, 6...Ni
Plating layer, 7...Ag plating layer, □ 8...Through hole. Figure 1 2 3 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 基板上に形成された導電部に接続されて端子導電体層が
形成され、該端子導電体層と核晶板上に形成された厚膜
材料層による電子部品が雛続された混成集積回路基板に
おいて、前記端子導電体層にＮ１層とＡｇ層とを設け、
該Ｎｉ層とＡｇ層とを介して前記端子導電体層と前記厚
膜材料層とを接続したことを特徴とする混成集積回路。A hybrid integrated circuit board in which a terminal conductor layer is formed by being connected to a conductive part formed on a substrate, and an electronic component is connected to the terminal conductor layer and a thick film material layer formed on a nuclear crystal plate. In the terminal conductor layer, an N1 layer and an Ag layer are provided,
A hybrid integrated circuit characterized in that the terminal conductor layer and the thick film material layer are connected through the Ni layer and the Ag layer.