JPS58195963A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS58195963A JPS58195963A JP57078215A JP7821582A JPS58195963A JP S58195963 A JPS58195963 A JP S58195963A JP 57078215 A JP57078215 A JP 57078215A JP 7821582 A JP7821582 A JP 7821582A JP S58195963 A JPS58195963 A JP S58195963A
- Authority
- JP
- Japan
- Prior art keywords
- condition code
- bit
- state
- condition
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、命令を実行後、コンディションコードのセッ
トを行うマイクロプログラム制御のデータ処理装置に関
し、％にあるデータ処理装置において、他のデータ処理
装置の機械命令を実行させルエミュレーションに好ｉｉ
！［コンディションコードのセット方式に関する亀ので
ある。 −従来技術 一般にデータ処理装ｆｆｉｔにおいては、ある命令を実
行すると、その結果にもとづきコンディションコードが
セットされるが、コンディションコードのパターンは、
データ処理装置のアーキテクチャによって異っているの
が普通である。マイクロプログラム制御のデータ処理装
置では、異るアーキテクチャのデータ処理装置の機械命
令を実行するエミュレーシ冒ンが可能であるが、コンデ
ィションコードのパターン発生方法かもとのデータ処理
装置専用である場合には、二ずエレーシ薗ン時のコンデ
ィションコードのセットは困難となり、可能の場合にも
マイクロプログラムの処理ステップ数が増加し、性能が
出ないといった問題がある。
トを行うマイクロプログラム制御のデータ処理装置に関
し、％にあるデータ処理装置において、他のデータ処理
装置の機械命令を実行させルエミュレーションに好ｉｉ
！［コンディションコードのセット方式に関する亀ので
ある。 −従来技術 一般にデータ処理装ｆｆｉｔにおいては、ある命令を実
行すると、その結果にもとづきコンディションコードが
セットされるが、コンディションコードのパターンは、
データ処理装置のアーキテクチャによって異っているの
が普通である。マイクロプログラム制御のデータ処理装
置では、異るアーキテクチャのデータ処理装置の機械命
令を実行するエミュレーシ冒ンが可能であるが、コンデ
ィションコードのパターン発生方法かもとのデータ処理
装置専用である場合には、二ずエレーシ薗ン時のコンデ
ィションコードのセットは困難となり、可能の場合にも
マイクロプログラムの処理ステップ数が増加し、性能が
出ないといった問題がある。
又、マイクロ命令の一部にコンディションコードのパタ
ーンの種類を指示するフィールドを設け、このフィール
ドのビットパターンによって、複数個生成し九コンデイ
シ冒ンコードのパターンの１つを選択するという方式も
知られているが、融通性がある反面マイクロ命令の上記
フィールドを設けなければならないことや、該フィール
ドのデコーダを設けなければならないことなど、ハード
ウェア量が増加するという欠点があった。
ーンの種類を指示するフィールドを設け、このフィール
ドのビットパターンによって、複数個生成し九コンデイ
シ冒ンコードのパターンの１つを選択するという方式も
知られているが、融通性がある反面マイクロ命令の上記
フィールドを設けなければならないことや、該フィール
ドのデコーダを設けなければならないことなど、ハード
ウェア量が増加するという欠点があった。
発明の目的
本発明の目的は、マイクロプログラム制御のデータ処理
装置において、他データ処理装置のエミュレーションを
行う場合にも、高速に、しか屯ハードウェアをあまり増
加させることなく、コンディションコードをセットする
ことＫある。
装置において、他データ処理装置のエミュレーションを
行う場合にも、高速に、しか屯ハードウェアをあまり増
加させることなく、コンディションコードをセットする
ことＫある。
一般に１マイクロプログラム制御のデータ処理装置にお
いて、コンディションコードをセットするには、機械命
令の実行ステージでの演算結果にｊつて＊ツ）されるＺ
ＥＲＯ，８ＩＧＮ、ＣＡＲＥＬＹ等のビットと、処理し
ている機械語の命令コードのビットパターンから、エン
コード用ＲＯＭを用いて一意に生成し九コンディション
コードのパターンを、マイクロ命令中の１フイールドで
指定されるコンディションコードセット命令に基づキ、
コンディションコード用レジスタにセットしている。こ
の機構をできるだけそのまま用い、エミュレーション時
の異るコンテイシ冒ンコートハターンをセットできる方
法が望ましい。
いて、コンディションコードをセットするには、機械命
令の実行ステージでの演算結果にｊつて＊ツ）されるＺ
ＥＲＯ，８ＩＧＮ、ＣＡＲＥＬＹ等のビットと、処理し
ている機械語の命令コードのビットパターンから、エン
コード用ＲＯＭを用いて一意に生成し九コンディション
コードのパターンを、マイクロ命令中の１フイールドで
指定されるコンディションコードセット命令に基づキ、
コンディションコード用レジスタにセットしている。こ
の機構をできるだけそのまま用い、エミュレーション時
の異るコンテイシ冒ンコートハターンをセットできる方
法が望ましい。
一方、エミュレーションを実行する時には、エミュレー
ションを行うデータ処理装置を、エミュレーション専用
の装置として使用する場合と、エミュレーションするプ
ログラムと、自分自身の機械語で書かれたプログラムを
割込み等の発生により交互に切換えて実行する場合があ
る。いずれの場合においても、エミュレーション実行状
紳と、非エミュレーション実行状態は、明確に区別され
ており、両状態はデータ処理装置のオペレーティングシ
ステム、マイクロプログラムで管理される。
ションを行うデータ処理装置を、エミュレーション専用
の装置として使用する場合と、エミュレーションするプ
ログラムと、自分自身の機械語で書かれたプログラムを
割込み等の発生により交互に切換えて実行する場合があ
る。いずれの場合においても、エミュレーション実行状
紳と、非エミュレーション実行状態は、明確に区別され
ており、両状態はデータ処理装置のオペレーティングシ
ステム、マイクロプログラムで管理される。
そこで、ハードウェアもこれに対応し、工５ニレージョ
ン状態か否かを示す制御ビットを設け、両状態に応じて
、マイクロプログラムによって、該ビットをオン、オフ
できる機構を用意し、該ビットによって、コンディショ
ンコードのセット方法を選択するようにすれば、わずか
な／Ｓ−ドウエア量の追加でエミュレーション時のコン
ディションコードのセットが可能である。
ン状態か否かを示す制御ビットを設け、両状態に応じて
、マイクロプログラムによって、該ビットをオン、オフ
できる機構を用意し、該ビットによって、コンディショ
ンコードのセット方法を選択するようにすれば、わずか
な／Ｓ−ドウエア量の追加でエミュレーション時のコン
ディションコードのセットが可能である。
本発明では、機械語実行ステージで生成されるＺＥＲＯ
，５ＩＧＮ、ＣＡＲＲＹ等ＯビットとＭ械飴の命令コー
ドから生成するコンディションコードを、エミュレーシ
ョン命令用と自分自身の命令用の８種類生成し、そのい
ずれかを上記エミュレーション状態を示すビットにより
選択し、コンディションコードをセットするのである。
，５ＩＧＮ、ＣＡＲＲＹ等ＯビットとＭ械飴の命令コー
ドから生成するコンディションコードを、エミュレーシ
ョン命令用と自分自身の命令用の８種類生成し、そのい
ずれかを上記エミュレーション状態を示すビットにより
選択し、コンディションコードをセットするのである。
エミュレーション状態の制御ビットのオン、オフは、デ
ータ処理装置内の他の制（２）ビットをオン、オフする
ハードウェアが使用できる。又、２種類のコンティジョ
ンコードの生成について本、エンフード用ＲＯＭの容量
増で解決可能であり、ハードウェア１の増加はわずかで
すむ。
ータ処理装置内の他の制（２）ビットをオン、オフする
ハードウェアが使用できる。又、２種類のコンティジョ
ンコードの生成について本、エンフード用ＲＯＭの容量
増で解決可能であり、ハードウェア１の増加はわずかで
すむ。
発明の実施例
図は本発明の一実施例の構成図である。図中、ｌは演Ｊ
ｌ器、２は演算結果によって生成されるＣＡｆＬＲＹ、
０ＶＩｉ３几ＦＬＯＷ、ＺＥＲＯ，ａＩＧＮを表示する
状態フリップフロップである。８はデータ処理装置を制
御するフリップフロップ類をまとめた制御レジスタで、
この中のＩＭＬＴビットが、本発明によるエイニレ−シ
ロンモードであるか否かを表わすビット（１ビツト）で
ある。
ｌ器、２は演算結果によって生成されるＣＡｆＬＲＹ、
０ＶＩｉ３几ＦＬＯＷ、ＺＥＲＯ，ａＩＧＮを表示する
状態フリップフロップである。８はデータ処理装置を制
御するフリップフロップ類をまとめた制御レジスタで、
この中のＩＭＬＴビットが、本発明によるエイニレ−シ
ロンモードであるか否かを表わすビット（１ビツト）で
ある。
４はコンディションコード生成回路で、エミュレーショ
ン、非エセユレーション状態のそｔＬソｔＬ＆ｃ対応し
たコンディションコードを生成する。５は生成されたＺ
ｉａ類のパターンのコンディションコードのいずれかを
ｉ択する選択回路、６は最終的にコンディションコード
がセットされるコンディションコードフリップ７０ツブ
、７は主記憶装置から絖み出された機械語を格納する命
令レジスタである。
ン、非エセユレーション状態のそｔＬソｔＬ＆ｃ対応し
たコンディションコードを生成する。５は生成されたＺ
ｉａ類のパターンのコンディションコードのいずれかを
ｉ択する選択回路、６は最終的にコンディションコード
がセットされるコンディションコードフリップ７０ツブ
、７は主記憶装置から絖み出された機械語を格納する命
令レジスタである。
以下、本実施例における機械語の実行及びコンディショ
ンコードのセットについて説明する。まず、主記憶装置
から命令レジスタ７に機械語が読み出され、紋命令がデ
コードされて実行ステージに進み、演算器ＩＫよって演
算が行われる。なお、これに必要な構成は省略されてい
る。この演算結果Ｋｊっ？、ＣＡＲＲＹ、ＺＥＲＯ，Ｏ
ＶＥＲＦＬＯＷ、５ＩＧＮの状態フリップフロップ２が
セットされる。該状態フリップフロップ２の各ビット及
び命令レジスタ７の命令コード（ＯＰ部）は、コンディ
ションコード生成回路４に入力される。
ンコードのセットについて説明する。まず、主記憶装置
から命令レジスタ７に機械語が読み出され、紋命令がデ
コードされて実行ステージに進み、演算器ＩＫよって演
算が行われる。なお、これに必要な構成は省略されてい
る。この演算結果Ｋｊっ？、ＣＡＲＲＹ、ＺＥＲＯ，Ｏ
ＶＥＲＦＬＯＷ、５ＩＧＮの状態フリップフロップ２が
セットされる。該状態フリップフロップ２の各ビット及
び命令レジスタ７の命令コード（ＯＰ部）は、コンディ
ションコード生成回路４に入力される。
コンディションコード生成回路４では、あらかじめ設定
されているＲＯＭパターンにより、入力状態に対応した
エミュレーション状態と非エミュレーション状態の２種
類のコンディションコードのパターンＣＣＩ、Ｃ（ｌを
発生する。ｃｃｌ、ＣＣ２のパターン及び制御レジスタ
８中のＥＭＬＴビットは選択回路５に入力され、ＥＭＬ
Ｔビットによって、ＣＣ１あるいはＣＣ８のいずれかが
選択される。制御レジスタ８は演算器ｌの出力パスに接
続され、マイクロプログラムによって任意の値が設定で
きるものである。この中のｇ Ｍ Ｌ １”ビットハ、
エミュレーション状態、非エミュレーション状態の切換
りに応じて、オン、オフされる。
されているＲＯＭパターンにより、入力状態に対応した
エミュレーション状態と非エミュレーション状態の２種
類のコンディションコードのパターンＣＣＩ、Ｃ（ｌを
発生する。ｃｃｌ、ＣＣ２のパターン及び制御レジスタ
８中のＥＭＬＴビットは選択回路５に入力され、ＥＭＬ
Ｔビットによって、ＣＣ１あるいはＣＣ８のいずれかが
選択される。制御レジスタ８は演算器ｌの出力パスに接
続され、マイクロプログラムによって任意の値が設定で
きるものである。この中のｇ Ｍ Ｌ １”ビットハ、
エミュレーション状態、非エミュレーション状態の切換
りに応じて、オン、オフされる。
このようにして決定されたコンディションコードは、次
のステップのマイクロ分会で出されるコンディションコ
ードセットＭ号（ＣＣセット信号）Ｋより、コンディシ
ョンコード７リツプフロツプ６にセットされる。
のステップのマイクロ分会で出されるコンディションコ
ードセットＭ号（ＣＣセット信号）Ｋより、コンディシ
ョンコード７リツプフロツプ６にセットされる。
以上のようにして、制御レジスタ８のＥＭＬＴビットを
制御することで、エミュレーション状態。
制御することで、エミュレーション状態。
非工ｊ ユＬ／−ジョン状１１に応じ九コンディション
コードを簡単にかつ、迅速にセットすることができる。
コードを簡単にかつ、迅速にセットすることができる。
冑、上記説明では、コンディションコードは、２種１ｉ
１に：限定したが、制御レジスタ８のＥＭＬＴビット、
コンディションコード生成回路番を拡張すれば、更に多
くのコンディションコードの種類をセットすることが可
能である。又、制御レジスタ８のＥＭＬＴビットもコン
ディションコード生成回路４に入力し、一度に目的とす
るコンディションコードを出力するようＫしてもよく、
この場合、選択回路５が省略できる。
１に：限定したが、制御レジスタ８のＥＭＬＴビット、
コンディションコード生成回路番を拡張すれば、更に多
くのコンディションコードの種類をセットすることが可
能である。又、制御レジスタ８のＥＭＬＴビットもコン
ディションコード生成回路４に入力し、一度に目的とす
るコンディションコードを出力するようＫしてもよく、
この場合、選択回路５が省略できる。
発明の効果
本発明によれば、異るアーキテクチャの計算機のエミュ
レーションを行う場合のコンディションコードのセット
が、わずかなノー−ドウエア量で、性能を損うことなく
実現可能となり、エミュレーション実行の為の有効な方
式である。
レーションを行う場合のコンディションコードのセット
が、わずかなノー−ドウエア量で、性能を損うことなく
実現可能となり、エミュレーション実行の為の有効な方
式である。
図は本発明の一実施例の構成図である。
１・・・演算器、２・・・状態フリップフロップ、８・
・・制御レジスタ、４・・・コンディションコード生成
回路、５・・・選択回路、６・・・コンディションコー
ドフリップフロップ、？・・・命令レジスタ。 代理人 弁理士 薄 １） 利 幸二’ｊ’ｌ、と
））・
・・制御レジスタ、４・・・コンディションコード生成
回路、５・・・選択回路、６・・・コンディションコー
ドフリップフロップ、？・・・命令レジスタ。 代理人 弁理士 薄 １） 利 幸二’ｊ’ｌ、と
））・
Claims (1)
- （１）命令を実行・後、コンディションコードのセット
を行うマイクロプログラム制御のデータ処理装置におい
て、命令の種類、演算結果によって複数のコンディショ
ンコードを生成し、マイクロプログラムによってオン、
オフ可能な状態制御ビットにより、前記生成した複数コ
ンディションコードの一つを選択する手段を設け、装置
状態によってコンディションコードのセットを切換える
ことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078215A JPS58195963A (ja) | 1982-05-12 | 1982-05-12 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078215A JPS58195963A (ja) | 1982-05-12 | 1982-05-12 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58195963A true JPS58195963A (ja) | 1983-11-15 |
Family
ID=13655821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57078215A Pending JPS58195963A (ja) | 1982-05-12 | 1982-05-12 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195963A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010517154A (ja) * | 2007-01-30 | 2010-05-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・アーキテクチャの状態コード設定を効率的にエミュレートする方法、システムおよびコンピュータ・プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062743A (ja) * | 1973-10-05 | 1975-05-28 | ||
| JPS564845A (en) * | 1979-06-25 | 1981-01-19 | Nec Corp | Status flag |
-
1982
- 1982-05-12 JP JP57078215A patent/JPS58195963A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062743A (ja) * | 1973-10-05 | 1975-05-28 | ||
| JPS564845A (en) * | 1979-06-25 | 1981-01-19 | Nec Corp | Status flag |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010517154A (ja) * | 2007-01-30 | 2010-05-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・アーキテクチャの状態コード設定を効率的にエミュレートする方法、システムおよびコンピュータ・プログラム |
| JP4662087B2 (ja) * | 2007-01-30 | 2011-03-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・アーキテクチャの状態コード設定を効率的にエミュレートする方法、システムおよびコンピュータ・プログラム |
| US8713289B2 (en) | 2007-01-30 | 2014-04-29 | International Business Machines Corporation | Efficiently emulating computer architecture condition code settings without executing branch instructions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077657A (en) | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor | |
| JPH0533423B2 (ja) | ||
| JPS5812606B2 (ja) | デ−タ処理システム | |
| JP2006079652A (ja) | 多重命令セットによるデータ処理 | |
| JP2986104B2 (ja) | 情報処理装置の自己試験回路 | |
| KR0142334B1 (ko) | 확장된 비트 슬라이스 프로세서 산술논리 연산 유니트 | |
| JPS6089274A (ja) | ベクトルマスク制御システム | |
| JPS58195963A (ja) | デ−タ処理装置 | |
| JP2000284964A (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| KR940011040B1 (ko) | 마이크로컴퓨터 | |
| JPS6333177B2 (ja) | ||
| JPS6339928B2 (ja) | ||
| JPH11259291A (ja) | マイクロコンピュータの命令解読装置 | |
| JPH03129425A (ja) | ビットフィールド論理演算処理装置およびそれを具備するモノリシックマイクロプロセッサ | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
| JPS60157635A (ja) | マイクロプログラム制御装置 | |
| Fuller | PDP-11 40E microprogramming reference manual | |
| JP2731618B2 (ja) | エミュレータ | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS6049935B2 (ja) | マイクロプログラム制御方式 | |
| JPS5999550A (ja) | マイクロプログラム制御装置 | |
| JP2899009B2 (ja) | 情報処理装置 | |
| Kerr | A microprogrammed processor for interactive computer graphics | |
| JPS5927351A (ja) | デ−タ処理装置 |