JP2986104B2 - 情報処理装置の自己試験回路 - Google Patents

情報処理装置の自己試験回路

Info

Publication number
JP2986104B2
JP2986104B2 JP63059343A JP5934388A JP2986104B2 JP 2986104 B2 JP2986104 B2 JP 2986104B2 JP 63059343 A JP63059343 A JP 63059343A JP 5934388 A JP5934388 A JP 5934388A JP 2986104 B2 JP2986104 B2 JP 2986104B2
Authority
JP
Japan
Prior art keywords
test
microinstruction
self
data
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63059343A
Other languages
English (en)
Other versions
JPH01233527A (ja
Inventor
泰幸 野津山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63059343A priority Critical patent/JP2986104B2/ja
Priority to DE68921227T priority patent/DE68921227T2/de
Priority to US07/323,824 priority patent/US5202978A/en
Priority to EP89104574A priority patent/EP0333153B1/en
Priority to KR1019890003191A priority patent/KR950007886B1/ko
Publication of JPH01233527A publication Critical patent/JPH01233527A/ja
Application granted granted Critical
Publication of JP2986104B2 publication Critical patent/JP2986104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、情報処理装置のそれぞれの機能ブロック
を情報処理装置の内部でテストを行なう情報処理装置の
自己試験回路に関し、特にテスト用のマイクロプログラ
ムの著しい増加を招くことなく効率良くテストを行なう
情報処理装置の自己試験回路に関する。
（従来の技術） マイクロプログラム制御方式の情報処理装置例えばマ
イクロプロセッサでは、多数の機能ブロック（ALU,レジ
スタ，シフタ等）での情報の処理及び機能ブロックのバ
スとの入出力をマイクロ命令で制御して、複雑、高度な
機能を実現し、所望の目的を達成している。すなわち、
第５図に示すように、マイクロ命令格納ROM（μROM）１
に格納されたマイクロ命令は、ROMアドレスレジスタ（R
AR）３から与えられるアドレスにしたがってμROM1から
読出されてマイクロ命令レジスタ（MIR）５にセットさ
れ、セットされたマイクロ命令はマイクロ命令デコーダ
（μDEC）７でデコードされて、各々の機能ブロックを
制御する制御信号が生成される。
なお、最近の高機能なマイクロプログラム制御方式の
情報処理装置には、マイクロループ命令、マイクロ条件
分岐命令さらにはマイクロサブルーチン分岐命令といっ
たマイクロ命令が備えられ、各種のハードウエアブロッ
クを一層効果的に制御できるようになってきているが、
本発明の基本構成に直接関係しないため、第５図ではこ
れらの機能に関わる回路は省略した。但し後述する如
く、これらの機能を活用することにより、本発明の効果
を著しく高めることが可能であり、μROM1に格納されて
いるマイクロ命令もこうした機能のものを有しているも
のとする。
このようなマイクロプログラム制御方式の情報処理装
置にあっては、装置内部に格納した試験用のマイクロプ
ログラムを実行処理することによって、上記の機能ブロ
ックの自己試験（セルフテスト）を行なうようにしてい
るものがある。
これは、マイクロプログラムの実行により、マイクロ
命令による制御可能な機能ブロックを、これもマイクロ
命令による制御可能な機能ブロックの出力を前者のテス
トのための入力データ発生器として使用してテストを行
なうテストである。これらデータ発生器としては、ま
ず、情報処理装置に通常予め備えられているROM等が使
用されるが、例えば擬似乱数を発生できる線型帰還レジ
スタ（LFSR:Linear−Feedback Shift Register）、1/
0データの１ビットシフト可能なレジスタ等、比較的簡
単な構造のテスト専用データ発生器を付加し、マイクロ
命令制御可能とすることにより、セルフテストを一層詳
細で効率的なものとすることができる。マイクロ命令セ
ルフテストは、通常、シグネチャ解析手法に基いてい
る。基本的な手順は、まず、これらのデータ発生器から
のデータがバスを介してテストされる機能ブロックに加
えられ、その後、該データに対する該ブロックの出力が
バスに接続される並列入力LFSRにシグネチャ圧縮され
る。この圧縮が適当な回数実行された後に得られた該LF
SRの内容（シグネチャと呼ばれる）と、予め用意されて
いる期待値との比較がなされ、良否が自動的に判定され
るというものである。これらすべての手順は予めマイク
ロプログラムに記述されており、その実行により自動的
に目的のテストが行なわれることとなる。なお、テスト
データ発生器として使用される機能ブロック自身のテス
トも、その出力をシグネチャ圧縮することにより実行可
能である。本発明は、以上のごときマイクロ命令セルフ
テストのうち、マイクロ命令制御に関わる部分をセルフ
テストに適した構造に変えることにより、その効率を著
しく向上させることを目指したものである。
このようなセルフテストにあって、最も一般的に用い
られる方法の一つに、第５図に示すようなμROM1の一部
の領域（第５図の斜線部分）にテスト用のマイクロプロ
グラム（ＴμＰ）を格納し、このＴμＰをプロセッサの
外部から与えられる信号により読出して実行処理しセル
フテストを行なう方法がある。この方法は、テストのた
めのハードウエアの変更が少なく、μROM1に空き領域が
ある限りＴμＰを追加格納することが可能となるため、
最も容易に採用することができる。
しかしながら、例えば情報の入出力が行なわれる各レ
ジスタは、マイクロ命令においてバスとレジスタを指定
する読出し及び書込みフィールド中でコードとして表さ
れているため、各レジスタの読出し及び書込みテストに
は２ステップのマイクロ命令が必要となる。したがっ
て、このような方法にあっては、必ずしも効率の良いテ
ストを行なうことができず、さらには、レジスタやバス
の数が増加した場合には、レジスタとバスとの入出力テ
ストだけで多くのマイクロ命令が必要となる。このた
め、テスト用マイクロプログラムの増加を招いていた。
これに対して、テスト用マイクロプログラムの大幅な
増加を招くことなく、セルフテストを行なうようにした
方法が、従来より用いられている。この方法は、第６図
（Ａ）及び同図（Ｂ）に示すように、マイクロ命令レジ
スタ（MIR）５の各々の部分（F1,F2,F3,F4）を擬似乱数
データ発生用LFSRとして機能させるようにして、このLF
SRからテスト用マイクロ命令のコードを発生させるよう
にしたものである。
すなわち、通常動作時には、第６図（Ａ）に示すよう
に、MIR5のそれぞれの部分（F1〜F4）は制御回路９から
与えられる制御信号（例えば“0"レベル）により、μRO
M1から与えられるマイクロ命令の各々のコードをそのま
ま出力する。一方、テスト動作時には、第６図（Ｂ）に
示すように、MIR5の所定の部分例えばF3で示す部分を、
制御回路９から与えられる制御信号（例えば“1"レベ
ル）によりLFSRとして機能させて、このLFSRからテスト
用マイクロ命令のコードを単位サイクル毎に発生させ、
MIR5の他の部分（F1,F2,F4）では、μROM1から与えられ
るテスト用マイクロ命令のコードをそのまま出力させる
ようにしている。
このような方法にあっては、テスト用マイクロ命令の
コードをLFSR化されたMIR5から単位サイクル毎に発生さ
せることができるために、μROM1に格納されるＴμＰの
大幅な増加を招くことなく、セルフテストを行なうこと
が可能となる。また、LFSRはMIR5のレジスタをシフトが
可能なものとし、所定箇所にフィードバックループを設
けるだけで構成することができ、ハードウエアの増加は
少なく抑えられる。したがって、マイクロ命令のフィー
ルド構成が簡単な場合には、このような方法も有利とな
る。
しかしながら、最近のマイクロプロセッサにあって
は、マイクロ命令は一層複雑化する傾向にある。このよ
うな複雑化するマイクロ命令に対して、上述した第２の
方法では、MIR5の周辺の構成が増加するとともに複雑化
して、制御が極めて困難になる。また、テストデータの
発生源がLFSRに限定されるとともに、構成が複雑化する
割には詳細なテストも効率的に行なうことが困難とな
る。さらに、MIR5周辺の構成が増加するにともない、μ
ROM1とMIR5とのハードウエアも増加し、μROM1における
動作マージンの低下を招いていた。
（発明が解決しようとする課題） 上記した第１のセルフテストの方法にあっては、セル
フテストのための構成の増大及び変更は極めて少ないも
のの、マイクロ命令に対してテスト効率が低く、十分な
セルフテストを行なおうとすると、かなりの量のマイク
ロ命令が必要となる。このため、マイクロ命令の増大化
及びマイクロ命令を格納するμROMの大型化を招くとい
う問題があった。
一方、第２のセルフテストの方法にあっては、ＴμＰ
の増加をかなり抑制することは可能となるが、複雑なフ
ィールド構成のマイクロ命令に対しては、構成の大型化
及び制御の複雑化を招き、詳細なテストを効率的に行な
うことが困難になるという問題があった。
そこで、この発明は、上記に鑑みてなされたものであ
り、その目的とするところは、テスト用マイクロプログ
ラムの増加を抑制して、構成の大型化及び複雑化を招く
ことなく、詳細なセルフテストを効率良く行なうことが
できる情報処理装置の自己試験回路を提供することにあ
る。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明の第１の特徴
は、マイクロプログラム制御方式の情報処理装置を内部
でテスト用マイクロ命令を用いてテストする情報処理装
置の自己試験回路にして、テスト用マイクロ命令におけ
る複数のフィールドに対応してテストデータを発生する
テストデータ発生手段と、テスト用マイクロ命令を含む
マイクロ命令とテストデータ発生手段から発生されるテ
ストデータを入力とし、自己試験の実行時にテスト用マ
イクロ命令における複数のそれぞれのフィールド毎に、
テスト用マイクロ命令又はテストデータ発生手段から発
生されるテストデータを選択して、選択したそれぞれの
内容を合わせてテスト用マイクロ命令を生成するテスト
用マイクロ命令生成手段とから構成される。
また、この発明の第２の特徴は、前記構成に加えて、
前記テストデータ発生手段として機能する回路出力を、
予め用意された制御情報にしたがって選択制御する制御
手段を有して構成される。
（作用） 上記構成において、この発明は、セルフテスト実行時
に、テスト用マイクロ命令の所定のフィールドの情報を
テストデータ発生手段から発生するテストデータとし、
このようなテスト用マイクロ命令を用いてセルフテスト
を行なうようにしている。
（実施例） 以下図面を用いてこの発明の実施例を説明する。
第１図はこの発明の一実施例における構成を示す図で
ある。同図に示す自己試験回路は、テスト用マイクロ命
令の所定のコードをマイクロ命令が格納されたμROM1以
外から選択的に与えるようにしたものである。なお、第
１図において、第５図と同符号のものは同一機能を有す
るものであり、その説明は省略する。
また、第１図のμROM1に格納されているマイクロ命令
も、第５図において前述したと同様のマイクロループ命
令、マイクロ条件分岐命令、マイクロサブルーチン分岐
命令等の高機能マイクロ命令を有しているものとしてお
く。
第１図において、自己試験回路は、テスト用マイクロ
命令を含むマイクロ命令を格納しているμROM1と、マイ
クロ命令レジスタ（MIR）５との間に設けられた２入力
のセレクタ（MUX1,MUX2,MUX3）11を有している。
これらのセレクタ11は、一方の入力にμROM1から出力
されるマイクロ命令における所定のフィールドのコード
が与えられ、他方の入力にμROM1以外のデータ発生装置
から出力されセルフテスト実行時に出力されるテスト用
マイクロ命令のコードなるデータが与えられており、ど
ちらか一方の入力をセレクト信号により選択して、選択
した入力をMIR5に与えるものである。
セレクタ11は、セルフテスト実行時にμROM1から出力
されるマイクロ命令の複数のフィールドの中で、μROM1
以外のデータ発生装置からマイクロ命令のコードとなる
データを与えようとするフィールドに対応して複数のセ
レクタで構成されている。したがって、例えば第２図に
示すように、互いに全く異なる複数のフィールドで構成
されたマイクロ命令（タイプ1,タイプ２）では、タイプ
１とタイプ２のマイクロ命令を重ね合せて得られる６個
のフィールドのそれぞれに対してセレクタ11を設け、そ
れぞれのフィールドに対応したμROM1の出力をそれぞれ
異なるセレクト信号により選択的にマスクするようにし
ている。なお、このようなμROM1の出力に対するマスク
は、必ずしもすべてのフィールドに対してまた、各々の
フィールドを構成するすべてのビットに対して行なう必
要はなく、一方の１個のフィールドに対して複数のセレ
クタ11を設けてマスクを行なう、等も可能である。μRO
M1の出力に対するマスクは、より詳細で効率的なセルフ
テストを実現するため適宜選択するようにすればよい。
また、最近のマイクロプログラム制御の情報処理装置
にはマイクロループ命令、マイクロ条件分岐命令、さら
にはマイクロサブルーチン分岐命令といった高機能マイ
クロ命令が存在している。一般に、こうしたマイクロ制
御自体の機能を規定するマイクロ命令を記述するフィー
ルドは、一部では、テスト対象となるデータの演算・転
送等を行なうハードウエアの動作を規定するマイクロ命
令を記述するフィールドと重なりあう場合もでるが（ル
ープカウンタへの初期値設定、分岐先マイクロアドレス
の設定等）、これらのマイクロ命令の機能は基本的には
独立なものであるため、主要な部分は互いに分離するこ
とが可能である。こうして、マイクロ制御自体の機能の
主要な部分を規定したフィールドがマスクを受けないよ
うにしておき、該機能がセルフテスト実行中マスク状態
の影響を受けず、つねに使用できるようにしておくこと
により、効率の高いテストを実現することが可能とな
る。こうしたフィールドは、第１図にあってはμROM11
からMIRに直接至るデータフローにより示されている。
セレクタ11の一方の入力へのデータ発生装置として、
第１図にあっては、カウンンタ13のみが描かれている
が、場合に応じ、該装置を、カウント動作に加えてシフ
ト動作も可能なハードウエアやLFSR等で構成することも
ある。シフト動作は、例えば一般に参照されるフリップ
フロップ等がマイクロ命令上の適当なビットで表現され
るマイクロ条件分岐命令や、情報処理装置の特殊なフリ
ップフロップのセット／リセットマイクロ命令のセルフ
テストにおいて有効に使用できる。但し、LFSRは少ない
ハードウエアで該データ発生装置を構成できるが、セル
フテストにおいてその全出力がマイクロ命令のフィール
ドとして与えられる場合を除けば、設計者の意図するマ
イクロ命令を発生させるのは必ずしも容易ではなく、採
用の際は注意が必要である。
なお、カウンタ13等の出力データ変更（カウントアッ
プ等）のタイミングは、適当なクロックサイクル（1,2,
4等）、マイクロループ命令実行毎、といったモードを
制御情報としてROM15内に格納しておくことにより、テ
スト用マイクロプログラムを作成する際の自由度が増
し、テスト対象とするハードウエアの構造に適したテス
トデータを供給できることになり、より効率の高いテス
トを実現できる。
ROM15は、各機能ブロックのセルフテストにおいてテ
スト用入力データ発生装置として使用される複数の機能
ブロックのそれぞれの動作態様を決定する制御情報と、
それぞれのセルフテストシーケンスの終了を判定する判
定情報及びセレクタ11を選択するセレクト信号を含むセ
ルフテストの制御情報を格納している。この情報は、ア
ドレスレジスタ17から与えられるアドレスにしたがって
出力レジスタ19に読出され、セレクト信号はそれぞれ対
応するセレクタ11に与えられ、制御情報及び判定情報は
制御回路（TCU）21に与えられる。
なお、情報処理装置が本来の動作（以下「通常動作」
と呼ぶ）をする際には、セレクタ11は必ずμROM1の出力
を選択し、またセルフテストに関する種々の制御情報、
判定情報が通常動作に影響を与えないようにしておく必
要がある。このためには、例えば制御回路21において通
常動作とセルフテスト動作を区別するモード信号を作成
し、該信号により出力レジスタ19の出力を制御すればよ
い。また、アドレスレジスタ17は、セルフテスト以外の
状態のときは常にROM15の先頭アドレス（即ち、セルフ
テストで最初に使用される制御情報に対応するアドレ
ス）を出力するようにしておくと、セルフテスト動作に
入ってからの制御が簡単になる。
制御回路21は、外部から与えられる制御信号Ｔにより
制御されている。この制御信号Ｔは、情報処理装置が通
常動作とセルフテスト動作とを区別するものであれば良
い。したがって、制御信号Ｔは例えばセルフテスト状態
にあっては常に“1"レベルであるようにし、あるいは、
“0"レベルから“1"レベルの変化でセルフテストが開始
されるようなテストトリガのようにしても良い。
制御回路21は、制御信号Ｔによりセルフテストが指令
されると、セルフテストの開始に必要な初期化を行な
う。この初期化では、RAR3にＴμＰの先頭アドレスがセ
ットされ、アドレスレジスタ17が制御回路21からの以後
の信号によってカウントアップあるいはカウントダウン
可能な状態になり、出力レジスタ19の内容がそのままセ
レクタ11等に出力されるようになる。（上述のように、
セルフテスト開始時すでにアドレスレジスタ17、出力レ
ジスタ19にそれぞれ先頭アドレス、及びその内容が格納
されており、後者の出力は制御回路21からのモード信号
により無効化されていたものとする。）さらに、セルフ
テスト開始信号が情報処理装置の任意の状態に対し活性
化され得るシステム構成になっており、該情報処理装置
の不測の動作を防ぎたい場合、MIR5からは、少なくとも
この初期化時の１サイクルは、例えば“NO Operation"
等の「無効」マイクロ命令が出力される。また、制御回
路21は、一括したテストシーケンスが終了すると、RAR3
及びアドレスレジスタ17をカウントアップあるいはカウ
ントダウンさせて次の一括したテストシーケンスを行な
うべくマイクロ命令を読出す。
さらに、制御回路21は、ROM15から出力レジスタ19を
介して与えられる制御情報を処理して、それぞれのデー
タ発生装置に動作態様を示す信号を、それぞれのデータ
発生装置に対応して例えば信号TDC0〜TDC2として与え
る。また、これらの信号に対応したデータ発生装置のデ
ータ出力の終了を示す終了信号I0〜I2を受けて、ROM15
から与えられる実行されたテストシーケンスに対応した
判定情報にしたがって、一括したテストシーケンスの終
了を判定する。
なお、テストシーケンスの開始または終了判定に関わ
る信号としてマイクロ命令が使用される場合、該情報を
μDEC7（全くデコードされないものも含む）より制御回
路21（TCU）に送ってやる必要があり、本図にもこの経
路が示されている。本図の制御回路21には、この信号を
含め、複数の終了信号が供給されているが、これらは全
て必要とは限らず、マイクロ命令の構造、テストシーケ
ンスの種類等を考慮して必要なものを適宜選択すれば良
い。また、テストシーケンス終了に関する判定情報が１
種類で済むようなごく簡単な場合には、ROM15およびレ
ジスタ19はこの情報を保持する必要がなくなる。また、
制御回路21はセルフテストの制御を仮想的に表現したも
のであり、簡単な場合、終了信号をそのまま次のテスト
シーケンスの初期化または開始信号として用いる、等も
可能であろう。こうした類いの差異は、本発明のインプ
リメントに関わるものであるに過ぎず、本発明の本質を
損なうものではない。
以上説明したように、この発明の一実施例は構成され
ており、次にこの実施例の作用を説明する。
ここで、第３図に示すように、バス31に接続されてこ
のバス31を介してデータの入出力が行なわれる多数のレ
ジスタ（R1〜Rn）を一括してテストする場合を一例とし
て、作用を説明する。なお、第３図において、LFSR33は
それぞれのレジスタに与えられるデータとなる擬似ラン
ダムパターンを発生するものであり、LFSR35はそれぞれ
のレジスタから読出されたデータをシグネチャ圧縮する
ものである。
まずはじめに、セルフテストを指令すべく制御信号Ｔ
が制御回路21に与えられると、RAR3にＴμＰの先頭アド
レスがセットされ、セルフテストの制御情報を格納する
ROM15の先頭アドレスを保持しているアドレスレジスタ1
7がカウントアップ／ダウン可能になるとともに、ROM15
の先頭アドレスに対応した内容が出力レジスタ19から出
力される。RAR3にセットされたアドレスにしたがってμ
ROM1から読出されたセルフテスト用のマイクロ命令のそ
れぞれのフィールドのうち、バス31に与えられたデータ
を書込むべきレジスタを示す情報が与えられている書込
みフィールドはマスクされ、このフィールドに対応して
カウンタ13から信号TDCOの指令にしたがって出力される
データが、ROM15から与えられるセレクト信号にしたが
って、セレクタ11により選択される。
μROM1から読出され、カウンタ13から出力されたデー
タが書込フィールドに与えられたマイクロ命令は、MIR5
を介してμDEC7に与えられてデコードされる。カウンタ
13がカウントアップまたはカウントダウンをしていくに
つれて、それぞれのレジスタの入出力を制御する制御信
号がそれぞれレジスタに与えられ、LFSR33から発生する
それぞれ異なるデータがそれぞれのレジスタに順次格納
される。
カウンタ13の動作が終了して、カウンタ13の終了信号
10が制御回路21に与えられると、制御回路21はROM15か
ら与えられる判定情報にしたがって各レジスタにデータ
を書込むテストシーケンスの終了を判定する。そして、
制御回路21は、RAR3及びアドレスレジスタ17をカウント
アップあるいはカウントダウンさせ、次の一括したテス
トシーケンスを実行させる。このようにしてテストシー
ケンスを繰り返し実行することにより、各々の機能ブロ
ックのセルフテストが行なわれる。各テストシーケンス
の切替わりについては以上の通りであり、以下では特に
述べないこととする。
次に、μROM1から読出されたマイクロ命令のそれぞれ
のフィールドのうち、バス31にデータを読出すべきレジ
スタを示した情報が与えられている読出しフィールドが
マスクされ、このフィールドに対応してカウンタ13から
出力されるデータが選択される。カウンタ13の出力が読
出しフィールドに与えられたマイクロ命令はμDEC7によ
りデコードされて、制御信号がそれぞれのレジスタに与
えられる。これと同時に、LFSR35を動作状態とし、それ
ぞれのレジスタからデータを順次読出してLFSR35に与
え、シグネチャ圧縮する。
次に、このようなデータの書込み動作及び読出し動作
を、上述した動作におけるLFSR33の出力を反転した出力
をレジスタへの書込みデータとして行なう。これによ
り、バス31に接続されている多数のレジスタの検査、す
なわちそれぞれのレジスタの区別、“0"及び“1"情報の
書込みと読出し試験が行なわれる。なお、マイクロ命令
の読出しフィールド中に空きコードがある場合には、こ
のコードが指定されて不定のデータがシグネチャ圧縮さ
れないように、例えばμDEC7が空きコードを発生しない
ように制御信号を生成するようにする。
このようなセルフテストにあっては、マイクロ命令の
所定のフィールドにカウンタ13からデータを与えるの
で、このセルフテストに要するＴμＰは10ステップにも
満たず、従来に比べてＴμＰを削減することが可能とな
る。
なお、マイクロ命令が前述のようなマイクロループ機
能、マイクロ条件分岐機能を有している場合には、テス
トシーケンスの終了判定及び次のテストシーケンスの開
始をこれらの機能を利用して行なうことができるため、
それぞれのテストシーケンス発生装置からの終了信号は
不要となり、制御が大幅に簡略化される。さらにマイク
ロサブルーチン分岐命令があれば、複雑な構成のテスト
マイクロプログラムを一層少ないマイクロステップ数で
実現することができる。
このようなセルフテストにあって、μROM1に格納され
たＴμＰにおける次のマイクロ命令の実行の条件は、そ
れぞれのテストデータ発生装置の終了信号により決定さ
れるので、ＴμＰの増加は極めて小さく抑えることがで
きる。また、セルフテスト時に出力レジスタ19の出力に
したがってμROM1出力の代わりに、その出力をMIR5に供
給するカウンタ13については、該マイクロ命令の特徴に
応じて簡単なシフト機能等を追加し、一方、各機能ブロ
ックのセルフテストのための入力データ発生器として
は、マイクロプロセッサに通常備えられている例えばRO
M、簡単なシフタ等に加え、さらにテスト専用のデータ
発生器を予め付加しておき、これら全てをセルフテスト
時に適宜制御することにより、各機能ブロックのより詳
細で効率の高いセルフテストを実現することができるよ
うになる。さらに、μROM1とMIR5との間には、セレクタ
11のみが介在するだけであり、μROM1の動作マージンを
損なうことは殆どない。
第４図はこの発明の他の実施例を示す構成図である。
なお、第４図において、第１図と同符号のものは同一機
能を有するものであり、その説明は省略する。同図に示
す実施例の特徴とするところは、第１図に示した実施例
に対して、ROM15に格納していたセルフテストの制御情
報をμROM1に格納し、RAR3がROM15のアドレスレジスタ1
7を兼用するようにしたことにある。セルフテストの制
御情報をμROM1に格納する具体的な方法としては、μRO
M1に格納されるすべてのマイクロ命令の所定のビットに
より、μROM1の出力がマイクロ命令であるかセルフテス
トの制御情報であるかを判別するようにすればよい。
ここにおいても、第１図において述べた如き、インプ
リメントに依存する各種の差異は、いずれも本発明の本
質を損なうものではない。
したがって、この実施例にあっては、セルフテスト制
御情報をμROM1に格納するため、ＴμＰが第１図に示し
た実施例に比べて多少（10〜20％程度）多くなるが、セ
ルフテスト制御情報を格納するROMが不要となり、構成
の簡略化、設計の容易化を図ることができるようにな
る。
［発明の効果］ 以上説明したように、この発明によれば、テストデー
タ発生手段から発生するテストデータを所定のフィール
ドの情報として利用することが可能なテスト用マイクロ
命令を用いて、セルフテストを実行するようにしたの
で、構成の大型化及び複雑化を招くことなく、テスト用
マイクロ命令の増加を抑制することができる。さらに、
マイクロ命令により制御される情報処理装置内の機能ブ
ロックに対するテストデータ発生手段は、該当処理装置
にもともと備えられている機能ブロックまたはセルフテ
ストの目的のために付加したマイクロ命令制御の可能な
機能ブロックを用いることにより、様々なテストデータ
を発生でき、情報処理装置の広範囲にわたって詳細なセ
ルフテストを効率良く行なうことができるようになる。
【図面の簡単な説明】
第１図はこの発明の一実施例の構成を示す図、第２図は
マイクロ命令のフィールド構成を示す図、第３図はバス
に接続されてセルフテストされるレジスタの構成を示す
図、第４図はこの発明の他の実施例の構成を示す図、第
５図はマイクロプログラム制御方式の情報処理装置の構
成を示す図、第６図（Ａ）及び同図（Ｂ）はセルフテス
トの一従来例を示す図である。 １……μROM ５……マイクロ命令レジスタ（MIR） ７……マイクロ命令デコーダ（μDEC） 11……セレクタ 13……カウンタ 15……ROM 21……制御回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−147243（ＪＰ，Ａ) 特開 昭63−52338（ＪＰ，Ａ) 特開 昭56−121148（ＪＰ，Ａ) 特開 昭61−292744（ＪＰ，Ａ) 特開 昭60−27957（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】マイクロプログラム制御方式の情報処理装
    置を内部でテスト用マイクロ命令を用いてテストする情
    報処理装置の自己試験回路にして、 テスト用マイクロ命令における複数のフィールドに対応
    してテストデータを発生するテストデータ発生手段と、 テスト用マイクロ命令を含むマイクロ命令とテストデー
    タ発生手段から発生されるテストデータを入力とし、自
    己試験の実行時にテスト用マイクロ命令における複数の
    それぞれのフィールド毎に、テスト用マイクロ命令又は
    テストデータ発生手段から発生されるテストデータを選
    択して、選択したそれぞれの内容を合わせてテスト用マ
    イクロ命令を生成するテスト用マイクロ命令生成手段と
    を有することを特徴とする情報処理装置の自己試験回
    路。
  2. 【請求項２】前記テストデータ発生手段として機能する
    回路出力を、予め用意された制御情報にしたがって選択
    制御する制御手段 を有することを特徴とする請求項１記載の情報処理装置
    の自己試験回路。
JP63059343A 1988-03-15 1988-03-15 情報処理装置の自己試験回路 Expired - Fee Related JP2986104B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63059343A JP2986104B2 (ja) 1988-03-15 1988-03-15 情報処理装置の自己試験回路
DE68921227T DE68921227T2 (de) 1988-03-15 1989-03-15 Selbstprüfung von Informationsprozessoren.
US07/323,824 US5202978A (en) 1988-03-15 1989-03-15 Self-test circuit of information processor
EP89104574A EP0333153B1 (en) 1988-03-15 1989-03-15 Self-test circuit of information processor
KR1019890003191A KR950007886B1 (ko) 1988-03-15 1989-03-15 정보처리장치의 자기시험회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63059343A JP2986104B2 (ja) 1988-03-15 1988-03-15 情報処理装置の自己試験回路

Publications (2)

Publication Number Publication Date
JPH01233527A JPH01233527A (ja) 1989-09-19
JP2986104B2 true JP2986104B2 (ja) 1999-12-06

Family

ID=13110566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63059343A Expired - Fee Related JP2986104B2 (ja) 1988-03-15 1988-03-15 情報処理装置の自己試験回路

Country Status (5)

Country Link
US (1) US5202978A (ja)
EP (1) EP0333153B1 (ja)
JP (1) JP2986104B2 (ja)
KR (1) KR950007886B1 (ja)
DE (1) DE68921227T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276824A (en) * 1990-01-08 1994-01-04 Motorola, Inc. Data processor having a multi-stage instruction pipe and selection logic responsive to an instruction decoder for selecting one stage of the instruction pipe
US5528600A (en) 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
EP0549949B1 (en) * 1991-12-16 1998-03-11 Nippon Telegraph And Telephone Corporation Built-in self test circuit
FR2707773B1 (fr) * 1993-07-13 1995-08-18 Alcatel Mobile Comm France Circuit intégré du type microcontroleur à mémoire morte masquée contenant un programme générique de test, station de test et procédé de fabrication correspondants.
JP3202439B2 (ja) * 1993-10-07 2001-08-27 富士通株式会社 出力装置のテスト装置
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor
US5592493A (en) * 1994-09-13 1997-01-07 Motorola Inc. Serial scan chain architecture for a data processing system and method of operation
JP2918019B2 (ja) * 1995-08-30 1999-07-12 日本電気株式会社 シングルチップマイクロプロセッサのテスト回路
US5732209A (en) * 1995-11-29 1998-03-24 Exponential Technology, Inc. Self-testing multi-processor die with internal compare points
US6108798A (en) * 1997-07-02 2000-08-22 International Business Machines Corporation Self programmed built in self test
US6239634B1 (en) 1999-05-19 2001-05-29 Parthus Technologies Apparatus and method for ensuring the correct start-up and locking of a delay locked loop
US6262608B1 (en) 1999-05-21 2001-07-17 Parthus Technologies Plc Delay locked loop with immunity to missing clock edges
AU2001227892A1 (en) * 2000-01-14 2001-07-24 Parthus Technologies Plc An algorithmic test pattern generator, with built-in-self-test (bist) capabilities, for functional testing of a circuit
US6629116B1 (en) 2000-05-05 2003-09-30 Koninklijke Philips Electronics N.V. Random sequence generators
US6751765B1 (en) * 2000-11-27 2004-06-15 International Business Machines Corporation Method and system for determining repeatable yield detractors of integrated circuits
US6983398B2 (en) * 2002-04-24 2006-01-03 Hewlett-Packard Development Company, L.P. Testing processors
US7073094B1 (en) * 2002-05-09 2006-07-04 Winbond Electronics Corporation Method and systems for programming and testing an embedded system
WO2005027349A1 (en) * 2003-09-08 2005-03-24 Infineon Technologies Ag Reset-free delay-locked loop
US7590509B2 (en) 2005-06-23 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for testing a processor

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3568155A (en) * 1967-04-10 1971-03-02 Ibm Method of storing and retrieving records
US4048481A (en) * 1974-12-17 1977-09-13 Honeywell Information Systems Inc. Diagnostic testing apparatus and method
JPS54127653A (en) * 1978-03-28 1979-10-03 Toshiba Corp Data processor
US4180861A (en) * 1978-03-31 1979-12-25 Ncr Corporation Selectively operable mask generator
US4313200A (en) * 1978-08-28 1982-01-26 Takeda Riken Kogyo Kabushikikaisha Logic test system permitting test pattern changes without dummy cycles
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
JPS56121148A (en) * 1980-02-27 1981-09-22 Toshiba Corp Arithmetic control equipment
JPS56147243A (en) * 1980-04-15 1981-11-16 Fujitsu Ltd Microprogram control device
US4520439A (en) * 1981-01-05 1985-05-28 Sperry Corporation Variable field partial write data merge
US4441182A (en) * 1981-05-15 1984-04-03 Rockwell International Corporation Repetitious logic state signal generation apparatus
US4797808A (en) * 1981-06-22 1989-01-10 Texas Instruments Incorporated Microcomputer with self-test of macrocode
US4490783A (en) * 1981-07-02 1984-12-25 Texas Instruments Incorporated Microcomputer with self-test of microcode
US4502127A (en) * 1982-05-17 1985-02-26 Fairchild Camera And Instrument Corporation Test system memory architecture for passing parameters and testing dynamic components
US4503536A (en) * 1982-09-13 1985-03-05 General Dynamics Digital circuit unit testing system utilizing signature analysis
US4597080A (en) * 1983-11-14 1986-06-24 Texas Instruments Incorporated Architecture and method for testing VLSI processors
US4641308A (en) * 1984-01-03 1987-02-03 Texas Instruments Incorporated Method of internal self-test of microprocessor using microcode
US4745574A (en) * 1984-10-15 1988-05-17 Motorola, Inc. Microcode testing of PLA's in a data processor
US4825363A (en) * 1984-12-05 1989-04-25 Honeywell Inc. Apparatus for modifying microinstructions of a microprogrammed processor
DE3515802A1 (de) * 1985-05-02 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Anordnung zur schnellen erzeugung von grossen pruefdatenwortmengen in einer pruefeinrichtung
US4920538A (en) * 1985-06-28 1990-04-24 International Business Machines Corporation Method of checking the execution of microcode sequences
US4768195A (en) * 1985-07-03 1988-08-30 Stoner Donald W Chip tester
JPS6298437A (ja) * 1985-10-24 1987-05-07 Oki Electric Ind Co Ltd マイクロコンピユ−タ
JPS6352238A (ja) * 1986-08-20 1988-03-05 Nec Corp マイクロ・コンピユ−タ

Also Published As

Publication number Publication date
KR890015125A (ko) 1989-10-28
JPH01233527A (ja) 1989-09-19
EP0333153B1 (en) 1995-02-22
DE68921227D1 (de) 1995-03-30
DE68921227T2 (de) 1995-08-03
EP0333153A2 (en) 1989-09-20
EP0333153A3 (en) 1991-02-27
KR950007886B1 (ko) 1995-07-21
US5202978A (en) 1993-04-13

Similar Documents

Publication Publication Date Title
JP2986104B2 (ja) 情報処理装置の自己試験回路
Batcher et al. Instruction randomization self test for processor cores
US5416783A (en) Method and apparatus for generating pseudorandom numbers or for performing data compression in a data processor
JP3277900B2 (ja) プログラム検査方法、プログラム検査装置及び、検査プログラムを記憶したコンピュータ読み取り可能な記憶媒体
US4074353A (en) Trap mechanism for a data processing system
US6668339B1 (en) Microprocessor having a debug interruption function
JP4987182B2 (ja) コンピュータシステム
US7010672B2 (en) Digital processor with programmable breakpoint/watchpoint trigger generation circuit
JP4865943B2 (ja) コンピュータシステム
EP1034472A2 (en) An instruction decoder
US5280616A (en) Logic circuit for task processing
US5497459A (en) System for testing instruction queue circuit and central processing unit having the system
JPH0728670A (ja) 情報処理装置
US5129079A (en) Computer system having subinstruction surveillance capability
US5771241A (en) Method and apparatus for embedding operand synthesizing sequences in randomly generated tests
JPS5833965B2 (ja) コンピュ−タ診断方法およびその装置
GB2099618A (en) Algorithmic word generator
JPH04359323A (ja) マイクロコンピュータ
JP2000293394A (ja) Ｂｉｓｔ機能付きプロセッサ
Fuller PDP-11 40E microprogramming reference manual
JPH0530225B2 (ja)
JP3529401B2 (ja) 集積回路
JPS6316350A (ja) マイクロプロセッサ
Campbell A New Real-Time Function Test Generation System for Complex LSI Testing
JPH0683986A (ja) シングルチップ・マイクロコンピュータ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees