JPS58182196A - 信号伝送回路 - Google Patents
信号伝送回路Info
- Publication number
- JPS58182196A JPS58182196A JP57065052A JP6505282A JPS58182196A JP S58182196 A JPS58182196 A JP S58182196A JP 57065052 A JP57065052 A JP 57065052A JP 6505282 A JP6505282 A JP 6505282A JP S58182196 A JPS58182196 A JP S58182196A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- source
- transistor
- transmission gate
- source follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shift Register Type Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＣＣＤ撮像素子，液晶ディスプレイ、メ篭リ装
置等を駆動するためのシフトレジスタに使用して好適な
信号伝送回路に関する。
置等を駆動するためのシフトレジスタに使用して好適な
信号伝送回路に関する。
例えばＣＣＤ撮像素子の水平走査線を１ラインづつ順次
駆動するためのシフトレジスタとして、従来第１図に示
すような回路が用いられていた。
駆動するためのシフトレジスタとして、従来第１図に示
すような回路が用いられていた。
図において、入力端子（υがエンハンスメント型のＭＯ
Ｂ ）ランゾスタＴ、の？−）に接続され、このトラン
ジスタＴ、のソースが接地ライン（２）に接続され、ド
レインがディブレジョン蓋のＭＯＢ ）ランジスタテ富
のソースとグー）に接続され、このトランジスタＴ雪の
ドレインが電源ライン（３）Ｋ接続される。
Ｂ ）ランゾスタＴ、の？−）に接続され、このトラン
ジスタＴ、のソースが接地ライン（２）に接続され、ド
レインがディブレジョン蓋のＭＯＢ ）ランジスタテ富
のソースとグー）に接続され、このトランジスタＴ雪の
ドレインが電源ライン（３）Ｋ接続される。
このトランジスタＴｌ ＊ Ｔ雪のドレインソースの接
続点がトランス２ツシ曹ンｒ−トを構成するエンハンス
メント履のＭＯＢ ）ランジスタＴｓ宜のソースドレイ
ンを通じてトランジスタＴｓ−Ｔｍト同様に接続された
トランジスタＴ４１− Ｔｓｔ Ｋ Ｉｌｉ続ｉ！ｚ
ｔＬ、このトランジスタ’ｒ４１１ Ｔｌｌの接続点が
トランス２ツシ曹ンｙ−）を構成するエンハンスメント
履のＭＯＢ ）ランジスタＴ＠ｌのソースドレインを通
じてトランジスタＴｌ ａ ＴＨと同１！Ｋｍ続された
トランジスタ’ｈｔ＊Ｔ’ｓｔに接続される・・このト
ランジスタＴｓｔ−Ｔ＠１の回路が順次繰ｐ返し接続さ
れる。なお図中符号のｆフィックスの上位を共通、下位
を順次変更して示す。
続点がトランス２ツシ曹ンｒ−トを構成するエンハンス
メント履のＭＯＢ ）ランジスタＴｓ宜のソースドレイ
ンを通じてトランジスタＴｓ−Ｔｍト同様に接続された
トランジスタＴ４１− Ｔｓｔ Ｋ Ｉｌｉ続ｉ！ｚ
ｔＬ、このトランジスタ’ｒ４１１ Ｔｌｌの接続点が
トランス２ツシ曹ンｙ−）を構成するエンハンスメント
履のＭＯＢ ）ランジスタＴ＠ｌのソースドレインを通
じてトランジスタＴｌ ａ ＴＨと同１！Ｋｍ続された
トランジスタ’ｈｔ＊Ｔ’ｓｔに接続される・・このト
ランジスタＴｓｔ−Ｔ＠１の回路が順次繰ｐ返し接続さ
れる。なお図中符号のｆフィックスの上位を共通、下位
を順次変更して示す。
さらに互いに位相の異なるクロック信号φ８．φ。
の供給されるクロック端子（４） 、 （５）がそれぞ
れトランジスタＴｓｓ ａＴＩ・・・及びトランジスタ
Ｔ＠１＋ＴＢ・・・のｆ−）Ｋ接続される。
れトランジスタＴｓｓ ａＴＩ・・・及びトランジスタ
Ｔ＠１＋ＴＢ・・・のｆ−）Ｋ接続される。
この回路におφて、りａツク端子（４） 、 （５）に
Ｆｉ第２図Ａ、Ｂに示すようなりロック信号φ重、φ、
が供給される。これに対して入力端子（１）には例えば
第２図Ｃに示すような信号φ、が供給される。
Ｆｉ第２図Ａ、Ｂに示すようなりロック信号φ重、φ、
が供給される。これに対して入力端子（１）には例えば
第２図Ｃに示すような信号φ、が供給される。
これによってまずトランジスタＴＩＩＴ、の接続点■に
は第２図りに示すような反転電圧Ｖ□が現れる。
は第２図りに示すような反転電圧Ｖ□が現れる。
次にｖｌが信号φ菫でサンプリングされ、トランジスタ
Ｔ４．０ｆｆ−）■にホールドされ、第２図Ｅに示すよ
うな電圧Ｖ、が現れる。これによってトランジスタＴ４
１＃Ｔ１１の接続点■に°は第２図Ｙに示すような反転
電圧■３が現れる。この電圧ＶＳにて例えば第１の水平
走査−が駆動される。
Ｔ４．０ｆｆ−）■にホールドされ、第２図Ｅに示すよ
うな電圧Ｖ、が現れる。これによってトランジスタＴ４
１＃Ｔ１１の接続点■に°は第２図Ｙに示すような反転
電圧■３が現れる。この電圧ＶＳにて例えば第１の水平
走査−が駆動される。
さらにｖｓが信号−１でサンプリングされ、トランジス
タＴｅｌのｆｆ−）■にホールドさｎ１第２図Ｇに示す
ような電圧ｖ４が現われる。これによってトランジスタ
Ｔ！１．Ｔ・１の接続点■、トランジスタＴ４鵞のゲー
ト■、トランジスタＴ４寓、ＴＩ３の接続点■にはそれ
ぞれ第２図Ｈ，Ｉ、Ｊｋ示すような電圧Ｖ＠’ ＋ Ｖ
＠ ＠ Ｖマが現われ、この電圧ｖＴにて第２の水平走
査線が駆動される。以下上述の動作が順次行われる。
タＴｅｌのｆｆ−）■にホールドさｎ１第２図Ｇに示す
ような電圧ｖ４が現われる。これによってトランジスタ
Ｔ！１．Ｔ・１の接続点■、トランジスタＴ４鵞のゲー
ト■、トランジスタＴ４寓、ＴＩ３の接続点■にはそれ
ぞれ第２図Ｈ，Ｉ、Ｊｋ示すような電圧Ｖ＠’ ＋ Ｖ
＠ ＠ Ｖマが現われ、この電圧ｖＴにて第２の水平走
査線が駆動される。以下上述の動作が順次行われる。
ｉこで、トランスミッションダートを構成するトランジ
スタＴｇ１ ｒ Ｔｇｔ・・・のしきい値をｖｔｈとし
てＶ（φ１．φ、） ≧ｖＤＤ＋■ｔｈ（ｖＤＤは電
源ライン（３）の電圧）の条件が満されれば、トランス
２ツシ曹ンｆ−）を通して信号が伝送されるｅ このようにして入力信号φ、Ｎが順次伝送１れ、各水平
走査線が順次駆動される。
スタＴｇ１ ｒ Ｔｇｔ・・・のしきい値をｖｔｈとし
てＶ（φ１．φ、） ≧ｖＤＤ＋■ｔｈ（ｖＤＤは電
源ライン（３）の電圧）の条件が満されれば、トランス
２ツシ曹ンｆ−）を通して信号が伝送されるｅ このようにして入力信号φ、Ｎが順次伝送１れ、各水平
走査線が順次駆動される。
とこ′ろがこの回路において、信号を伝送し次の信号を
得るまでの１段の構成にトランジスタを６素子必要とす
る。このため回路規模が大きくな９、特にＩＣ化した場
合にチップ面積が大きくなって、ＩＣのコストが上がる
などの問題があつ邂、すなわち上述の回路に□おいてト
ランジスタＴ４１ ｍ Ｔｌｌ及びＴ？１１Ｔ＠ｌにて
それぞれ信号が反転されており、同相の信号を得る丸め
に２倍の素子が必要になっている。
得るまでの１段の構成にトランジスタを６素子必要とす
る。このため回路規模が大きくな９、特にＩＣ化した場
合にチップ面積が大きくなって、ＩＣのコストが上がる
などの問題があつ邂、すなわち上述の回路に□おいてト
ランジスタＴ４１ ｍ Ｔｌｌ及びＴ？１１Ｔ＠ｌにて
それぞれ信号が反転されており、同相の信号を得る丸め
に２倍の素子が必要になっている。
また上述の回路において、出力側に容量性の負荷を接続
した場合に、第２図Ｆ、Ｊに示す出力信号の波形が破線
で示すように鈍ってしまう。この場合に隣接の出力信号
の間でオーバーラツプが発生し、例えば撮愉素子に用い
た場合には解偉度が劣化したシ゛、混色によって画儂が
劣化してしまう。
した場合に、第２図Ｆ、Ｊに示す出力信号の波形が破線
で示すように鈍ってしまう。この場合に隣接の出力信号
の間でオーバーラツプが発生し、例えば撮愉素子に用い
た場合には解偉度が劣化したシ゛、混色によって画儂が
劣化してしまう。
さらに上述の回路の場合、トランジスタＴＨａＴｌｌ
ｌ ’ｒａｔ・・・は常にオン状態にあり、このためト
ランジスタＴｌ ＊ Ｔ４ｔ ＃ Ｔｙｔ・・・がオン
になった状態で貫通電流が流れ、極めて大きな電力が消
費されてしまう。
ｌ ’ｒａｔ・・・は常にオン状態にあり、このためト
ランジスタＴｌ ＊ Ｔ４ｔ ＃ Ｔｙｔ・・・がオン
になった状態で貫通電流が流れ、極めて大きな電力が消
費されてしまう。
また各トランジスタが色和領域で駆動されているので、
特に回路を高速で駆動する゛場合に大きな消費電力を必
要とする。
特に回路を高速で駆動する゛場合に大きな消費電力を必
要とする。
さらにエンハンスメント型とデイゾレション型の異なる
素子を用いるので、例えばＩＣ化した場合に製造のプロ
セスが多く必要となってしまう。
素子を用いるので、例えばＩＣ化した場合に製造のプロ
セスが多く必要となってしまう。
また上述の回路において出力点■、■・・・の波形のロ
ーレベルはトランジスタＴ４１ ｅ Ｔａｘ ｓ Ｔａ
ｇ ＋Ｔｌｌ・・・のオン抵抗の比で決定されｒ！＋
ｒ。
ーレベルはトランジスタＴ４１ ｅ Ｔａｘ ｓ Ｔａ
ｇ ＋Ｔｌｌ・・・のオン抵抗の比で決定されｒ！＋
ｒ。
但し、ｒはトランジスタＴ４１１Ｔ４ｍ・・・のオン抵
抗値 ｒはトランジスＩ Ｔ＠１ｓ Ｔｇｌ・・・のオン雪 抵抗値 Ｖｌｌは接地ライン（２）の電圧 とな纂残留電圧Ｖ′が発生している。ここでｖ′必値を
小さくするには、ｒ、 、 ｒｌ Ｏ毘を大暑くすれば
よいが、これはトランジスタ７４１ ｍ ７４ｍ・・・
のチップ面積をトランジスタ’ｒｉｔ＋Ｔ’ｓｘ・・・
よ如かなｐ大きくすることになり・シしい缶とではな
−・−力出力信号でＭＯＳ ）ランノスタを駆動する場
合には、上述のように残留電圧”Ｖ′があると、シきい
値等の問題で制約が多く加わることになる。さらに信号
のダイナ２ツクレイジが残留電圧Ｖ′分少くなるなどの
問題があった。
抗値 ｒはトランジスＩ Ｔ＠１ｓ Ｔｇｌ・・・のオン雪 抵抗値 Ｖｌｌは接地ライン（２）の電圧 とな纂残留電圧Ｖ′が発生している。ここでｖ′必値を
小さくするには、ｒ、 、 ｒｌ Ｏ毘を大暑くすれば
よいが、これはトランジスタ７４１ ｍ ７４ｍ・・・
のチップ面積をトランジスタ’ｒｉｔ＋Ｔ’ｓｘ・・・
よ如かなｐ大きくすることになり・シしい缶とではな
−・−力出力信号でＭＯＳ ）ランノスタを駆動する場
合には、上述のように残留電圧”Ｖ′があると、シきい
値等の問題で制約が多く加わることになる。さらに信号
のダイナ２ツクレイジが残留電圧Ｖ′分少くなるなどの
問題があった。
本発明はこのような点にかんがみ、簡単な構成で従来の
欠点を一掃できるようにし丸ものである。
欠点を一掃できるようにし丸ものである。
以下に図面を参照しながら本発明の一実施例について説
明しよう。
明しよう。
第３図において、入力端子（１）がトランスミッション
ｆ−）を構成ｆｏエンハンスメント製のＭＯＳトランジ
スタ、Ｍｌを通じてエンハンスメント型のＭＯＳトラン
ジスタＭ１．の？−）Ｋ接続される。このトランジスタ
Ｍ冨ｓＯ？”−トノース関にプートストラップ用のコン
デンサＣ１１が接続される。ｉたトランジスタＭｌｌの
ドレインがトランスミッションｆ−）を構成するエンハ
ンスメントｍのＭＯＳ ）ランジスタＭ４１のｆ−）に
接続される。さらにトランジスタ４ｔのソースがトラン
ジスタＭ４１のドレインソース間を通じてエンハンスメ
ント型のＭＯＳ トランジスタＭｓ、の、ダートに接続
される。このトランジスタ４ｓ、１１）？” ）ソー
ス間にプートストラップ用のコンデンサＣ６息が接続さ
れる。またトランジスタＭｉｌのドレインがトランスミ
ッションｆ−）を、構成する。エンハンスメ・、ント型
のＭＯＳ ）２ンゾスタＭ？１のｆ−）に接続される。
ｆ−）を構成ｆｏエンハンスメント製のＭＯＳトランジ
スタ、Ｍｌを通じてエンハンスメント型のＭＯＳトラン
ジスタＭ１．の？−）Ｋ接続される。このトランジスタ
Ｍ冨ｓＯ？”−トノース関にプートストラップ用のコン
デンサＣ１１が接続される。ｉたトランジスタＭｌｌの
ドレインがトランスミッションｆ−）を構成するエンハ
ンスメントｍのＭＯＳ ）ランジスタＭ４１のｆ−）に
接続される。さらにトランジスタ４ｔのソースがトラン
ジスタＭ４１のドレインソース間を通じてエンハンスメ
ント型のＭＯＳ トランジスタＭｓ、の、ダートに接続
される。このトランジスタ４ｓ、１１）？” ）ソー
ス間にプートストラップ用のコンデンサＣ６息が接続さ
れる。またトランジスタＭｉｌのドレインがトランスミ
ッションｆ−）を、構成する。エンハンスメ・、ント型
のＭＯＳ ）２ンゾスタＭ？１のｆ−）に接続される。
さらにトランジスタＭｌｌのソースがトランジスタＭｆ
ｌのドレインソース関を通じて次段の回路に接続される
―さらにトランジスタＭＳ、 、 Ｍ、、のソースがエ
ンハンスメント型のＭＯＳ トランジスタＭｌ１ ＊
Ｍ・１のダートに接続される。このトランジスタＭ＠Ｈ
＊Ｍｌｌのソーストレインがそれぞれ２つ前のトランジ
スタＭＩＸｅ ＭＢＢのソースと接地ライン（２）との
間に接続される。
ｌのドレインソース関を通じて次段の回路に接続される
―さらにトランジスタＭＳ、 、 Ｍ、、のソースがエ
ンハンスメント型のＭＯＳ トランジスタＭｌ１ ＊
Ｍ・１のダートに接続される。このトランジスタＭ＠Ｈ
＊Ｍｌｌのソーストレインがそれぞれ２つ前のトランジ
スタＭＩＸｅ ＭＢＢのソースと接地ライン（２）との
間に接続される。
このトランジスタＭ、、ｌ Ｍ２Ｓ ８ Ｍｇｌ ＊
Ｍｌｌｍ Ｍｓｌ ＊ＭＩＳ及びコンデンサＣ＠１ｉＣ
Ｈの回路が順次繰シ返し接続される。
Ｍｌｌｍ Ｍｓｌ ＊ＭＩＳ及びコンデンサＣ＠１ｉＣ
Ｈの回路が順次繰シ返し接続される。
さらにクロック端子（４）がトランジスタＭ１のダート
及びトランジスタＭｓ１．ｙＬｓ１・・・のドレインに
接続され、クロック端子（５）がトランジスタＭｕ ６
Ｍｇｍ・・・のドレインに接続される。
及びトランジスタＭｓ１．ｙＬｓ１・・・のドレインに
接続され、クロック端子（５）がトランジスタＭｕ ６
Ｍｇｍ・・・のドレインに接続される。
この回路において、クロック端子（４） 、 （５）
％入力端子（１）Ｋはそれぞれ第４図ム、Ｂ、ＣＫ示す
ような信号φ重、φ１．φ！Ｎが供給される。ここで信
号φ１．φ、ノハイレペルｔ Ｖｔ Ｎ ローレベルヲ
ｖＬトＬ、（１号φ、のハイレベルｔ Ｖｎ’ 、’、
−レベルをｖＬとする。また信号φ鵞、φ冨の／９ルス
を図示のように（０）、［１２）・・・・・・、（２１
）、（２２）・・・・−・とする、またＭＯＳ トラン
ジスタのし龜い値を全て、ｖｔ ｈとする。
％入力端子（１）Ｋはそれぞれ第４図ム、Ｂ、ＣＫ示す
ような信号φ重、φ１．φ！Ｎが供給される。ここで信
号φ１．φ、ノハイレペルｔ Ｖｔ Ｎ ローレベルヲ
ｖＬトＬ、（１号φ、のハイレベルｔ Ｖｎ’ 、’、
−レベルをｖＬとする。また信号φ鵞、φ冨の／９ルス
を図示のように（０）、［１２）・・・・・・、（２１
）、（２２）・・・・−・とする、またＭＯＳ トラン
ジスタのし龜い値を全て、ｖｔ ｈとする。
これによってまず
ｖ、Ｈ≦ｖＩｉ−ｖｔｈ −・−−−−
（１）であれば、信号φ、は信号φ１のＡルス〔１２〕
にてトランジスタＭ１を伝送され、トランジスタＭｌｌ
のｃ−１’ト■には第４図りに示すような電圧ｖ１が現
れる。
（１）であれば、信号φ、は信号φ１のＡルス〔１２〕
にてトランジスタＭ１を伝送され、トランジスタＭｌｌ
のｃ−１’ト■には第４図りに示すような電圧ｖ１が現
れる。
次にトランジスタＭｌｌのソース■の電圧Ｖ鵞（第４図
Ｅ）は、初め Ｖｔ −Ｖ寓 −ＶＨ’ −ＭＬ ）Ｖｔｈ
−・ ”−（２）であるから、トラン
ジスタＭａｔはオンし■、ヨｖＬ
・・・・・・（３）となる、そして信号φ１の／ぐ
ルス〔２２〕が来ると電圧ｖ１はコンデンサＣ１１を通
じて持ち上げられ、０” ・・・・・・（
４）■・”””ｃ、＋ｃ、” 但し、ＣＩはブートストラップ容量 Ｃ８はトランジスタＭｓ、Ｏｒ−ト のストレー容量 となり、このとき Ｖｓ−Ｖｔｈ≧ｖｌ−・−（５） ならば ｖ２寓ｖＭ′ ・・・・−（６）
トナり、）ツンジスタＭｌｌのソース■にΔシス〔２２
〕が抜き出される。
Ｅ）は、初め Ｖｔ −Ｖ寓 −ＶＨ’ −ＭＬ ）Ｖｔｈ
−・ ”−（２）であるから、トラン
ジスタＭａｔはオンし■、ヨｖＬ
・・・・・・（３）となる、そして信号φ１の／ぐ
ルス〔２２〕が来ると電圧ｖ１はコンデンサＣ１１を通
じて持ち上げられ、０” ・・・・・・（
４）■・”””ｃ、＋ｃ、” 但し、ＣＩはブートストラップ容量 Ｃ８はトランジスタＭｓ、Ｏｒ−ト のストレー容量 となり、このとき Ｖｓ−Ｖｔｈ≧ｖｌ−・−（５） ならば ｖ２寓ｖＭ′ ・・・・−（６）
トナり、）ツンジスタＭｌｌのソース■にΔシス〔２２
〕が抜き出される。
さらに信号φｍＫ同期してトランジスタＭ４１がオンと
な夕、ノ々シス〔２２〕がトランジスタＭＳ１の？ −
ト■にも蓄積される。そしてこのゲート■の電圧Ｖｓ
（第４図Ｆ）が Ｖｓ冨ｖ、 ”” ”・（７）
になることによってトランジスＩ Ｍａｌがオンし、ト
ランジスタＭａｌと同様の動作上トランジスタ４ｓｌ）
ソース■に／臂シス〔１３〕が抜龜出される（１１４図
Ｇ）。
な夕、ノ々シス〔２２〕がトランジスタＭＳ１の？ −
ト■にも蓄積される。そしてこのゲート■の電圧Ｖｓ
（第４図Ｆ）が Ｖｓ冨ｖ、 ”” ”・（７）
になることによってトランジスＩ Ｍａｌがオンし、ト
ランジスタＭａｌと同様の動作上トランジスタ４ｓｌ）
ソース■に／臂シス〔１３〕が抜龜出される（１１４図
Ｇ）。
以下同様にしてトランシスＩ Ｍｓｓｇ Ｍ、、−・・
・・のノーＸ■、■・・・・・・に信号φ！、φｓ （
Ｄ ＋ ／４ルス（２３”ｌ 。
・・のノーＸ■、■・・・・・・に信号φ！、φｓ （
Ｄ ＋ ／４ルス（２３”ｌ 。
〔１４〕・・・−・が抜き出される（第４図１．Ｋ・・
・・・・）。
・・・・）。
従ってこの回路において、入力信号φ！ヨが順次伝送さ
れ、トランジスタＭｌｌ ＃ ４１１ ＭＨ＋ ＭＢ・
・・・・・のソースに順次パルスが［１）出される。そ
してこの／ぐシスにて例えば水平走査線を順次駆動する
ことができる。
れ、トランジスタＭｌｌ ＃ ４１１ ＭＨ＋ ＭＢ・
・・・・・のソースに順次パルスが［１）出される。そ
してこの／ぐシスにて例えば水平走査線を順次駆動する
ことができる。
さらに第４図にお−て、電圧Ｖｌ ＃ ＶＢ ＊ ＶＢ
・・・・・・の電圧の上昇Ｖ、は、コンデンｔ Ｃｓｔ
＃ Ｃ４ｘ・・・・・・のプートストラップ効果によ
るものであυ、である、ｔた電圧ｖ３の電圧の降下Ｖ、
は（Ｃｍ＋Ｃａ）ｖＨの電荷が分配されることによｐ発
生されるものでＶｌ （Ｃ１＋Ｃ１） ” Ｖｍ （Ｃ
ｍ＋Ｃ１） ＋ＶＩ ＣＬよシ 但し、Ｃ１は負荷の容量 である。
・・・・・・の電圧の上昇Ｖ、は、コンデンｔ Ｃｓｔ
＃ Ｃ４ｘ・・・・・・のプートストラップ効果によ
るものであυ、である、ｔた電圧ｖ３の電圧の降下Ｖ、
は（Ｃｍ＋Ｃａ）ｖＨの電荷が分配されることによｐ発
生されるものでＶｌ （Ｃ１＋Ｃ１） ” Ｖｍ （Ｃ
ｍ＋Ｃ１） ＋ＶＩ ＣＬよシ 但し、Ｃ１は負荷の容量 である。
ここでトランスファー１＃Ｍ＠、・・・・・・は出力部
■。
■。
■・・・・・・に現われる容量結合性及び電荷分配によ
蕃残留電圧を軽減するためのもので、例えば上述の電圧
降下ｖ１において、（Ｃｍ ＋ Ｃｍ ） Ｖｇの電荷
が・母シス（２３） Ｋ同期してリセットされるので、
これＫよる残留電圧の発生が無くなるものである。
蕃残留電圧を軽減するためのもので、例えば上述の電圧
降下ｖ１において、（Ｃｍ ＋ Ｃｍ ） Ｖｇの電荷
が・母シス（２３） Ｋ同期してリセットされるので、
これＫよる残留電圧の発生が無くなるものである。
また電圧Ｖ４ ｍ Ｖｇ・・・・・・の電圧の降下Ｖ。
は、電圧ｖｌ、ｖ、・・・・・・の変化がＣＢ Ｉ Ｃ
Ｌを介して現われたもので である。そしてこの電圧ｖｅはｄシス［２４〕％（２５
）・・・・・・Ｋ同期してリセットされる。
Ｌを介して現われたもので である。そしてこの電圧ｖｅはｄシス［２４〕％（２５
）・・・・・・Ｋ同期してリセットされる。
さらに電圧Ｖ、、Ｖ、・・・・・・及びｖ、ｅｖ、−・
・・・の残留電圧ｖＤは、電圧Ｖ＠ ａ ＶＣがリセッ
トされたときの変化がＣＢ ＊ ＣＢを介して現われる
もの及びそれが伝送されたもので である。
・・・の残留電圧ｖＤは、電圧Ｖ＠ ａ ＶＣがリセッ
トされたときの変化がＣＢ ＊ ＣＢを介して現われる
もの及びそれが伝送されたもので である。
ここで負荷としてＣＣＤ ｇ像素子あるいは液晶ディス
プレイ等の容量性の負荷を用いた場合にはｃ、 ＞ ｃ
＠ ａ Ｃ，・・・・・・・・・（６）であ、るので、
上述のＶ、 ａ ＶＣは略零とな９、従ってＶＤも略零
となる。
プレイ等の容量性の負荷を用いた場合にはｃ、 ＞ ｃ
＠ ａ Ｃ，・・・・・・・・・（６）であ、るので、
上述のＶ、 ａ ＶＣは略零とな９、従ってＶＤも略零
となる。
またコンデンサ０１１ ａ Ｃ・ｌ・・・・・・の容量
値Ｃ１は、上述の（４） 、 （５）式から であり、またトランスファーｒ−）となるトランジスタ
Ｍｌ、 ＆［４１、ｌｈｌ ｍ＋ ＋＋ Ｏ耐圧−１ｉ
ＢＹ トしタトきであり、これらの２式から求めて の関に選べばよい。
値Ｃ１は、上述の（４） 、 （５）式から であり、またトランスファーｒ−）となるトランジスタ
Ｍｌ、 ＆［４１、ｌｈｌ ｍ＋ ＋＋ Ｏ耐圧−１ｉ
ＢＹ トしタトきであり、これらの２式から求めて の関に選べばよい。
こうして入力信号φ、の伝送が行われるわけであるが、
本発明によれば上述した従来の欠点１−場することがで
きた・ すなわち、上述の回路において、信号を伝送し次の信号
を得るまでの１段の構成が例えばトランジスタＭ、ｌ
、Ｍ２Ｓ 、Ｍ、、、コンデンサＣｓ１０４素子のみで
ある。従って回路規模が小さく、ＩＣ化し九場合のチッ
プ面積も小さくなる。
本発明によれば上述した従来の欠点１−場することがで
きた・ すなわち、上述の回路において、信号を伝送し次の信号
を得るまでの１段の構成が例えばトランジスタＭ、ｌ
、Ｍ２Ｓ 、Ｍ、、、コンデンサＣｓ１０４素子のみで
ある。従って回路規模が小さく、ＩＣ化し九場合のチッ
プ面積も小さくなる。
また出力信号がクロック信号φ！、φ禽のΔシスを抽出
する形で形成されるので、上述のようにタロツタ信号φ
ｌ、φ、のＡシスを短くすることにより容易に出力信号
のオーバーラツプを無くすことができる。
する形で形成されるので、上述のようにタロツタ信号φ
ｌ、φ、のＡシスを短くすることにより容易に出力信号
のオーバーラツプを無くすことができる。
さらに従来の回路のように貫通電流が流れるととがない
ので、消費電力が極めて小さくなる。
ので、消費電力が極めて小さくなる。
まえ各トランジスタが直線領域で駆動されてｂるので、
容易に高速駆動を行うことができ、それによって消費電
力が大きくなることもない。
容易に高速駆動を行うことができ、それによって消費電
力が大きくなることもない。
さらにクロック信号−１，φ麿のそれぞれによって出力
信号が得られるので、り費ツク信号の周披数管従来の１
にすることがで龜、これによっても消費電力が小さくな
る。
信号が得られるので、り費ツク信号の周披数管従来の１
にすることがで龜、これによっても消費電力が小さくな
る。
を九例、ｔｉｌｔ二ンへンスメント蓋の素子のみで一少
くてすみ、容１かつ安価に回路を形成できる。
くてすみ、容１かつ安価に回路を形成できる。
さらＫこの回路にお−て残留電圧ＶＤは、極めて小さく
略零になる。従ってしきい値等の制約がなくなシ、ダイ
ナ建ツタレンゾも最大限利用する仁とができる。
略零になる。従ってしきい値等の制約がなくなシ、ダイ
ナ建ツタレンゾも最大限利用する仁とができる。
また第２図は本発明Ｏ他の例を示す０図においてトラン
ジスタ’１ ＃ Ｍ２Ｓ ｅ Ｍｔｋ・・・・・・と？
−）が共通接続されたトランジスタＭ／ ａ Ｍ４（＃
Ｍｙｌ’・・・・・・を設け、このトランジスタＭ／
ｍ Ｍ４１′ｗ ＭＨ’・・・・・・のソースドレイ
ンをそれぞれ次のトランジスタＭ＊１ ｅ Ｍｌｉ ｅ
Ｍａｍ・・・・・・のソースと接地ライン（２）との
関に接続する。
ジスタ’１ ＃ Ｍ２Ｓ ｅ Ｍｔｋ・・・・・・と？
−）が共通接続されたトランジスタＭ／ ａ Ｍ４（＃
Ｍｙｌ’・・・・・・を設け、このトランジスタＭ／
ｍ Ｍ４１′ｗ ＭＨ’・・・・・・のソースドレイ
ンをそれぞれ次のトランジスタＭ＊１ ｅ Ｍｌｉ ｅ
Ｍａｍ・・・・・・のソースと接地ライン（２）との
関に接続する。
従ってこの回路におｈてトランジスタＭ＊’＃Ｍ４１’
６Ｍ１１′・・・・・・Ｋよって、上述の電圧Ｖ、〜ｖ
Ｄがリセットされ、各部の波形は第６図のようになる。
６Ｍ１１′・・・・・・Ｋよって、上述の電圧Ｖ、〜ｖ
Ｄがリセットされ、各部の波形は第６図のようになる。
こうしてこの回路によれば、１．＊ｍｌ＋の素子数はｌ
素子増るが、残留電圧をさらに小さく、略無視し得る値
とすることができる。
素子増るが、残留電圧をさらに小さく、略無視し得る値
とすることができる。
とζろで上述の回路にお＾て、ＭＯＢ ）ランジスタは
次のように構成される。第７図にお込て、Ｐ形のサクス
トレートα〃の上に、Ｎ＋のソース領域（６）及びドレ
イン領域（至）が形成される。そしてソース領域（６）
とげレイン領域（至）の間の素子の表面に組０゜層α◆
が設けられ、その上Ｋｒ−）電極（ロ）が被着形成され
る。
次のように構成される。第７図にお込て、Ｐ形のサクス
トレートα〃の上に、Ｎ＋のソース領域（６）及びドレ
イン領域（至）が形成される。そしてソース領域（６）
とげレイン領域（至）の間の素子の表面に組０゜層α◆
が設けられ、その上Ｋｒ−）電極（ロ）が被着形成され
る。
従ってこのようなＭＯＢ ）ツンジスタにおいて、ｒ−
）電極（ロ）とソース領域（６）とが対内する部分（至
）においてコンデンサが形成され、容量を持つ、また？
−）電位が高くなるとソース領域（至）とドレイン領域
（２）との関にチャンネル（ロ）が形成され、仁のとき
？−）電極に）とチャンネル（財）との間にお−てもコ
ンデンサが形成される。
）電極（ロ）とソース領域（６）とが対内する部分（至
）においてコンデンサが形成され、容量を持つ、また？
−）電位が高くなるとソース領域（至）とドレイン領域
（２）との関にチャンネル（ロ）が形成され、仁のとき
？−）電極に）とチャンネル（財）との間にお−てもコ
ンデンサが形成される。
そこで上述の回路において、コンデンサＣＳｔ ＃（１
１＋＋・・・・としてｇｏｓ トランジスタＭａｌ ＊
ＭＩｌ −−のｒ−）とソースあるいはチャンネルと
の関０１１量を用いることができる。その場合の回路構
成は第８図のようになる。
１＋＋・・・・としてｇｏｓ トランジスタＭａｌ ＊
ＭＩｌ −−のｒ−）とソースあるいはチャンネルと
の関０１１量を用いることができる。その場合の回路構
成は第８図のようになる。
そしてさらにＭＯＢ ）ランジスタだけでは容量が足〕
な＾場合に％第３図の１５にコンデンサを設けてもよい
・なおその場合の＝ンデンすは、菖９図に示すようにＭ
ＯＢ ）ランゾスタＭＨ１Ｍ・１ ・・・・・・のｆ−
）とソースドレインとの間の容量管用いてもよｉｎ、ｔ
たζＯ場場合Ｍｏｌ ）ランゾスタＭ３１゜Ｍ−１−・
−はエン＾ンスメント型でもディブレジョン型でもよ−
。
な＾場合に％第３図の１５にコンデンサを設けてもよい
・なおその場合の＝ンデンすは、菖９図に示すようにＭ
ＯＢ ）ランゾスタＭＨ１Ｍ・１ ・・・・・・のｆ−
）とソースドレインとの間の容量管用いてもよｉｎ、ｔ
たζＯ場場合Ｍｏｌ ）ランゾスタＭ３１゜Ｍ−１−・
−はエン＾ンスメント型でもディブレジョン型でもよ−
。
第１図は従来の回路の接続図、第２図はその説明のため
の波形図、縞Ｓ図は本発明の一例の接続図、第４図はそ
の説明のための波形図、第５図は他の例の接続図、第６
図はその説明のための波形図、第７図はＭＯ８トランジ
スタの構成図、第８図、第９図は本発明のさらに他の例
の接続図である。 ＋１） ＃′ｉ入力端子、（２）は接地ライン、（４）
、 （５）はクロック端子・ＭｌａＭ＠１ ＊Ｍ４１
ａｌｍｓ ａＭｔｌｍｌａｓ ｔＭｓｘ・・・・−・
はＭＯＢ ）ランジスタ、ｃｓｔ ＃ ｃ＠ｔ ＋＋
＋＋・はコンデンサである。 同 松隈秀！、Ｉ４ 第１図 第３図 第２図 第４図 Ｋ ＶＪＩ −一 第５図 第７図 第６図 Ｋ ％ 第８図 −５゛ｌ
の波形図、縞Ｓ図は本発明の一例の接続図、第４図はそ
の説明のための波形図、第５図は他の例の接続図、第６
図はその説明のための波形図、第７図はＭＯ８トランジ
スタの構成図、第８図、第９図は本発明のさらに他の例
の接続図である。 ＋１） ＃′ｉ入力端子、（２）は接地ライン、（４）
、 （５）はクロック端子・ＭｌａＭ＠１ ＊Ｍ４１
ａｌｍｓ ａＭｔｌｍｌａｓ ｔＭｓｘ・・・・−・
はＭＯＢ ）ランジスタ、ｃｓｔ ＃ ｃ＠ｔ ＋＋
＋＋・はコンデンサである。 同 松隈秀！、Ｉ４ 第１図 第３図 第２図 第４図 Ｋ ＶＪＩ −一 第５図 第７図 第６図 Ｋ ％ 第８図 −５゛ｌ
Claims (1)
- 【特許請求の範囲】 １、 入力信号がソースホロアに供給され、このソース
ホロアのゲートソース関にプートストラップ用の容量成
分が持たせられ、上記ソースホロアカ１らの信号が第１
のトランスきツシ璽ンゲートを通じ【次段に供給され、
上記ソースホｐア及び第１のトランスミッションゲート
からなる囲路力を順次接続され、上記ソースホはア及び
第１のトランスミフシ１ンゲートが各段ととに交互に異
なる位相で駆動されることにより、上記入力信号力を各
段ごとに順次伝送されると共に、上記ソースホロアのソ
ースに得られる信号で駆動されるＩｉ２のトランスミッ
ションゲートが設けられ、このＩｉ３のトランスミッシ
ョンゲートにて前段の信号ｂ１リセットされるようＫし
た信号伝送回路。 ２ 人力信号がソースホロアに供給され、このソースホ
ロアのゲートソース関にプートストラップ用の容量成分
が持たせられ、上記ソースホ關アからの信号が第１のト
ランスミッションゲートを通じ【次段に供給され、上記
ソースホロア及び第１のトランスミッションゲートから
なる囲路が順次接続され、上記ノースホロア及び第１の
トランスミッションゲートが各段ごとに交互に異なる位
相で駆動されることにより、上記入力信号が各段ととＫ
１１次伝送され、上記ソースホロアのソースに得られる
信号で駆動される第２のトランスミッションゲートが設
ｆｆうｔＬ、この第２のトランスミッションゲートにて
前段の信号がリセットされると共に、上記第１のトラン
スミッションゲートと同相で駆動される第３のトランス
ミッションゲートが設けられ、この第３のトランスミッ
ションゲー）Ｋて次段の（Ｉｉ−ｊ）がリセットされる
ようにした信号伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065052A JPS58182196A (ja) | 1982-04-19 | 1982-04-19 | 信号伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065052A JPS58182196A (ja) | 1982-04-19 | 1982-04-19 | 信号伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182196A true JPS58182196A (ja) | 1983-10-25 |
| JPH0375960B2 JPH0375960B2 (ja) | 1991-12-03 |
Family
ID=13275794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57065052A Granted JPS58182196A (ja) | 1982-04-19 | 1982-04-19 | 信号伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182196A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349057B1 (ko) * | 2000-11-22 | 2002-08-17 | 주식회사 티엘아이 | 쉬프트 레지스터의 스테이지에 대응하여 구동되는홀딩기를 가지는 이미지 센서 회로 |
| JP2004524639A (ja) * | 2001-02-13 | 2004-08-12 | サムスン エレクトロニクス カンパニー リミテッド | シフトレジスタ及びこれを利用した液晶表示装置 |
| EP1903552A2 (en) | 2006-09-22 | 2008-03-26 | Samsung SDI Co., Ltd. | Scan driver and scan signal driving method and organic light emitting display using the same |
| JP2014032737A (ja) * | 2006-01-07 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、表示モジュール及び電子機器 |
-
1982
- 1982-04-19 JP JP57065052A patent/JPS58182196A/ja active Granted
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349057B1 (ko) * | 2000-11-22 | 2002-08-17 | 주식회사 티엘아이 | 쉬프트 레지스터의 스테이지에 대응하여 구동되는홀딩기를 가지는 이미지 센서 회로 |
| JP2004524639A (ja) * | 2001-02-13 | 2004-08-12 | サムスン エレクトロニクス カンパニー リミテッド | シフトレジスタ及びこれを利用した液晶表示装置 |
| JP2014032737A (ja) * | 2006-01-07 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、表示モジュール及び電子機器 |
| US9406699B2 (en) | 2006-01-07 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device having the same |
| US10325932B2 (en) | 2006-01-07 | 2019-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device having the same |
| US11133335B2 (en) | 2006-01-07 | 2021-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device having the same |
| US11563037B2 (en) | 2006-01-07 | 2023-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device having the same |
| US12027532B2 (en) | 2006-01-07 | 2024-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device having the same |
| EP1903552A2 (en) | 2006-09-22 | 2008-03-26 | Samsung SDI Co., Ltd. | Scan driver and scan signal driving method and organic light emitting display using the same |
| EP1903552A3 (en) * | 2006-09-22 | 2009-05-27 | Samsung Mobile Display Co., Ltd. | Scan driver and scan signal driving method and organic light emitting display using the same |
| US8130183B2 (en) | 2006-09-22 | 2012-03-06 | Samsung Mobile Display Co., Ltd. | Scan driver and scan signal driving method and organic light emitting display using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0375960B2 (ja) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102473024B1 (ko) | 시프트 레지스터 유닛, 게이트 구동 회로, 디스플레이 장치 및 구동 방법 | |
| CN109935199B (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
| KR960008100B1 (ko) | 용량성 부하의 주사방법 및 주사회로 | |
| US8531376B2 (en) | Bootstrap circuit, and shift register, scanning circuit, display device using the same | |
| US4805026A (en) | Method for driving a CCD area image sensor in a non-interlace scanning and a structure of the CCD area image sensor for driving in the same method | |
| JP3871439B2 (ja) | 固体撮像装置およびその駆動方法 | |
| US20210065829A1 (en) | Shift register, driving method thereof, gate driving circuit and display panel | |
| US9948876B2 (en) | Charge conservation in pixels | |
| US4011402A (en) | Scanning circuit to deliver train of pulses shifted by a constant delay one after another | |
| US6812768B2 (en) | Input circuit, display device and information display apparatus | |
| US20060158540A1 (en) | Solid-state image pickup device and image pickup method | |
| JPS58182196A (ja) | 信号伝送回路 | |
| US20200185048A1 (en) | Shift register unit, method of driving the same, gate driving circuit and display device | |
| US4538288A (en) | Shift register circuit with multiple, tapped outputs having pull-down transistors | |
| US5199053A (en) | Charge transfer device output | |
| US6456270B1 (en) | Integrated circuit device and liquid crystal display apparatus using the same | |
| CN113574859B (zh) | 具有降低奇偶效应的矩阵检测器 | |
| US4631739A (en) | High dynamic range charge amplifier | |
| US5237422A (en) | High speed clock driving circuitry for interline transfer ccd imagers | |
| CN101894540B (zh) | 驱动信号产生电路及其信号产生方法 | |
| JPH0634360B2 (ja) | 信号伝送回路 | |
| JPS6133016A (ja) | 信号伝送回路 | |
| JPS58182195A (ja) | 信号伝送回路 | |
| JP2001045377A (ja) | Ｍｏｓ型イメージセンサ | |
| JPS6313582A (ja) | 固体撮像装置 |