JPS58154906A - 差動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、差動回路に係シ、とりわけ、同差動回路を構
成するトランジスタの外部ベース抵抗及び外部エミッタ
電流に起因する共通エミッタ電流の変化に対するコレク
タ電流の変化を直線性とすることに関する。

第１図は従来の差動トランジスタ対を示すものである。

同図において１，２は差動回路を構成するトランジスタ
対、３，４は上記トランジスタ対への各ペース端子であ
る。ｖＢｌをトランジスタ１のペース電圧、Ｖｌ１２を
トランジスタ２のベース電圧、ＩＣ１をトランジスタ１
のコレクタ電流、工Ｃ２をトランジスタ２のコレクタ電
流、工３をトランジスタ１とトランジスタ２のエミッタ
電流の和である共通エミッタ電流とすれば、これらの値
の関係は良く知られているように、 で示すことができる。上記（１）　ｔ　（２）式におい
て、Ｉｃ１と工５及びＩｃ２と工５の関係は一次の関数
式で一部されてお勺、工３の変化とＩｃ１の変化の関係
及び工５の変化とＩｃ２の変化の関係の間に非直線性の
発生を見ることはできないように見える。しかし、これ
はトランジスタ１及び２の外部ベース抵抗及び外部エミ
ッタ抵抗の影響を、無視した場合であシ、実際には配線
抵抗や、外部ベース抵抗及び外部エミッタ抵抗の影響に
より非直線性が発生する。

第２図によシ、この非直線性の発生を説明する。

同図において、第１図と同一番号は同一物を示し、６．
６はトランジスタ１，２の外部抵抗を含むベース抵抗、
７，８はトランジスタ１，２の外部抵抗を含むエミッタ
抵抗を示す。従って、ベース抵抗６と６の値をｒｂｂ’
、エミッタ抵抗７と８の値をｒ　′、Ｉｃ１とトランジ
スタ１のコレクタ電流、ｅ ＩＣ２ヲトランジスタ２のコレクタ電流、工３をトラン
ジスタ１と２の共通エミッタ電流とすれば、これらの値
の関係は ・工５・・・・・・・・・・・・（３）・・・・・・・
・・　（４） となる。ここに、ｈＦＥはトランジスタ１及び２の電流
増巾率である。

ここで、ベース抵抗及びエミッタ抵抗の影響を考慮する
と（３１、（４）式で示すようにＩＣｉとＩ５及びＩｃ
２とＩ３の関係は一次の関数式とはならず、これらの電
流レベル間の関係によって変動する非直線性が発生する
ことになる。このような非直線性が発生すると、工３を
変化させて用いる例えば電子ボリウムのような回路にお
いては歪の発生を見ることになシ問題である。

本発明は、かかる問題を除くことを目的とするもので、
差動回路のコレクタ出力の一部をベースに帰還させるこ
とにより、コレクタ電流と共通エミッタ電流間の非直線
性をなくし、完全な直線性とする差動回路を提供するも
のである。

第３図に本発明の一実施例に係る差動回路を示す。同図
において、第１図、第２図と同一番号は同一物を示し、
９と１０はトランジスタ１，２のコレクタ回路に設けら
れた、コレクタ出力の一部を取シ出す回路である。トラ
ンジスタ１のコレクタ出力より出力回路９によって取り
出されたコレクタ出力の一部は岐路１１を通り、トラン
ジスタ２０ベース回路に設けられた加算回路１２に加え
られ、トランジスタ２のベース電圧の一部となり差動回
路の制御電圧の一部となる。同様に、トランジスタ２の
コレクタ出力よシ同出力回路１ｏによって取り出された
コレクタ回路の一部は岐路１３を通り、トランジスタ１
のベース回路に設けられた加算回路１４に加えられて、
トランジスタ１のベース電圧の一部となシ差動回路の制
御電圧の一部となる。かかる回路において、前記岐路１
１に取り出す出力と加算回路１２により、トランジスタ
２０ペース電圧の一部となる値ＶＢ２をｖＢ２−（ｒｅ
ｅ’　十”ｂｂ／ｈＦＫ　）”ｃｌ　’・・・・・・・
・（６）また、前記岐路１３に取り出す出力と加算回路
１４によシトランジスタ１のベース電圧の一部となる値
ＶＩ３＋を ＶＢｌ−（ｒｅｅ’＋　ｒｂｂ／ｈ、Ｅ）　ＩＣ２−−
−（６）となるように９．１０，１２．１４の各構成を
各々定めれば、共通エミッタ電流Ｉ３とトランジスタ１
の３レクタ電流ＩＣ１及びトランジスタ２のコレクタ電
流Ｉｃ２との関係は、 となる。

（力、（８）式は、前記（１）　、　（２）式と同一で
あり、工３とＩＣ，及びＩ３とＩＣ２の関係は、完全な
一次の関数式となっていることがわかシ、差動回路を構
成するトランジスタのベース抵抗及びエミッタ抵抗に起
因する、工３とＩＣ１及び工３とＩＣ２間の非直線性は
完全に取り除かれており、工３とＩｃ、及び工３とＩｃ
２の関係は完全に直線的となっている。

なる値の抵抗を挿木することなど、により容易に得るこ
Ａができ実用上の支障はない。

第４図は、第３図の加算回路１２．１４を減算回路１６
．１６にしたものであり第３図の場合と同様の効果を得
る差動回路である。この場合トランジスタ１のコレクタ
出力の一部を取り出す出力回路９よりの出力は岐路１７
を通りトランジスタ１のベース回路に設けられた減算回
路１５に印加される。同様にトランジスタ２のコレクタ
出力の一部を取り出す出力回路１０よシの出力は岐路１
８を通り、トランジスタ２のベース回路に設けられた減
算回路１６に印加されるようになり、第３図の加算回路
を用いた場合とは、印加される入力側の位置が逆となる
が、動作は全く同一である。なお、第４図において第１
図〜第３図と同一番号は同一物を示す。

第６図は本発明を用いた実施例としての低歪率化を図っ
た電子ボリウムの回路である。同図において、トランジ
スタ２１と２２の対およびトランジスタ２３．２４の対
により２組の差動回路が構成されこの２つの差動回路は
互いに結合され、平衡変調回路を形成し、可変電圧源２
６の電圧によ多制御される電子ボリウム回路を形成して
いる。

２６は定電流源、２７は信号入力端子、２８は上記入力
端子２７への入力信号をトランジスタ対２３２４からな
る差動回路の共通エミッタ電流へと変換する変換回路、
２９は信号出力端子であり、負荷抵抗３０により電流電
圧変換された出力を取り出す。差動回路の出力は、トラ
ンジスタ３１．３２及び抵抗３３．３０よりなるカレン
トミラー回路により抵抗３４へ、トランジスタ３６，３
６及び抵抗３７．３８よりなるカレントミラー回路によ
り抵抗３９へ加えられ各々電圧を発生し、抵抗３９に発
生した電圧ｖｇ９と前記可変電圧源２６の電圧ｖ２５の
和Ｖ３９＋Ｖ２５及び抵抗３４に発生した電圧□り雫−
□ ＶＳ２と電圧源４０に発生した電圧ｖ４ｏの和ｖ３４十
Ｖ４０の差により電子ボリウムの制御を行うものである
。ここで、Ｖ５９及びＶＳ２の値が前述したようにトラ
ンジスタ２３及び２４の外部ベース抵抗及び外部エミッ
タ抵抗の影響を打消すような（６）　＋　（６）式に示
す値になるよう抵抗３９．３４の値を定めれば、入力電
流と出力電流の非直線性の発生を防ぐことができ、従来
、歪率を０．１％以下にすることが困難とされてきた電
子ボリウムにおいて、歪率０．１％以下を容易に実現す
ることを可能とした。

なお、第６図で、４１．４２は回路電源入力用の正、負
両端子である。

以上のように本発明を用いることにより、差動回路の共
通エミッタ電流の変化に対する各々のコレクタ電流の変
化を光合に直線的にすることができ、たとえば、従来困
難視されてきた電子ボリウムの低歪率化を実現するのに
頗る有用である。

なお、以上の説明ではＮＰＮ）ランジスタを用いだ差動
回路を例にしだが、ＰＮＰトランジスタを用いた場合に
も適用できることはもちろんである。

【図面の簡単な説明】

第１図、第２図は基本的な差動回路を示す回路図、第３
図は１本発明の一実施例にかかる差動回路図、第４図は
、本発明の他の実施例に係る差動回路図、第６図は、本
発明を電子ボリウムに応用した例を示す回路図である。 １．２，２１．２２，２３．２４・・・・・・差動回路
トランジスタ、３，４・・・・・・ベースｍ子、５．６
・・・・・・ベース抵抗、７．８・・川・エミッタ抵抗
、９．１０・・・・・・出力回路、１１，１３，１７．
１８・・川・岐路、１２．１４・・・・・・加算回路、
１５．１６・・・・・・減算回路、２６・・・・・・可
変電圧源、２６・・川・定電流源、２７・・・・・・変
換回路入力端子、２８・・団・変換回路、２９・・・・
・・出力端子、３０，３３，３４，３７゜３８．３９・
・山・抵抗、３１，３２，３５．３６・・・・・・カレ
ントミラー用トランジスタ、４ｏ・・川・電圧源、４１
．４２・・・・・・回路電源用端子。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 一対のトランジスタによシ構成された差動回路と、前記
   差動回路の出力信号の一部を前記一対のトランジスタの
   制御電圧に帰還する帰還回路とを備え、前記差動回路の
   共通エミッタ電流の変化と前記一対のトランジスタの各
   々のコレクタ電流の変化を直線的に対応させたことを特
   徴とする差動回路。