JPS58154906A - 差動回路 - Google Patents
差動回路Info
- Publication number
- JPS58154906A JPS58154906A JP3770182A JP3770182A JPS58154906A JP S58154906 A JPS58154906 A JP S58154906A JP 3770182 A JP3770182 A JP 3770182A JP 3770182 A JP3770182 A JP 3770182A JP S58154906 A JPS58154906 A JP S58154906A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- base
- output
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、差動回路に係シ、とりわけ、同差動回路を構
成するトランジスタの外部ベース抵抗及び外部エミッタ
電流に起因する共通エミッタ電流の変化に対するコレク
タ電流の変化を直線性とすることに関する。
成するトランジスタの外部ベース抵抗及び外部エミッタ
電流に起因する共通エミッタ電流の変化に対するコレク
タ電流の変化を直線性とすることに関する。
第1図は従来の差動トランジスタ対を示すものである。
同図において1,2は差動回路を構成するトランジスタ
対、3,4は上記トランジスタ対への各ペース端子であ
る。vBlをトランジスタ1のペース電圧、Vl12を
トランジスタ2のベース電圧、IC1をトランジスタ1
のコレクタ電流、工C2をトランジスタ2のコレクタ電
流、工3をトランジスタ1とトランジスタ2のエミッタ
電流の和である共通エミッタ電流とすれば、これらの値
の関係は良く知られているように、 で示すことができる。上記(1) t (2)式におい
て、Ic1と工5及びIc2と工5の関係は一次の関数
式で一部されてお勺、工3の変化とIc1の変化の関係
及び工5の変化とIc2の変化の関係の間に非直線性の
発生を見ることはできないように見える。しかし、これ
はトランジスタ1及び2の外部ベース抵抗及び外部エミ
ッタ抵抗の影響を、無視した場合であシ、実際には配線
抵抗や、外部ベース抵抗及び外部エミッタ抵抗の影響に
より非直線性が発生する。
対、3,4は上記トランジスタ対への各ペース端子であ
る。vBlをトランジスタ1のペース電圧、Vl12を
トランジスタ2のベース電圧、IC1をトランジスタ1
のコレクタ電流、工C2をトランジスタ2のコレクタ電
流、工3をトランジスタ1とトランジスタ2のエミッタ
電流の和である共通エミッタ電流とすれば、これらの値
の関係は良く知られているように、 で示すことができる。上記(1) t (2)式におい
て、Ic1と工5及びIc2と工5の関係は一次の関数
式で一部されてお勺、工3の変化とIc1の変化の関係
及び工5の変化とIc2の変化の関係の間に非直線性の
発生を見ることはできないように見える。しかし、これ
はトランジスタ1及び2の外部ベース抵抗及び外部エミ
ッタ抵抗の影響を、無視した場合であシ、実際には配線
抵抗や、外部ベース抵抗及び外部エミッタ抵抗の影響に
より非直線性が発生する。
第2図によシ、この非直線性の発生を説明する。
同図において、第1図と同一番号は同一物を示し、6.
6はトランジスタ1,2の外部抵抗を含むベース抵抗、
7,8はトランジスタ1,2の外部抵抗を含むエミッタ
抵抗を示す。従って、ベース抵抗6と6の値をrbb’
、エミッタ抵抗7と8の値をr ′、Ic1とトランジ
スタ1のコレクタ電流、e IC2ヲトランジスタ2のコレクタ電流、工3をトラン
ジスタ1と2の共通エミッタ電流とすれば、これらの値
の関係は ・工5・・・・・・・・・・・・(3)・・・・・・・
・・ (4) となる。ここに、hFEはトランジスタ1及び2の電流
増巾率である。
6はトランジスタ1,2の外部抵抗を含むベース抵抗、
7,8はトランジスタ1,2の外部抵抗を含むエミッタ
抵抗を示す。従って、ベース抵抗6と6の値をrbb’
、エミッタ抵抗7と8の値をr ′、Ic1とトランジ
スタ1のコレクタ電流、e IC2ヲトランジスタ2のコレクタ電流、工3をトラン
ジスタ1と2の共通エミッタ電流とすれば、これらの値
の関係は ・工5・・・・・・・・・・・・(3)・・・・・・・
・・ (4) となる。ここに、hFEはトランジスタ1及び2の電流
増巾率である。
ここで、ベース抵抗及びエミッタ抵抗の影響を考慮する
と(31、(4)式で示すようにICiとI5及びIc
2とI3の関係は一次の関数式とはならず、これらの電
流レベル間の関係によって変動する非直線性が発生する
ことになる。このような非直線性が発生すると、工3を
変化させて用いる例えば電子ボリウムのような回路にお
いては歪の発生を見ることになシ問題である。
と(31、(4)式で示すようにICiとI5及びIc
2とI3の関係は一次の関数式とはならず、これらの電
流レベル間の関係によって変動する非直線性が発生する
ことになる。このような非直線性が発生すると、工3を
変化させて用いる例えば電子ボリウムのような回路にお
いては歪の発生を見ることになシ問題である。
本発明は、かかる問題を除くことを目的とするもので、
差動回路のコレクタ出力の一部をベースに帰還させるこ
とにより、コレクタ電流と共通エミッタ電流間の非直線
性をなくし、完全な直線性とする差動回路を提供するも
のである。
差動回路のコレクタ出力の一部をベースに帰還させるこ
とにより、コレクタ電流と共通エミッタ電流間の非直線
性をなくし、完全な直線性とする差動回路を提供するも
のである。
第3図に本発明の一実施例に係る差動回路を示す。同図
において、第1図、第2図と同一番号は同一物を示し、
9と10はトランジスタ1,2のコレクタ回路に設けら
れた、コレクタ出力の一部を取シ出す回路である。トラ
ンジスタ1のコレクタ出力より出力回路9によって取り
出されたコレクタ出力の一部は岐路11を通り、トラン
ジスタ20ベース回路に設けられた加算回路12に加え
られ、トランジスタ2のベース電圧の一部となり差動回
路の制御電圧の一部となる。同様に、トランジスタ2の
コレクタ出力よシ同出力回路1oによって取り出された
コレクタ回路の一部は岐路13を通り、トランジスタ1
のベース回路に設けられた加算回路14に加えられて、
トランジスタ1のベース電圧の一部となシ差動回路の制
御電圧の一部となる。かかる回路において、前記岐路1
1に取り出す出力と加算回路12により、トランジスタ
20ペース電圧の一部となる値VB2をvB2−(re
e’ 十”bb/hFK )”cl ’・・・・・・・
・(6)また、前記岐路13に取り出す出力と加算回路
14によシトランジスタ1のベース電圧の一部となる値
VI3+を VBl−(ree’+ rbb/h、E) IC2−−
−(6)となるように9.10,12.14の各構成を
各々定めれば、共通エミッタ電流I3とトランジスタ1
の3レクタ電流IC1及びトランジスタ2のコレクタ電
流Ic2との関係は、 となる。
において、第1図、第2図と同一番号は同一物を示し、
9と10はトランジスタ1,2のコレクタ回路に設けら
れた、コレクタ出力の一部を取シ出す回路である。トラ
ンジスタ1のコレクタ出力より出力回路9によって取り
出されたコレクタ出力の一部は岐路11を通り、トラン
ジスタ20ベース回路に設けられた加算回路12に加え
られ、トランジスタ2のベース電圧の一部となり差動回
路の制御電圧の一部となる。同様に、トランジスタ2の
コレクタ出力よシ同出力回路1oによって取り出された
コレクタ回路の一部は岐路13を通り、トランジスタ1
のベース回路に設けられた加算回路14に加えられて、
トランジスタ1のベース電圧の一部となシ差動回路の制
御電圧の一部となる。かかる回路において、前記岐路1
1に取り出す出力と加算回路12により、トランジスタ
20ペース電圧の一部となる値VB2をvB2−(re
e’ 十”bb/hFK )”cl ’・・・・・・・
・(6)また、前記岐路13に取り出す出力と加算回路
14によシトランジスタ1のベース電圧の一部となる値
VI3+を VBl−(ree’+ rbb/h、E) IC2−−
−(6)となるように9.10,12.14の各構成を
各々定めれば、共通エミッタ電流I3とトランジスタ1
の3レクタ電流IC1及びトランジスタ2のコレクタ電
流Ic2との関係は、 となる。
(力、(8)式は、前記(1) 、 (2)式と同一で
あり、工3とIC,及びI3とIC2の関係は、完全な
一次の関数式となっていることがわかシ、差動回路を構
成するトランジスタのベース抵抗及びエミッタ抵抗に起
因する、工3とIC1及び工3とIC2間の非直線性は
完全に取り除かれており、工3とIc、及び工3とIc
2の関係は完全に直線的となっている。
あり、工3とIC,及びI3とIC2の関係は、完全な
一次の関数式となっていることがわかシ、差動回路を構
成するトランジスタのベース抵抗及びエミッタ抵抗に起
因する、工3とIC1及び工3とIC2間の非直線性は
完全に取り除かれており、工3とIc、及び工3とIc
2の関係は完全に直線的となっている。
なる値の抵抗を挿木することなど、により容易に得るこ
Aができ実用上の支障はない。
Aができ実用上の支障はない。
第4図は、第3図の加算回路12.14を減算回路16
.16にしたものであり第3図の場合と同様の効果を得
る差動回路である。この場合トランジスタ1のコレクタ
出力の一部を取り出す出力回路9よりの出力は岐路17
を通りトランジスタ1のベース回路に設けられた減算回
路15に印加される。同様にトランジスタ2のコレクタ
出力の一部を取り出す出力回路10よシの出力は岐路1
8を通り、トランジスタ2のベース回路に設けられた減
算回路16に印加されるようになり、第3図の加算回路
を用いた場合とは、印加される入力側の位置が逆となる
が、動作は全く同一である。なお、第4図において第1
図〜第3図と同一番号は同一物を示す。
.16にしたものであり第3図の場合と同様の効果を得
る差動回路である。この場合トランジスタ1のコレクタ
出力の一部を取り出す出力回路9よりの出力は岐路17
を通りトランジスタ1のベース回路に設けられた減算回
路15に印加される。同様にトランジスタ2のコレクタ
出力の一部を取り出す出力回路10よシの出力は岐路1
8を通り、トランジスタ2のベース回路に設けられた減
算回路16に印加されるようになり、第3図の加算回路
を用いた場合とは、印加される入力側の位置が逆となる
が、動作は全く同一である。なお、第4図において第1
図〜第3図と同一番号は同一物を示す。
第6図は本発明を用いた実施例としての低歪率化を図っ
た電子ボリウムの回路である。同図において、トランジ
スタ21と22の対およびトランジスタ23.24の対
により2組の差動回路が構成されこの2つの差動回路は
互いに結合され、平衡変調回路を形成し、可変電圧源2
6の電圧によ多制御される電子ボリウム回路を形成して
いる。
た電子ボリウムの回路である。同図において、トランジ
スタ21と22の対およびトランジスタ23.24の対
により2組の差動回路が構成されこの2つの差動回路は
互いに結合され、平衡変調回路を形成し、可変電圧源2
6の電圧によ多制御される電子ボリウム回路を形成して
いる。
26は定電流源、27は信号入力端子、28は上記入力
端子27への入力信号をトランジスタ対2324からな
る差動回路の共通エミッタ電流へと変換する変換回路、
29は信号出力端子であり、負荷抵抗30により電流電
圧変換された出力を取り出す。差動回路の出力は、トラ
ンジスタ31.32及び抵抗33.30よりなるカレン
トミラー回路により抵抗34へ、トランジスタ36,3
6及び抵抗37.38よりなるカレントミラー回路によ
り抵抗39へ加えられ各々電圧を発生し、抵抗39に発
生した電圧vg9と前記可変電圧源26の電圧v25の
和V39+V25及び抵抗34に発生した電圧□り雫−
□ VS2と電圧源40に発生した電圧v4oの和v34十
V40の差により電子ボリウムの制御を行うものである
。ここで、V59及びVS2の値が前述したようにトラ
ンジスタ23及び24の外部ベース抵抗及び外部エミッ
タ抵抗の影響を打消すような(6) + (6)式に示
す値になるよう抵抗39.34の値を定めれば、入力電
流と出力電流の非直線性の発生を防ぐことができ、従来
、歪率を0.1%以下にすることが困難とされてきた電
子ボリウムにおいて、歪率0.1%以下を容易に実現す
ることを可能とした。
端子27への入力信号をトランジスタ対2324からな
る差動回路の共通エミッタ電流へと変換する変換回路、
29は信号出力端子であり、負荷抵抗30により電流電
圧変換された出力を取り出す。差動回路の出力は、トラ
ンジスタ31.32及び抵抗33.30よりなるカレン
トミラー回路により抵抗34へ、トランジスタ36,3
6及び抵抗37.38よりなるカレントミラー回路によ
り抵抗39へ加えられ各々電圧を発生し、抵抗39に発
生した電圧vg9と前記可変電圧源26の電圧v25の
和V39+V25及び抵抗34に発生した電圧□り雫−
□ VS2と電圧源40に発生した電圧v4oの和v34十
V40の差により電子ボリウムの制御を行うものである
。ここで、V59及びVS2の値が前述したようにトラ
ンジスタ23及び24の外部ベース抵抗及び外部エミッ
タ抵抗の影響を打消すような(6) + (6)式に示
す値になるよう抵抗39.34の値を定めれば、入力電
流と出力電流の非直線性の発生を防ぐことができ、従来
、歪率を0.1%以下にすることが困難とされてきた電
子ボリウムにおいて、歪率0.1%以下を容易に実現す
ることを可能とした。
なお、第6図で、41.42は回路電源入力用の正、負
両端子である。
両端子である。
以上のように本発明を用いることにより、差動回路の共
通エミッタ電流の変化に対する各々のコレクタ電流の変
化を光合に直線的にすることができ、たとえば、従来困
難視されてきた電子ボリウムの低歪率化を実現するのに
頗る有用である。
通エミッタ電流の変化に対する各々のコレクタ電流の変
化を光合に直線的にすることができ、たとえば、従来困
難視されてきた電子ボリウムの低歪率化を実現するのに
頗る有用である。
なお、以上の説明ではNPN)ランジスタを用いだ差動
回路を例にしだが、PNPトランジスタを用いた場合に
も適用できることはもちろんである。
回路を例にしだが、PNPトランジスタを用いた場合に
も適用できることはもちろんである。
第1図、第2図は基本的な差動回路を示す回路図、第3
図は1本発明の一実施例にかかる差動回路図、第4図は
、本発明の他の実施例に係る差動回路図、第6図は、本
発明を電子ボリウムに応用した例を示す回路図である。 1.2,21.22,23.24・・・・・・差動回路
トランジスタ、3,4・・・・・・ベースm子、5.6
・・・・・・ベース抵抗、7.8・・川・エミッタ抵抗
、9.10・・・・・・出力回路、11,13,17.
18・・川・岐路、12.14・・・・・・加算回路、
15.16・・・・・・減算回路、26・・・・・・可
変電圧源、26・・川・定電流源、27・・・・・・変
換回路入力端子、28・・団・変換回路、29・・・・
・・出力端子、30,33,34,37゜38.39・
・山・抵抗、31,32,35.36・・・・・・カレ
ントミラー用トランジスタ、4o・・川・電圧源、41
.42・・・・・・回路電源用端子。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図 第2図 第3図 第4図
図は1本発明の一実施例にかかる差動回路図、第4図は
、本発明の他の実施例に係る差動回路図、第6図は、本
発明を電子ボリウムに応用した例を示す回路図である。 1.2,21.22,23.24・・・・・・差動回路
トランジスタ、3,4・・・・・・ベースm子、5.6
・・・・・・ベース抵抗、7.8・・川・エミッタ抵抗
、9.10・・・・・・出力回路、11,13,17.
18・・川・岐路、12.14・・・・・・加算回路、
15.16・・・・・・減算回路、26・・・・・・可
変電圧源、26・・川・定電流源、27・・・・・・変
換回路入力端子、28・・団・変換回路、29・・・・
・・出力端子、30,33,34,37゜38.39・
・山・抵抗、31,32,35.36・・・・・・カレ
ントミラー用トランジスタ、4o・・川・電圧源、41
.42・・・・・・回路電源用端子。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図 第2図 第3図 第4図
Claims (1)
- 一対のトランジスタによシ構成された差動回路と、前記
差動回路の出力信号の一部を前記一対のトランジスタの
制御電圧に帰還する帰還回路とを備え、前記差動回路の
共通エミッタ電流の変化と前記一対のトランジスタの各
々のコレクタ電流の変化を直線的に対応させたことを特
徴とする差動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3770182A JPS58154906A (ja) | 1982-03-09 | 1982-03-09 | 差動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3770182A JPS58154906A (ja) | 1982-03-09 | 1982-03-09 | 差動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58154906A true JPS58154906A (ja) | 1983-09-14 |
Family
ID=12504829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3770182A Pending JPS58154906A (ja) | 1982-03-09 | 1982-03-09 | 差動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58154906A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62189805A (ja) * | 1986-02-17 | 1987-08-19 | Sony Corp | 増幅回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5344154A (en) * | 1976-10-04 | 1978-04-20 | Toshiba Corp | Current split circuit |
JPS54147761A (en) * | 1978-05-12 | 1979-11-19 | Hitachi Ltd | Gain control unit |
JPS54150057A (en) * | 1978-05-16 | 1979-11-24 | Trt Telecom Radio Electr | Balance amplifier |
JPS568912A (en) * | 1979-07-05 | 1981-01-29 | Matsushita Electric Ind Co Ltd | Gain control circuit |
-
1982
- 1982-03-09 JP JP3770182A patent/JPS58154906A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5344154A (en) * | 1976-10-04 | 1978-04-20 | Toshiba Corp | Current split circuit |
JPS54147761A (en) * | 1978-05-12 | 1979-11-19 | Hitachi Ltd | Gain control unit |
JPS54150057A (en) * | 1978-05-16 | 1979-11-24 | Trt Telecom Radio Electr | Balance amplifier |
JPS568912A (en) * | 1979-07-05 | 1981-01-29 | Matsushita Electric Ind Co Ltd | Gain control circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62189805A (ja) * | 1986-02-17 | 1987-08-19 | Sony Corp | 増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58154906A (ja) | 差動回路 | |
JPH0537260A (ja) | カレント・ミラー回路 | |
JPS6164724U (ja) | ||
US4361811A (en) | Differential amplifier system | |
JPH0346581Y2 (ja) | ||
JP3153569B2 (ja) | 電圧電流変換回路 | |
JPS58181310A (ja) | 電圧利得制御増幅装置 | |
JP2729071B2 (ja) | 定電流回路 | |
JP2806684B2 (ja) | 電圧制御型利得可変増幅回路 | |
JPH0246093Y2 (ja) | ||
JP2573279B2 (ja) | 電流変換回路 | |
JPH0666610B2 (ja) | 差動増幅回路 | |
JP3036084B2 (ja) | 定電圧回路 | |
SU1332515A1 (ru) | Дифференциальный усилитель | |
JPS6322150B2 (ja) | ||
JPS61247111A (ja) | 増幅回路 | |
JPH0744410B2 (ja) | 利得制御回路 | |
JPH0342535A (ja) | 温度センサ回路 | |
JPH01179507A (ja) | 利得安定化差動増幅器 | |
JPH0616574B2 (ja) | 制御電圧印加回路 | |
JPS6059765B2 (ja) | 電圧・電流変換回路 | |
JPS6123690B2 (ja) | ||
JPH0495406A (ja) | 差仂増巾回路 | |
JPH04175972A (ja) | 回路シミュレーション装置 | |
JPS6123692B2 (ja) |