JPS58151814A - 過電流保護回路付きｈスイツチ回路 - Google Patents
過電流保護回路付きｈスイツチ回路Info
- Publication number
- JPS58151814A JPS58151814A JP57034463A JP3446382A JPS58151814A JP S58151814 A JPS58151814 A JP S58151814A JP 57034463 A JP57034463 A JP 57034463A JP 3446382 A JP3446382 A JP 3446382A JP S58151814 A JPS58151814 A JP S58151814A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- overcurrent
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Generators And Motors (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば直流モータを正、逆回転駆動する場
合などに用いられる過電流保護回路付ＩＨスイ、チ回路
に関する。
合などに用いられる過電流保護回路付ＩＨスイ、チ回路
に関する。
第１図はＨスイッチ回路の原理を説明するために示すも
のであり、電１１ＶｃｃとＶｌｍとの聞く出力トランジ
スタＱｓ、Ｑｍが直列Ｋ１１ｌＩされると共に出力トラ
ンジスタＱｓ ＝ Ｑａが直列に接続される。そして、
トランジスタＱｓ −Ｑｔのｍｓｉ点が第１出力端子１
１とな如、トランジスタＱｓ 、Ｑ４の接続点が第２出
力端子１２となシ、これらの出力端子１１．１Ｍ間に負
荷１ｓが接続される。いま、上記各トランジスタＱ１〜
Ｑ４の入力電圧をｖＩＩ ａ Ｖｌｍ２ ＊ Ｗｉｎｇ
ａ Ｖｌｍ４ ｆ表わし、この電圧の論理レベルのロ
ーレベルをＬ１ハイレベルをＨで表わすと、上記Ｈスイ
ッチ回路の真理値は次表の通如である。
のであり、電１１ＶｃｃとＶｌｍとの聞く出力トランジ
スタＱｓ、Ｑｍが直列Ｋ１１ｌＩされると共に出力トラ
ンジスタＱｓ ＝ Ｑａが直列に接続される。そして、
トランジスタＱｓ −Ｑｔのｍｓｉ点が第１出力端子１
１とな如、トランジスタＱｓ 、Ｑ４の接続点が第２出
力端子１２となシ、これらの出力端子１１．１Ｍ間に負
荷１ｓが接続される。いま、上記各トランジスタＱ１〜
Ｑ４の入力電圧をｖＩＩ ａ Ｖｌｍ２ ＊ Ｗｉｎｇ
ａ Ｖｌｍ４ ｆ表わし、この電圧の論理レベルのロ
ーレベルをＬ１ハイレベルをＨで表わすと、上記Ｈスイ
ッチ回路の真理値は次表の通如である。
すなわち、入力条件Ａの場合はトランジスタＱｓ→負荷
１１→トランジスタＱｓＫ電流が流れ、入力条件ｌの場
合にはトランジスタＱ１→負荷１３→トランジスタＱ４
に電流が流れる。
１１→トランジスタＱｓＫ電流が流れ、入力条件ｌの場
合にはトランジスタＱ１→負荷１３→トランジスタＱ４
に電流が流れる。
したがって、負荷１１としてたとえば直流モータを１）
続すれば、上記入力条件Ａ、ｍｌによって毫−一回転方
向を異ならせることができる。
続すれば、上記入力条件Ａ、ｍｌによって毫−一回転方
向を異ならせることができる。
ところで、Ｈスイッチ回路において、出力トランジスタ
に過電流が流れる原因となる出力端子の短絡には次のモ
ードがある。
に過電流が流れる原因となる出力端子の短絡には次のモ
ードがある。
０） 第１出力端子ＩＪとｌＩ２出力端子１２との間の
負荷１３の短絡。
負荷１３の短絡。
←） 第１出力端子ｚｘｌたは第２出力端子１２０電源
Ｖｍｍ （通常は接地端）との短絡。
Ｖｍｍ （通常は接地端）との短絡。
（ハ）＄１出力趨子ＪＪま九は第２出力端子１２の電−
ＶＣＣとの短絡。
ＶＣＣとの短絡。
このような０）〜←）のモードで遥電畢′が流れるトラ
ンジスタは、 （イ） Ｑ＋→Ｑ４ ｔたはＱ易→Ｑ寓（ロ） Ｑ
１ ゛ま ｆ＃：、れよ Ｑｓ（ハ） Ｑｍ ｔた
ＦｉＱ ａ である。すなわち、上記各峰−ドで過電流０ｔＩＬれる
トランジスタがそれぞれ異っている。したがって、上記
モード０）〜←）の全てに対してトランジスタを保護す
る九めの回路は一般に複雑なものになり、従来は一部の
モードのみに対する保護回路しか実現されていなかった
。
ンジスタは、 （イ） Ｑ＋→Ｑ４ ｔたはＱ易→Ｑ寓（ロ） Ｑ
１ ゛ま ｆ＃：、れよ Ｑｓ（ハ） Ｑｍ ｔた
ＦｉＱ ａ である。すなわち、上記各峰−ドで過電流０ｔＩＬれる
トランジスタがそれぞれ異っている。したがって、上記
モード０）〜←）の全てに対してトランジスタを保護す
る九めの回路は一般に複雑なものになり、従来は一部の
モードのみに対する保護回路しか実現されていなかった
。
本発明は上記の事情に鑑みてなされえもＯで、出力トラ
ンジスタの全てに対して過電流保■が可能で心って回路
構成が比較的簡単な過電流保護回路対！Ｈスイ、チ回路
を提供するものである。
ンジスタの全てに対して過電流保■が可能で心って回路
構成が比較的簡単な過電流保護回路対！Ｈスイ、チ回路
を提供するものである。
すなわち本実ＱｉＪｒｉ、Ｈスイ、チ回路の出力トラン
ジスタそれぞれのペース・エミ、り閾電圧を各対応して
別々の過電流検出用トランジスタにより検出し、この検
出用トランジスタそれぞれの出力の論理和をとり、この
論理和出力に応じて積分回路の充電動作あるいは放電動
作を行なわせ、この積分回路の動作状１１に応じた制御
出力を発生して、前記出力トラくジスメをオフにすると
共に積分回路の動作状態を反転させ、過電流検出動作を
間欠的に繰り返すことを可能としている。このため、比
較的簡単な構成であり乍ら、出力トランジスタのうちの
どの１個が過電流状態になう九場合にも検出でき、しか
も消費電力は少なくて済む。
ジスタそれぞれのペース・エミ、り閾電圧を各対応して
別々の過電流検出用トランジスタにより検出し、この検
出用トランジスタそれぞれの出力の論理和をとり、この
論理和出力に応じて積分回路の充電動作あるいは放電動
作を行なわせ、この積分回路の動作状１１に応じた制御
出力を発生して、前記出力トラくジスメをオフにすると
共に積分回路の動作状態を反転させ、過電流検出動作を
間欠的に繰り返すことを可能としている。このため、比
較的簡単な構成であり乍ら、出力トランジスタのうちの
どの１個が過電流状態になう九場合にも検出でき、しか
も消費電力は少なくて済む。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第２図において％ ＶＣＣｌ １Ｖｃｃ２＃Ｖｌ１
ｍはそれぞれ電源であり、Ｑｌ−Ｑ４はそれぞれ前述し
たような出力トランジスタであり、それぞれペース・エ
ミ、り関に過電流検出用抵抗（Ｒ目１ ｇ、、 ）、
（ｇｓｔ 、Ｒ１１Ｒ，１，Ｒ１１）、（Ｒ４１１１４
ｍ ）−が接続されている。また、トランジスタＱｍＫ
はトランジスタＱ、１がメーリントン接続されており、
トランジスタＱ４にはトランジスタＱ、／がダーリント
ン接続されている。
る。第２図において％ ＶＣＣｌ １Ｖｃｃ２＃Ｖｌ１
ｍはそれぞれ電源であり、Ｑｌ−Ｑ４はそれぞれ前述し
たような出力トランジスタであり、それぞれペース・エ
ミ、り関に過電流検出用抵抗（Ｒ目１ ｇ、、 ）、
（ｇｓｔ 、Ｒ１１Ｒ，１，Ｒ１１）、（Ｒ４１１１４
ｍ ）−が接続されている。また、トランジスタＱｍＫ
はトランジスタＱ、１がメーリントン接続されており、
トランジスタＱ４にはトランジスタＱ、／がダーリント
ン接続されている。
上記トランジスタＱ、／のペースには＄２の入カド２ン
ジスタＱ、雪のコレクタ出力が駆動入力と−して供給さ
れるもので、この人力トランジスタＱ１ｍはペースが抵
抗Ｒ１ｍを介して第２の電圧入力端子２に＊ｔ１され、
エミ、りが電源Ｖ１冨（接足 地熾）接続され、コレクタがバイアス電流源用のトラン
ジスタＱ■を介して電源ＶＣＣＩに接続されている。
ジスタＱ、雪のコレクタ出力が駆動入力と−して供給さ
れるもので、この人力トランジスタＱ１ｍはペースが抵
抗Ｒ１ｍを介して第２の電圧入力端子２に＊ｔ１され、
エミ、りが電源Ｖ１冨（接足 地熾）接続され、コレクタがバイアス電流源用のトラン
ジスタＱ■を介して電源ＶＣＣＩに接続されている。
一方、第１の入力トランジスタＱ１．は、ペースが抵抗
Ｒ１ｊｔ−介して第１の電圧入力端子１に接続され、工
き、夕が接地され、コレクタがバイアス電流源用のトラ
ンジスタＱｓｓを介して電源ｖｃｃ１に＊＊されている
。を九、上記第１の人力トランジスタＱｌｌのコレクタ
出力は、カレントミラーを構成するトランジスタ（Ｑｓ
ｘ、Ｑｉｓ、Ｑｓｇ）、（Ｑｓａ 、 Ｑｉｓ 、ＱＩ
＠ ）および抵抗Ｒ５Ｉ 、ＲＩＢ ＋ ＲＩ３よりな
るＱｓ駆動回路５０を介して、前記出力トランジスタＱ
１のペースに供給されている。
Ｒ１ｊｔ−介して第１の電圧入力端子１に接続され、工
き、夕が接地され、コレクタがバイアス電流源用のトラ
ンジスタＱｓｓを介して電源ｖｃｃ１に＊＊されている
。を九、上記第１の人力トランジスタＱｌｌのコレクタ
出力は、カレントミラーを構成するトランジスタ（Ｑｓ
ｘ、Ｑｉｓ、Ｑｓｇ）、（Ｑｓａ 、 Ｑｉｓ 、ＱＩ
＠ ）および抵抗Ｒ５Ｉ 、ＲＩＢ ＋ ＲＩ３よりな
るＱｓ駆動回路５０を介して、前記出力トランジスタＱ
１のペースに供給されている。
上記と同様に、第３の入力トランジスタＱ１ｍは、ペー
スが抵抗Ｒ１ｍを介して第３の電圧入力端子３に接続さ
れ、エミッタが接地され、コレクタがバイアス電流源用
のトランジスタＱｓｓを介して電源ＶＣＣ１に接続され
ている。また、上記第３の入力トランジスタＱ１ｍのコ
レクタ出力は、カレントミラーを構成するトランジスタ
（Ｑｓｓ。
スが抵抗Ｒ１ｍを介して第３の電圧入力端子３に接続さ
れ、エミッタが接地され、コレクタがバイアス電流源用
のトランジスタＱｓｓを介して電源ＶＣＣ１に接続され
ている。また、上記第３の入力トランジスタＱ１ｍのコ
レクタ出力は、カレントミラーを構成するトランジスタ
（Ｑｓｓ。
Ｑｍｓ 、Ｑｓｓ）、（Ｑｓｎ ＋Ｑｓｉ 、Ｑｓｓ）
および抵抗Ｒ−１゜ｇ、、 ａ ＪｌよりなるＱ１駆動
回路６０を介して前記出力トランジスタＱ、のペースに
供給されている。
および抵抗Ｒ−１゜ｇ、、 ａ ＪｌよりなるＱ１駆動
回路６０を介して前記出力トランジスタＱ、のペースに
供給されている。
そして、第４の入力トランジスタＱ１４は、ペースが抵
抗Ｒ４ｍを介して＃Ｉ４の電圧入力端子４に接続され、
エミッタが接地され、コレクタがバイアス電流源用のト
ランジスタＱ□を介して電源ＶＣＣＩに接続されており
、上記トランジスタＱ目のコレクタ出力は前記トランジ
スタＱ４’Ｏペースに駆動入力として供給されている・
一方、前記抵抗ａｌｌの過大電圧降下を検出する九めに
、この抵抗Ｉｔｔｔの両端にトランジスタＱｌｌのエン
、りおよびペースが接続され、このトランジスタＱｔｓ
のコレクタは抵抗Ｒ１１ＢおよびＲ１１ｌを１１１に介
して接地されている。そして、この抵抗Ｒ１１ＩＲＩ＠
の接続点にペースが接続され、エン、りが接地され、コ
レクタが過電流検出線２０に接続される第１の検出用ト
ランジスタＱｌｌが設けられている。
抗Ｒ４ｍを介して＃Ｉ４の電圧入力端子４に接続され、
エミッタが接地され、コレクタがバイアス電流源用のト
ランジスタＱ□を介して電源ＶＣＣＩに接続されており
、上記トランジスタＱ目のコレクタ出力は前記トランジ
スタＱ４’Ｏペースに駆動入力として供給されている・
一方、前記抵抗ａｌｌの過大電圧降下を検出する九めに
、この抵抗Ｉｔｔｔの両端にトランジスタＱｌｌのエン
、りおよびペースが接続され、このトランジスタＱｔｓ
のコレクタは抵抗Ｒ１１ＢおよびＲ１１ｌを１１１に介
して接地されている。そして、この抵抗Ｒ１１ＩＲＩ＠
の接続点にペースが接続され、エン、りが接地され、コ
レクタが過電流検出線２０に接続される第１の検出用ト
ランジスタＱｌｌが設けられている。
上記と同様に２前記抵抗Ｒ１１の過大電圧降下を検出す
るために、この抵抗Ｒ１１の両端にトランジスタＱ１・
のエン、りおよびペースが接続され、このトランジスタ
Ｑ１・のコレクタは抵抗ＦｉｍｓおよびＲｓ６を順に介
して接地されてｉる・そして、この抵抗ＲＩＢ 、Ｒ１
＠の接続点にペースが接続され、エン、りが接地され、
コレクタが過電流検出線２０に接続される第３の検出用
トランジスタＱｌｌが設けられている。
るために、この抵抗Ｒ１１の両端にトランジスタＱ１・
のエン、りおよびペースが接続され、このトランジスタ
Ｑ１・のコレクタは抵抗ＦｉｍｓおよびＲｓ６を順に介
して接地されてｉる・そして、この抵抗ＲＩＢ 、Ｒ１
＠の接続点にペースが接続され、エン、りが接地され、
コレクタが過電流検出線２０に接続される第３の検出用
トランジスタＱｌｌが設けられている。
これに対して、前記抵抗Ｒ１１の過大電圧降下を検出す
るために、抵抗ｇ意ｉ 、ＩＬｌｍの接続点にペースが
接続され、エン、夕が接地され、コレクタが過電流検出
線２０に接続される第２の検出用トランジスタＱＣｓが
設けられている。
るために、抵抗ｇ意ｉ 、ＩＬｌｍの接続点にペースが
接続され、エン、夕が接地され、コレクタが過電流検出
線２０に接続される第２の検出用トランジスタＱＣｓが
設けられている。
上記と同様に、前記抵抗Ｒ４１の過大電圧降下を検出す
るために、抵抗”４Ｉ、Ｒ４１の接続点にペースが接続
され、エミッタが接地され、コレクタが過電流検出線２
０に接続される第４の検出用トランジスタＱＩ４が設け
られている。
るために、抵抗”４Ｉ、Ｒ４１の接続点にペースが接続
され、エミッタが接地され、コレクタが過電流検出線２
０に接続される第４の検出用トランジスタＱＩ４が設け
られている。
一方、積分回路７０において、トランジスタＱｔｓはペ
ースが前記過電流検出線２０に接続されると共に抵抗Ｒ
７Ｉを介して電源ＶＣＣＩに接続され、そのコレクタが
トランジスタＱ７１０ペースおよび電流源用トランジス
タＱｙｍのコレクタに接続されている。上記トランジス
タＱｒｓは、コレクタが電源ｖｃｃ１に接続され、エミ
ッタがトランジスタＱ７４のペースおよびトランジスタ
Ｇｌｙｓのコレクタにｍａされると共にコンデンサＣを
介して接地されている。上記トランジスタＱｔｓのエミ
ッタはペースと共に接地され、前記トランジスタＱ？４
の工２．夕は電流源用トランジスタＱ７・のコレクタに
接続されて−る。この電流源用トランジスタＱ１馨は、
エン、夕が抵抗ｆｈｓを介して接地され、ペースが前記
電流源用トランジスタ’ｈｌのペースと共にたとえば０
．７ｖのバイアス電源Ｖ、、に接続され、このトランジ
スタＱｖｓのエン、りは抵抗Ｒ？ｍを介して接地されて
いる。そして、前記トランジスタ（ｈ４のコレクタは、
エン、りおよびペースが電源ＶＣＣＩに接続されたトラ
ンジスタ（ｂｙのコレクタに接続されている。
ースが前記過電流検出線２０に接続されると共に抵抗Ｒ
７Ｉを介して電源ＶＣＣＩに接続され、そのコレクタが
トランジスタＱ７１０ペースおよび電流源用トランジス
タＱｙｍのコレクタに接続されている。上記トランジス
タＱｒｓは、コレクタが電源ｖｃｃ１に接続され、エミ
ッタがトランジスタＱ７４のペースおよびトランジスタ
Ｇｌｙｓのコレクタにｍａされると共にコンデンサＣを
介して接地されている。上記トランジスタＱｔｓのエミ
ッタはペースと共に接地され、前記トランジスタＱ？４
の工２．夕は電流源用トランジスタＱ７・のコレクタに
接続されて−る。この電流源用トランジスタＱ１馨は、
エン、夕が抵抗ｆｈｓを介して接地され、ペースが前記
電流源用トランジスタ’ｈｌのペースと共にたとえば０
．７ｖのバイアス電源Ｖ、、に接続され、このトランジ
スタＱｖｓのエン、りは抵抗Ｒ？ｍを介して接地されて
いる。そして、前記トランジスタ（ｈ４のコレクタは、
エン、りおよびペースが電源ＶＣＣＩに接続されたトラ
ンジスタ（ｂｙのコレクタに接続されている。
さらに１バイアス電流源回路ａＯにおいて、トランジス
タＱｌｌのペースは前記トランジスタＱｙｙのコレクタ
に接続されている。そして、上記トランジスタＱｌｌと
共に等価ＰＮＰ ）ランゾスタを形成するようにトラン
ジスタＱａｍが接続されている。すなわち、トランジス
タＱ■は工建、りが電源ＶＣ０１に接続され、コレクタ
がトランジスタＱｓｘのペースに接続され、仁のトツン
ジスタＱｓｍは、コレクタが電源ＶＣＣＩに接続され、
ペースとエミ、りとの間に抵抗ｇｅ１が接続されている
。そして、上記トランジスタＱｓｚのエミッタはトラン
ジスタＱｓｌのエミ、りおよび電流源用トランジスタＱ
Ｉ４のコレクタに接続されてイル。この電流源用トラン
ジスタＱＩ４のペースはたとえｔｚ １．２ Ｖのバイ
アス電源ｖｓ２に接続され、エミッタは抵抗Ｒ１１を介
して接地されている０そして、前記トランジスタＱｓｓ
は、ペースおよびコレクタが一括接続され、さらにトラ
ンジスタＱｓｓのペースおよびトランジスタＱ■のコレ
クタに接続されている。このトランジスタＱ−・は、エ
ミ、りが抵抗Ｒｓｓ を介して電源ＶＣＣ＋Ｋ１１ｉ続
され、ペースが抵抗Ｒａ４およばＩｔａｓの接続点に接
続されている。上記抵抗８口の他端は電源ＶＣＣＩに接
続され、前記抵抗ａＳＳの他端は前記トランジスタＱｓ
ｓのエミ、りに接続され、このトランジスタＧ１ｍ５の
コレク、りは接地されている。そして、前記抵抗Ｒ，４
およばＲＩＭの接続点は前記バイアス電流源用のトラン
ジス−タＱ１．。
タＱｌｌのペースは前記トランジスタＱｙｙのコレクタ
に接続されている。そして、上記トランジスタＱｌｌと
共に等価ＰＮＰ ）ランゾスタを形成するようにトラン
ジスタＱａｍが接続されている。すなわち、トランジス
タＱ■は工建、りが電源ＶＣ０１に接続され、コレクタ
がトランジスタＱｓｘのペースに接続され、仁のトツン
ジスタＱｓｍは、コレクタが電源ＶＣＣＩに接続され、
ペースとエミ、りとの間に抵抗ｇｅ１が接続されている
。そして、上記トランジスタＱｓｚのエミッタはトラン
ジスタＱｓｌのエミ、りおよび電流源用トランジスタＱ
Ｉ４のコレクタに接続されてイル。この電流源用トラン
ジスタＱＩ４のペースはたとえｔｚ １．２ Ｖのバイ
アス電源ｖｓ２に接続され、エミッタは抵抗Ｒ１１を介
して接地されている０そして、前記トランジスタＱｓｓ
は、ペースおよびコレクタが一括接続され、さらにトラ
ンジスタＱｓｓのペースおよびトランジスタＱ■のコレ
クタに接続されている。このトランジスタＱ−・は、エ
ミ、りが抵抗Ｒｓｓ を介して電源ＶＣＣ＋Ｋ１１ｉ続
され、ペースが抵抗Ｒａ４およばＩｔａｓの接続点に接
続されている。上記抵抗８口の他端は電源ＶＣＣＩに接
続され、前記抵抗ａＳＳの他端は前記トランジスタＱｓ
ｓのエミ、りに接続され、このトランジスタＧ１ｍ５の
コレク、りは接地されている。そして、前記抵抗Ｒ，４
およばＲＩＭの接続点は前記バイアス電流源用のトラン
ジス−タＱ１．。
Ｊａｍ ＊ＱｓｓおよびＱｌ４の各ペースに！Ｉ続され
ている◇ なお、前記電源ＶＣＣＩは四シック回路用で参シ、電源
ＶＣＣ２は出力トランジスタ用で参って第１図のＶＣＣ
に相当し、通常Ｖｃｃｘ ＞ Ｙｅａｌである。また、
上記過電流保−回路付きＨスイッチ回路は九とえは集積
回路化されており、その出力端子１１０１２関に負荷Ｉ
Ｓが接続されて使用される。
ている◇ なお、前記電源ＶＣＣＩは四シック回路用で参シ、電源
ＶＣＣ２は出力トランジスタ用で参って第１図のＶＣＣ
に相当し、通常Ｖｃｃｘ ＞ Ｙｅａｌである。また、
上記過電流保−回路付きＨスイッチ回路は九とえは集積
回路化されており、その出力端子１１０１２関に負荷Ｉ
Ｓが接続されて使用される。
次に１第２図の動作を第３図を参照して説明する。−ま
、たとえば第１．第４の入力端子１゜４の入力電圧ｖｉ
ｎ １． ＶＢ！１４が’ ｌ、 ’ レベル、第２
、第３の入力端子ｘ ａ Ｊ Ｏ入力電圧ｖｔｈＩＩ２
゜■１ｍ＆が°Ｈ＃レベルであるとする。このとき、第
１の入力トランジスタＱｌｌはオフ、Ｑ１駆動回路５０
のトランジスタＱｉｓはオンになシ、出力トランジスタ
Ｑ１はオン駆動される・同様に第４の入カド、ランジス
タＱ１４はオフにな如、出力トランジスタＱ４’ ｒ
Ｑ４はトランジスタＱ１４によｐオン駆動される。これ
に対して第２の入カド２ンジスタＱ１２はオンになプ、
出力トランジスタＱｘ’ ａ Ｑ 鵞はオフになる。同
様に第３の入力トランジスタＱｓｓはオンになり、Ｑｌ
駆動回路６０のトランジスタＱ■がオフになるので出力
トランジスタＱｓはオフになる。し九がって、このと龜
負荷回路１３にはトランジスタＱ１からＱａＫ向う方向
に電流が流れる。上記とは逆に入力電圧ｖｉｍｌ−ｖｉ
ｎ４が＠Ｈ−レベル、Ｖｉｔｔ２゜ｖｉｓが＠Ｌ＃レベ
ルのときには、上記動作に準じて出力トランジスタＱ１
．Ｑ４がオフ〜Ｑｘ −Ｑｓがオンになシ、負荷回路Ｉ
ＳにはトランジスタＱｓからＱｌに向う方向に電流が流
れる。
、たとえば第１．第４の入力端子１゜４の入力電圧ｖｉ
ｎ １． ＶＢ！１４が’ ｌ、 ’ レベル、第２
、第３の入力端子ｘ ａ Ｊ Ｏ入力電圧ｖｔｈＩＩ２
゜■１ｍ＆が°Ｈ＃レベルであるとする。このとき、第
１の入力トランジスタＱｌｌはオフ、Ｑ１駆動回路５０
のトランジスタＱｉｓはオンになシ、出力トランジスタ
Ｑ１はオン駆動される・同様に第４の入カド、ランジス
タＱ１４はオフにな如、出力トランジスタＱ４’ ｒ
Ｑ４はトランジスタＱ１４によｐオン駆動される。これ
に対して第２の入カド２ンジスタＱ１２はオンになプ、
出力トランジスタＱｘ’ ａ Ｑ 鵞はオフになる。同
様に第３の入力トランジスタＱｓｓはオンになり、Ｑｌ
駆動回路６０のトランジスタＱ■がオフになるので出力
トランジスタＱｓはオフになる。し九がって、このと龜
負荷回路１３にはトランジスタＱ１からＱａＫ向う方向
に電流が流れる。上記とは逆に入力電圧ｖｉｍｌ−ｖｉ
ｎ４が＠Ｈ−レベル、Ｖｉｔｔ２゜ｖｉｓが＠Ｌ＃レベ
ルのときには、上記動作に準じて出力トランジスタＱ１
．Ｑ４がオフ〜Ｑｘ −Ｑｓがオンになシ、負荷回路Ｉ
ＳにはトランジスタＱｓからＱｌに向う方向に電流が流
れる。
ところで、いま何らかの理由によシ出力トランジスタＱ
、〜Ｑ、のうちのＩＩＩに短絡電流（九とえば１ａｌｉ
ｆ）が流れると、このトランジスタのペース・エミ、り
閾電圧Ｖ１ｍは１ｖ程度（集積化され九−トランジスタ
の場合）の値になυ、小信号トランジスタのＶｓｍ （
約Ｑ、７ Ｖ ）よプも大きくなる。したがって、この
場合には抵抗（Ｒ■、Ｒｓｔ） （ＲｓｓｅＲｓｍ）、
（Ｒｓｔ、Ｒｒｓ）、＼ （Ｒ４１１Ｂ４ｍ）のどれかで上記大きなＶｌｍが検出
され、トランジスタ（Ｑｌｓ ＊Ｑ＊ｔ ） ａ Ｑｍ
ｓ ｅ（偽・。
、〜Ｑ、のうちのＩＩＩに短絡電流（九とえば１ａｌｉ
ｆ）が流れると、このトランジスタのペース・エミ、り
閾電圧Ｖ１ｍは１ｖ程度（集積化され九−トランジスタ
の場合）の値になυ、小信号トランジスタのＶｓｍ （
約Ｑ、７ Ｖ ）よプも大きくなる。したがって、この
場合には抵抗（Ｒ■、Ｒｓｔ） （ＲｓｓｅＲｓｍ）、
（Ｒｓｔ、Ｒｒｓ）、＼ （Ｒ４１１Ｂ４ｍ）のどれかで上記大きなＶｌｍが検出
され、トランジスタ（Ｑｌｓ ＊Ｑ＊ｔ ） ａ Ｑｍ
ｓ ｅ（偽・。
Ｑｌｍ）−Ｑｌ４のどれかがオンになる。この丸め、積
分回路１０においては、トランジスタＱ？ｌがオン罠な
ってトランジスタＱｙｍもオンになシ、コンデンサＣが
急速に充電され始め、トランジスタＱ？４０ペース電圧
は第３図に示すようにほぼ電源ＶＣＣＩの電圧まで急速
く上昇する。このとき、トランジスタＱ？４はトランジ
スタＱ、、 Ｋよりオン駆動される。したがって、電流
源回路ＪＯにおいてはトランジスタＱｓｔｌ；）＠諺は
オン−トランジスタＱｓｉａＱ−６はオフでＴｏシ、抵
抗Ｒ＠４．Ｒ＠Ｉの接続点からの出力電圧が上昇し、電
流源トランジスタＱｌｌ〜Ｑ１４がオフになってシシ、
出力トランジスタＱ１〜Ｑ４はオフの壕まで過電流禁止
状態となる・そして、過電流検出用トランジスタＱｌｌ
−Ｑ１４はオフになシ、積分回路７０のトランジスタＱ
マｔｅＱマ黛はオフになシ、コンデンｔＣの充電電荷は
トランジスタＱｔ４のペース電流として徐々に放電し始
める。こζで、トランジスタＱ１．０電流をたとえば約
１０μＡとすると、トランジスタＱ？４のエミッタ接地
電流増幅率βを約１００としてそのペース電流１、は約
０，１μＡである。ここで、集積回路化され九コンデン
ナＣの容量をたとえば１０ ｐｙ’ 。
分回路１０においては、トランジスタＱ？ｌがオン罠な
ってトランジスタＱｙｍもオンになシ、コンデンサＣが
急速に充電され始め、トランジスタＱ？４０ペース電圧
は第３図に示すようにほぼ電源ＶＣＣＩの電圧まで急速
く上昇する。このとき、トランジスタＱ？４はトランジ
スタＱ、、 Ｋよりオン駆動される。したがって、電流
源回路ＪＯにおいてはトランジスタＱｓｔｌ；）＠諺は
オン−トランジスタＱｓｉａＱ−６はオフでＴｏシ、抵
抗Ｒ＠４．Ｒ＠Ｉの接続点からの出力電圧が上昇し、電
流源トランジスタＱｌｌ〜Ｑ１４がオフになってシシ、
出力トランジスタＱ１〜Ｑ４はオフの壕まで過電流禁止
状態となる・そして、過電流検出用トランジスタＱｌｌ
−Ｑ１４はオフになシ、積分回路７０のトランジスタＱ
マｔｅＱマ黛はオフになシ、コンデンｔＣの充電電荷は
トランジスタＱｔ４のペース電流として徐々に放電し始
める。こζで、トランジスタＱ１．０電流をたとえば約
１０μＡとすると、トランジスタＱ？４のエミッタ接地
電流増幅率βを約１００としてそのペース電流１、は約
０，１μＡである。ここで、集積回路化され九コンデン
ナＣの容量をたとえば１０ ｐｙ’ 。
コンデンサＣの充電電圧ｖ０（キＶｃｃ１）を九とえば
ＩＯＶとした場合に、コンデンサの端子電圧がＯＶにな
るまでの放電時間Ｔを求めると、である。なお、このよ
うにゆっくりとトランジスタＱｖａのペース電圧が下降
している間はトランジスタ（ｈ４はオンであり、前述し
九ように電流源回路８０の出力電圧は上昇しており、出
力トランジスタＱｌ−Ｑａは過電ｌｔ禁止状態になって
いる。
ＩＯＶとした場合に、コンデンサの端子電圧がＯＶにな
るまでの放電時間Ｔを求めると、である。なお、このよ
うにゆっくりとトランジスタＱｖａのペース電圧が下降
している間はトランジスタ（ｈ４はオンであり、前述し
九ように電流源回路８０の出力電圧は上昇しており、出
力トランジスタＱｌ−Ｑａは過電ｌｔ禁止状態になって
いる。
中かてコンデンｔＣの放電が終了してトランジスタＱマ
４がオフになると、電流源回路８０においてはトランジ
スタＱｓｔ、Ｑｓｍはオフ、トランジスタＱｓｉ、Ｑ−
・は能動状態になり、出力電圧は所定値まで低下し、電
流源トランジスタＱｓ１〜Ｑ１４が能動状態になる。し
たがって、このとき既に過電流の原因が消滅していれば
、正常な動作に復帰して将来予測される過電流の発生を
検出すべく待機状１１になるが、依然として過電流の原
因が継続していれば、再度前述し九ような検出動作を間
欠的に繰シ返すようになるＯ上述したような回路におい
て、過電流検出期間（コンデンサＣの充電期間）Ｔ′に
比べて過電流禁止期間（コンデンサＣの放電期間）丁が
充分長いので、出力トランジスタＱ１〜Ｑ４の破壊が防
止され、またその電力消費は少ないので、集積回路の発
熱は殆んど問題とならなくなる。
４がオフになると、電流源回路８０においてはトランジ
スタＱｓｔ、Ｑｓｍはオフ、トランジスタＱｓｉ、Ｑ−
・は能動状態になり、出力電圧は所定値まで低下し、電
流源トランジスタＱｓ１〜Ｑ１４が能動状態になる。し
たがって、このとき既に過電流の原因が消滅していれば
、正常な動作に復帰して将来予測される過電流の発生を
検出すべく待機状１１になるが、依然として過電流の原
因が継続していれば、再度前述し九ような検出動作を間
欠的に繰シ返すようになるＯ上述したような回路におい
て、過電流検出期間（コンデンサＣの充電期間）Ｔ′に
比べて過電流禁止期間（コンデンサＣの放電期間）丁が
充分長いので、出力トランジスタＱ１〜Ｑ４の破壊が防
止され、またその電力消費は少ないので、集積回路の発
熱は殆んど問題とならなくなる。
ここで、出力トランジスタＱ１〜Ｑ４のうちの短絡した
トランジスタの電流のピーク値！、がＩＡ、充電期間Ｔ
Ｉが１０μｓ、放電期間テが１ ｍｓの場合の平均電流
！、を求めるとＩ ＝ −」−ｍ−」３−ｍ １０
ｍＡ となる・！ ’ Ｔ’＋Ｔ Ｏ，０１＋１ なお、積分回路１０の動作状１１に応じた出力によって
少なくとも出力トランジスタＱ ｌ−Ｑ ４をオフ状１
１に制御する必要があるが、上記出力によって過電流検
出用トランジスタＱｍｔ〜Ｑ１４をオフにすることに代
えて要は積分回路７０の動作状態を反転させればよい。
トランジスタの電流のピーク値！、がＩＡ、充電期間Ｔ
Ｉが１０μｓ、放電期間テが１ ｍｓの場合の平均電流
！、を求めるとＩ ＝ −」−ｍ−」３−ｍ １０
ｍＡ となる・！ ’ Ｔ’＋Ｔ Ｏ，０１＋１ なお、積分回路１０の動作状１１に応じた出力によって
少なくとも出力トランジスタＱ ｌ−Ｑ ４をオフ状１
１に制御する必要があるが、上記出力によって過電流検
出用トランジスタＱｍｔ〜Ｑ１４をオフにすることに代
えて要は積分回路７０の動作状態を反転させればよい。
すなわち、本発明の過電流保躾回路付きＨスイッチ回路
は、出力トランジスタそれぞれのペース・エミ、り閾電
圧を各対応して別々の過電流検出用トランジスタにより
検出し、この過電流検出用トランジスタそれぞれの出力
の論理和出力に応じて積分回路の充放電動作を制御し、
この積分回路の充放電動作状態に応じ九制御出力を発生
して、出力トランジスタをオフにすると共に積分回路の
動作状態を反転させることによって、過電流検出動作を
間欠的に行なうことを可能とし良もので６９、比較的に
簡単な構成である。
は、出力トランジスタそれぞれのペース・エミ、り閾電
圧を各対応して別々の過電流検出用トランジスタにより
検出し、この過電流検出用トランジスタそれぞれの出力
の論理和出力に応じて積分回路の充放電動作を制御し、
この積分回路の充放電動作状態に応じ九制御出力を発生
して、出力トランジスタをオフにすると共に積分回路の
動作状態を反転させることによって、過電流検出動作を
間欠的に行なうことを可能とし良もので６９、比較的に
簡単な構成である。
ｊＩ４図は本発明の他の実施例を示すものであり、第２
図の回路と比べて基本的構成は同じであるが部分的に構
成が簡略化されているだけであるので、第４図中ｆｓｚ
図と同一部分には同一符号を、また対応部分には同一符
号に′を付している。すなわち５０’はｑ１駆動回路、
６０’はＱｓ駆動回路、７０′は積分回路、８０′はバ
イアス電流源回路である。なお積分回路ｙ ｏｆにおい
てＩＩ ａ ＩＩはΔイアスミ流源でＴｏシ、またバイ
アス電流源回路ｊ Ｏ’においてＩ３はバイアス電ｆＩ
ｔｍである。
図の回路と比べて基本的構成は同じであるが部分的に構
成が簡略化されているだけであるので、第４図中ｆｓｚ
図と同一部分には同一符号を、また対応部分には同一符
号に′を付している。すなわち５０’はｑ１駆動回路、
６０’はＱｓ駆動回路、７０′は積分回路、８０′はバ
イアス電流源回路である。なお積分回路ｙ ｏｆにおい
てＩＩ ａ ＩＩはΔイアスミ流源でＴｏシ、またバイ
アス電流源回路ｊ Ｏ’においてＩ３はバイアス電ｆＩ
ｔｍである。
本発明の過電流保護回路付ＩＨスイッチ回路によれば、
比較的に簡単な構成で６シながら出力トランジスタのど
れか１個が短絡等によυ過電流状態になったときに直ち
に検出して過電流を禁止し、この検出期間に比べて充分
長い期間にわたって過電流禁止状態を継続し九のち再び
過電流の検出もしくは正常な復帰状態になるので、発熱
が少なく、復帰動作の九めの操作が不要であって取扱い
が簡便であシ、モータ駆動回路等に実用上支障なく適用
できる。
比較的に簡単な構成で６シながら出力トランジスタのど
れか１個が短絡等によυ過電流状態になったときに直ち
に検出して過電流を禁止し、この検出期間に比べて充分
長い期間にわたって過電流禁止状態を継続し九のち再び
過電流の検出もしくは正常な復帰状態になるので、発熱
が少なく、復帰動作の九めの操作が不要であって取扱い
が簡便であシ、モータ駆動回路等に実用上支障なく適用
できる。
＃Ｉ１図ｔ′ｉＨスイッチ回路の基本的構成を示す回路
図、第２図は本発明に係る過電流保護回路付きＨスイッ
チ回路の一実施例を示す回路図、第３図は第２図の動作
説明のために示す波形図、第４図は本発明の他の実施例
を示す回路図でめる０ Ｑｌ−Ｑ４・・・出力トランジスタ、Ｑｌｌ−Ｑｌ４・
・・入カトランゾスタ、Ｑｌｌ−Ｑｌ４・・・過電流検
出用トランジスタ、７０・・・積分回路、８０・・・バ
イアス電流源回路。 出願人代理人 弁理士 鈴 江 武 門弟１図 ｃｃ
図、第２図は本発明に係る過電流保護回路付きＨスイッ
チ回路の一実施例を示す回路図、第３図は第２図の動作
説明のために示す波形図、第４図は本発明の他の実施例
を示す回路図でめる０ Ｑｌ−Ｑ４・・・出力トランジスタ、Ｑｌｌ−Ｑｌ４・
・・入カトランゾスタ、Ｑｌｌ−Ｑｌ４・・・過電流検
出用トランジスタ、７０・・・積分回路、８０・・・バ
イアス電流源回路。 出願人代理人 弁理士 鈴 江 武 門弟１図 ｃｃ
Claims (1)
- ４種の入力電圧によシ各対応してスイッチ状態が制御さ
れる４個の出力トランジスタと、これらの出力トランジ
スタそれぞれのペース・エミ、り関電圧によシ各対応し
て制御され過電流状鰺の出力トランジスタを検出する過
電流検出用トランジスタと、これらの過電流検出用トラ
ンジスタそれぞれの検出出力の論理和をとる回路と、こ
の回路の出力に応じて充電あるいは放電の動作状態に制
御される積分回路と、との積分回路の動作状１１に応じ
た出力を発生し前記出力トランジスタをオフ状１１に制
御すると共に積分回路の動作状態を反転させるように制
御する回路とを真備することを特徴とする過電流保麟回
路付龜Ｈスイ、チ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57034463A JPS58151814A (ja) | 1982-03-04 | 1982-03-04 | 過電流保護回路付きｈスイツチ回路 |
| EP83101881A EP0088312B1 (en) | 1982-03-04 | 1983-02-25 | H-switch circuit with an overcurrent protection circuit |
| DE8383101881T DE3376374D1 (en) | 1982-03-04 | 1983-02-25 | H-switch circuit with an overcurrent protection circuit |
| US06/703,445 US4633358A (en) | 1982-03-04 | 1985-02-19 | H-switch circuit with an overcurrent protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57034463A JPS58151814A (ja) | 1982-03-04 | 1982-03-04 | 過電流保護回路付きｈスイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58151814A true JPS58151814A (ja) | 1983-09-09 |
| JPH0145806B2 JPH0145806B2 (ja) | 1989-10-04 |
Family
ID=12414938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57034463A Granted JPS58151814A (ja) | 1982-03-04 | 1982-03-04 | 過電流保護回路付きｈスイツチ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4633358A (ja) |
| EP (1) | EP0088312B1 (ja) |
| JP (1) | JPS58151814A (ja) |
| DE (1) | DE3376374D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248123U (ja) * | 1985-09-09 | 1987-03-25 | ||
| JPS63262916A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体集積回路 |
| JP2001302130A (ja) * | 2000-03-31 | 2001-10-31 | Inventio Ag | 昇降機のペイロードレセプタクルを移動させる補助装置および昇降機シャフト内のケージの位置および動作をモニタする装置 |
| JP2010006562A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Ltd | エレベータの位置検出装置、並びにエレベータ |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040088A (en) * | 1987-10-05 | 1991-08-13 | Chloride Group Public Limited Company | Electric motor controllers |
| USRE34159E (en) * | 1987-10-05 | 1993-01-12 | Chloride Group Public Limited Co. | Electric motor controllers |
| KR930011196B1 (ko) * | 1988-11-16 | 1993-11-25 | 롬 가부시끼가이샤 | 모터 구동회로 |
| JPH0288491U (ja) * | 1988-12-20 | 1990-07-12 | ||
| IT1228113B (it) * | 1988-12-21 | 1991-05-28 | Sgs Thomson Microelectronics | Circuito comparatore di tensione per circuiti integrati di pilotaggio di carichi elettrici induttivi |
| JP2564094Y2 (ja) * | 1989-03-31 | 1998-03-04 | 沖電気工業株式会社 | プリンタ |
| JPH0390872A (ja) * | 1989-09-01 | 1991-04-16 | Toshiba Corp | 半導体装置 |
| US5192901A (en) * | 1990-03-16 | 1993-03-09 | Cherry Semiconductor Corporation | Short circuit protection |
| US5117167A (en) * | 1990-11-01 | 1992-05-26 | Rotron, Incorporated | Commutating energy suppression circuit for an electronically commutated DC motor |
| US5103148A (en) * | 1990-11-06 | 1992-04-07 | Motorola, Inc. | Low voltage circuit to control high voltage transistor |
| JPH04327953A (ja) * | 1991-04-30 | 1992-11-17 | Oki Electric Ind Co Ltd | アラーム制御方法 |
| IT1251205B (it) * | 1991-09-18 | 1995-05-04 | St Microelectronics Srl | Circuito a ponte ad h con protezione contro la conduzione incrociata durante l'inversione della corrente nel carico. |
| JP3252045B2 (ja) * | 1993-12-24 | 2002-01-28 | 株式会社ゼクセルヴァレオクライメートコントロール | パルスモータ制御装置 |
| US5781046A (en) * | 1995-03-22 | 1998-07-14 | Vtc, Inc. | Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load |
| US5751171A (en) * | 1995-03-22 | 1998-05-12 | Vtc Inc. | Predriver for fast current switching through a two-terminal inductive load |
| US5773991A (en) * | 1995-05-02 | 1998-06-30 | Texas Instruments Incorporated | Motor current sense circuit using H bridge circuits |
| US5859519A (en) * | 1997-05-29 | 1999-01-12 | General Electric Company | Single phase motor drive |
| US5977734A (en) * | 1998-09-09 | 1999-11-02 | Stmicroelectronics, Inc. | Circuit and method for determining optimal phase combination for startup of a polyphase DC motor |
| JP3858219B2 (ja) * | 2001-10-25 | 2006-12-13 | ミネベア株式会社 | ブラシレス直流１相モータのプリドライブ回路 |
| JP4838233B2 (ja) * | 2004-03-12 | 2011-12-14 | エムケイエス インストゥルメンツ， インコーポレイテッド | スイッチング電源用の制御回路 |
| US7116110B1 (en) | 2005-06-30 | 2006-10-03 | Yazaki North America, Inc. | Sensorless protection for electronic device |
| EP2235826A1 (en) | 2007-12-28 | 2010-10-06 | Eaton Corporation | Drive circuit and method of using the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1413923A1 (de) * | 1961-04-12 | 1968-11-28 | Licentia Gmbh | Schutzeinrichtung fuer Schalttransistoreinrichtungen |
| US3332007A (en) * | 1964-08-20 | 1967-07-18 | Ling Temco Vought Inc | Motor control circuit with time delay |
| DE2059884A1 (de) * | 1970-12-05 | 1972-06-15 | Siemens Ag | Kollektorloser Gleichstrommotor mit einem Dauermagnetlaeufer und einer aus mehreren Teilwicklungen bestehenden Staenderwicklung |
| FR2180144A5 (ja) * | 1972-04-10 | 1973-11-23 | Honeywell Bull | |
| DE2361645B2 (de) * | 1972-12-12 | 1976-10-28 | Pioneer Electronic Corp., Tokio | Elektronische ueberstromschutzschaltungsanordnung |
| US3919600A (en) * | 1973-03-19 | 1975-11-11 | Detprotector Inc | Overload current protector for A. C. motors |
| JPS576806B2 (ja) * | 1973-10-05 | 1982-02-06 | ||
| US4006370A (en) * | 1975-12-15 | 1977-02-01 | General Electric Company | Fast turn-off circuit for power transistor |
| JPS5666932A (en) * | 1979-11-06 | 1981-06-05 | Rohm Co Ltd | Absorption circuit of counter electromotive force for direct current load drive circuit |
| US4322770A (en) * | 1980-02-28 | 1982-03-30 | Rca Corporation | Latch-up prevention circuit for power output devices using inductive loads |
| US4336562A (en) * | 1981-02-23 | 1982-06-22 | General Motors Corporation | H-Switch having short to plus protection |
| US4410935A (en) * | 1981-03-23 | 1983-10-18 | General Signal Corporation | Current overload protection for inverter of uninterruptible power supply system |
| US4532567A (en) * | 1983-02-18 | 1985-07-30 | General Motors Corporation | Electric power steering stall protection circuit |
-
1982
- 1982-03-04 JP JP57034463A patent/JPS58151814A/ja active Granted
-
1983
- 1983-02-25 EP EP83101881A patent/EP0088312B1/en not_active Expired
- 1983-02-25 DE DE8383101881T patent/DE3376374D1/de not_active Expired
-
1985
- 1985-02-19 US US06/703,445 patent/US4633358A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248123U (ja) * | 1985-09-09 | 1987-03-25 | ||
| JPS63262916A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体集積回路 |
| JP2001302130A (ja) * | 2000-03-31 | 2001-10-31 | Inventio Ag | 昇降機のペイロードレセプタクルを移動させる補助装置および昇降機シャフト内のケージの位置および動作をモニタする装置 |
| JP2010006562A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Ltd | エレベータの位置検出装置、並びにエレベータ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4633358A (en) | 1986-12-30 |
| DE3376374D1 (en) | 1988-05-26 |
| JPH0145806B2 (ja) | 1989-10-04 |
| EP0088312B1 (en) | 1988-04-20 |
| EP0088312A3 (en) | 1985-01-09 |
| EP0088312A2 (en) | 1983-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58151814A (ja) | 過電流保護回路付きｈスイツチ回路 | |
| JPH08251014A (ja) | ダイナミック論理回路を有する装置及びその装置の製造方法並びに信号の処理方法 | |
| JPS625723A (ja) | 半導体集積回路装置 | |
| JPS6122397B2 (ja) | ||
| US5532562A (en) | Apparatus for controlling DC motor with H-bridge switching circuit | |
| US6046613A (en) | Capacitive-load driving circuit and recording head driving circuit | |
| JP2997476B2 (ja) | ＢｉＣＭＯＳによるドライバ回路 | |
| KR100634130B1 (ko) | 기록 구동회로를 구비한 레코딩 장치 | |
| JP2006158162A (ja) | モータ駆動回路 | |
| JP2943810B2 (ja) | モータ駆動ｉｃ回路 | |
| JP3225480B2 (ja) | 電流型センス回路 | |
| JPS5838033A (ja) | 排他的論理和回路 | |
| JP2596385B2 (ja) | 半導体集積回路装置 | |
| JPH08322288A (ja) | モータ駆動回路 | |
| JP3299678B2 (ja) | Ｌｃｄ駆動電源回路及びｌｃｄ表示装置 | |
| US3680048A (en) | Core drive and biasing system | |
| JP3036119B2 (ja) | 出力トランジスタの短絡保護回路 | |
| CN112769318A (zh) | 一种低成本高性能igbt驱动电路及方法 | |
| JPH01154575A (ja) | Ｌｅｄ駆動用集積回路 | |
| JP2672295B2 (ja) | マトリクス型表示パネルの駆動回路 | |
| JPH0227567Y2 (ja) | ||
| JP2530969Y2 (ja) | 保護回路 | |
| JPH0714144B2 (ja) | 集積回路の出力回路 | |
| JPS5970020A (ja) | 三状態出力回路 | |
| SU597006A1 (ru) | Запоминающее устройство |