JPS5814562A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5814562A JPS5814562A JP56111934A JP11193481A JPS5814562A JP S5814562 A JPS5814562 A JP S5814562A JP 56111934 A JP56111934 A JP 56111934A JP 11193481 A JP11193481 A JP 11193481A JP S5814562 A JPS5814562 A JP S5814562A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input terminal
- source
- type
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000005669 field effect Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000006378 damage Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 101150114751 SEM1 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体集積回路、特に0MO8(Compl
@m@ntary M@tal 0xide Sem1
eondaetor )集積回路の入力保護に用いられ
る半導体装置に関する。
@m@ntary M@tal 0xide Sem1
eondaetor )集積回路の入力保護に用いられ
る半導体装置に関する。
従来、半導体集積回路の入力保護回路として多数提案さ
れているが、その殆どは入力r−)の静電破壊を防止す
るととに主眼がおかれていた。
れているが、その殆どは入力r−)の静電破壊を防止す
るととに主眼がおかれていた。
しかしながら、このような入力保護回路では、通常動作
においては静電破壊に到る前に外部からの異常人力によ
り誤動作や破壊を起こすことがある。このことを第1図
及び第2図を用いて具体的に説明する。第1図において
1は入力端子で、この入力端子1には保護抵抗2を介し
てPチャンネルMO8型電界効果トランジスタ(以下、
Pチャンネルトランジスタと称す)3及びNチャンネル
MOi9型電界効果トランゾスタ(以下、Nチャンネル
トランジスタ)4からなる0MO8インバータの入力端
が接続されている0、また、入力端子1は保護抵抗2及
び入力保庫用のNチャンネルトランジスタ5を介して接
地されている。このNチャンネルトランジスタ5のr−
シはそのソースに接続されている。#は前記CMO8イ
ンノ臂−夕の出力端子である。
においては静電破壊に到る前に外部からの異常人力によ
り誤動作や破壊を起こすことがある。このことを第1図
及び第2図を用いて具体的に説明する。第1図において
1は入力端子で、この入力端子1には保護抵抗2を介し
てPチャンネルMO8型電界効果トランジスタ(以下、
Pチャンネルトランジスタと称す)3及びNチャンネル
MOi9型電界効果トランゾスタ(以下、Nチャンネル
トランジスタ)4からなる0MO8インバータの入力端
が接続されている0、また、入力端子1は保護抵抗2及
び入力保庫用のNチャンネルトランジスタ5を介して接
地されている。このNチャンネルトランジスタ5のr−
シはそのソースに接続されている。#は前記CMO8イ
ンノ臂−夕の出力端子である。
第2図は上記回路の具体的な構造を示す断面図である。
同図において、11はmt″″型半導体基板で、この半
導体基板11内にν“型ウェル領域11が形成され、こ
のウェル領域12に上記入力保護用のNチャンネルトラ
ンジスタ5が形成されている。fJはこのトランジスタ
5のドレインとなる一型領域、14は同じくソースとな
る一型領域、18は仁のトランジスタ5のr−F酸化膜
、11は多結晶シリコンでなる?−)電極、11はウェ
ル領域12と電源Vssを接続するためのν・ 型領域
、18は上記Pチャンネルトランジスタ3のドレインと
なるp+型領領域1廖は同じくソースとなるp 型領域
、goはトランジスタSol”−)酸化膜、21は多結
晶シリコンでなるr−)電極、22はフィールド酸化膜
、21は絶縁膜、24は電極及び配線となる金属A4層
である。なお、第2図においては、第1図のNチャンネ
ルトランジスタ4#−1図示されていない。
導体基板11内にν“型ウェル領域11が形成され、こ
のウェル領域12に上記入力保護用のNチャンネルトラ
ンジスタ5が形成されている。fJはこのトランジスタ
5のドレインとなる一型領域、14は同じくソースとな
る一型領域、18は仁のトランジスタ5のr−F酸化膜
、11は多結晶シリコンでなる?−)電極、11はウェ
ル領域12と電源Vssを接続するためのν・ 型領域
、18は上記Pチャンネルトランジスタ3のドレインと
なるp+型領領域1廖は同じくソースとなるp 型領域
、goはトランジスタSol”−)酸化膜、21は多結
晶シリコンでなるr−)電極、22はフィールド酸化膜
、21は絶縁膜、24は電極及び配線となる金属A4層
である。なお、第2図においては、第1図のNチャンネ
ルトランジスタ4#−1図示されていない。
このような従来の入力保護回路において、例えば、入力
端子1に負の電圧が印加されると、第2図からも明らか
なようKNチャンネルトランジスタ5、のドレインとな
る冨 型領域13 とシー型ウェル領斌12とのP鳳接
合は順方向となシ大電流がn″″型半導体基1[11か
ら入力端子1へ流れる。仁のため、保護抵抗2が溶断す
ることがしばしば発生する。
端子1に負の電圧が印加されると、第2図からも明らか
なようKNチャンネルトランジスタ5、のドレインとな
る冨 型領域13 とシー型ウェル領斌12とのP鳳接
合は順方向となシ大電流がn″″型半導体基1[11か
ら入力端子1へ流れる。仁のため、保護抵抗2が溶断す
ることがしばしば発生する。
また、このときドレインの1 型領域1jからシー型ウ
ェル領域12へ注入された電子は1−型半導体基板11
の中を流れ、仁の基板11中に電圧こう配を生じ、ウェ
ル領域11近傍の電源Ve@l’(接続されたvI+型
領域19からホールが流出し、ウェル領域21%’(達
しう、チア、fを起ヒす。
ェル領域12へ注入された電子は1−型半導体基板11
の中を流れ、仁の基板11中に電圧こう配を生じ、ウェ
ル領域11近傍の電源Ve@l’(接続されたvI+型
領域19からホールが流出し、ウェル領域21%’(達
しう、チア、fを起ヒす。
このように従来の入力保護回路は正の高電圧に対して保
S回路として働くが、負の電圧に対しては誤動作や破壊
を起ζし異(、入力保11回路として不十分でTo5た
。
S回路として働くが、負の電圧に対しては誤動作や破壊
を起ζし異(、入力保11回路として不十分でTo5た
。
ヒの発明は上記実情に鑑みて擾されたもので、その目的
は正負の異常入力に対して破壊や誤動作がなく、内部回
路を保護し得る半導体装置を提供することにある。
は正負の異常入力に対して破壊や誤動作がなく、内部回
路を保護し得る半導体装置を提供することにある。
以下、図面を参照してこの発明の一実施例を説明する。
第3図において、1は入力端子31で、この入力端子j
1には保護抵抗12を介してPチャンネルトランジスタ
33及びNチャネルトランジスタ34からなるCMO8
インノ臂−夕の入力端が接続されている。また、入力端
子31は保護抵抗32、入力保護用のNチャンネルトラ
ンジスタ1863−を直列に介して接地されている。上
記NチャンネルトランジスタS5のr−トはソースに接
続されると共に、ソースはNチャンネルトランジスタ3
6のドレインに接続されている。tた、Nチャンネルト
ランジスタ16のソースは接地されると共にゲートはド
レインに接続されている。なお、Jlは前記0MO8イ
ア z4−夕の出力端子であるー第4図社上記回路の具
体的な構造を示す断面図である。同図において、41は
n−型半導体基板で、この半導体基板41内Kp−型ウ
ェル領域42が形成され、仁のウェル領域41に上記入
力保護用ONNチャネルトランジスタ 5 * j g
が形成されている。4sはヒのトランジスタS5のドレ
インとなるn型領域、44は仁のトランジスタ3sのソ
ース及びトランシスpsiのドレインとなるn型領域、
45はトランジスタ3jの?−)酸化膜、41はトラン
ジスタj5の多結晶シリコンで擾るr−)電極、41は
トランジスタ36のソースとなる一型領埴、4#社トラ
ンジスタ3#のr−)酸化膜、4#はトランジスタ36
のr−)電極、50はPチャンネルトランジスタ5Ja
yレインとなるp゛1型領域、51は同じくソースとな
るヤ型領域、51社r−)酸化膜、51はr−)電極、
54はフィールド酸化膜、51は絶lags # #は
電極及び配線となる金属A4層である。なお、第4図に
おいて社第3図のNチャンネルト2ンノスタJ4は図示
されていない。
1には保護抵抗12を介してPチャンネルトランジスタ
33及びNチャネルトランジスタ34からなるCMO8
インノ臂−夕の入力端が接続されている。また、入力端
子31は保護抵抗32、入力保護用のNチャンネルトラ
ンジスタ1863−を直列に介して接地されている。上
記NチャンネルトランジスタS5のr−トはソースに接
続されると共に、ソースはNチャンネルトランジスタ3
6のドレインに接続されている。tた、Nチャンネルト
ランジスタ16のソースは接地されると共にゲートはド
レインに接続されている。なお、Jlは前記0MO8イ
ア z4−夕の出力端子であるー第4図社上記回路の具
体的な構造を示す断面図である。同図において、41は
n−型半導体基板で、この半導体基板41内Kp−型ウ
ェル領域42が形成され、仁のウェル領域41に上記入
力保護用ONNチャネルトランジスタ 5 * j g
が形成されている。4sはヒのトランジスタS5のドレ
インとなるn型領域、44は仁のトランジスタ3sのソ
ース及びトランシスpsiのドレインとなるn型領域、
45はトランジスタ3jの?−)酸化膜、41はトラン
ジスタj5の多結晶シリコンで擾るr−)電極、41は
トランジスタ36のソースとなる一型領埴、4#社トラ
ンジスタ3#のr−)酸化膜、4#はトランジスタ36
のr−)電極、50はPチャンネルトランジスタ5Ja
yレインとなるp゛1型領域、51は同じくソースとな
るヤ型領域、51社r−)酸化膜、51はr−)電極、
54はフィールド酸化膜、51は絶lags # #は
電極及び配線となる金属A4層である。なお、第4図に
おいて社第3図のNチャンネルト2ンノスタJ4は図示
されていない。
このような構成の入力保護回路において、入力端子31
11C負の電圧が印加された場合、Nチャンネルトラン
ジスタ35のドレインとなる一型領域43に負電圧が印
加され、II−型ウェル領域42は電源Yesに接続さ
れていないので、ウェル領域42の電圧は一型領域4J
の電圧に引張られ負電圧となる。仁のとき、Nf−ヤン
ネルトランジスタ1dのソースとなる一型領域41とP
−型ウェル領域42とのpn接合は逆バイアスされ、空
乏層の形は第4図で破IIAで示すようになる。この逆
ノクイアス電圧が降伏電圧を越えるとトランジスタj6
のソースとなる一型領械41からホールがウェル領域4
2内へ注入゛されるが、このホールは電位の低い入力端
子11の方へ流れ、半導体基板41・へは注入されない
。従って、従来のような2.チア、グは起こらない、t
た、負電圧が入力端子J1に印加されても、第1図の回
路のように順方向電流は流れないので、保護抵抗32が
溶断する仁ともない。
11C負の電圧が印加された場合、Nチャンネルトラン
ジスタ35のドレインとなる一型領域43に負電圧が印
加され、II−型ウェル領域42は電源Yesに接続さ
れていないので、ウェル領域42の電圧は一型領域4J
の電圧に引張られ負電圧となる。仁のとき、Nf−ヤン
ネルトランジスタ1dのソースとなる一型領域41とP
−型ウェル領域42とのpn接合は逆バイアスされ、空
乏層の形は第4図で破IIAで示すようになる。この逆
ノクイアス電圧が降伏電圧を越えるとトランジスタj6
のソースとなる一型領械41からホールがウェル領域4
2内へ注入゛されるが、このホールは電位の低い入力端
子11の方へ流れ、半導体基板41・へは注入されない
。従って、従来のような2.チア、グは起こらない、t
た、負電圧が入力端子J1に印加されても、第1図の回
路のように順方向電流は流れないので、保護抵抗32が
溶断する仁ともない。
尚、上記実施例においては、電源から絶縁されたウェル
領域に形成されゐトランジスタをNチャンネルトランジ
スタとしたが、これに限定するものではなく、P″″型
基板を用いウェル領域をn−型として、Pチャンネルト
ランジスタとしてもよい。
領域に形成されゐトランジスタをNチャンネルトランジ
スタとしたが、これに限定するものではなく、P″″型
基板を用いウェル領域をn−型として、Pチャンネルト
ランジスタとしてもよい。
以上のように仁の発明によれば、負の異常入力に対して
も破壊や誤動作を妨止することができ、内部回路を確実
に保護し得る半導体装置を提供できる。
も破壊や誤動作を妨止することができ、内部回路を確実
に保護し得る半導体装置を提供できる。
第1図は従来の入力保護回路、第2図は第1図の回路の
素子構造を示す断面図、第3図はこの発明の一実施例に
係る入力保11回路、第4図は第3図の回路の素子構造
を示す断面図である。 JJ−一入力端子、S2−保護抵抗、si、sg・・・
NチャンネルMO8−電界効果トランジスタ、41・・
・11″″型半導体基板、41=p′″型ウエル領域、
41 、44 、4 F−・・−型領域。
素子構造を示す断面図、第3図はこの発明の一実施例に
係る入力保11回路、第4図は第3図の回路の素子構造
を示す断面図である。 JJ−一入力端子、S2−保護抵抗、si、sg・・・
NチャンネルMO8−電界効果トランジスタ、41・・
・11″″型半導体基板、41=p′″型ウエル領域、
41 、44 、4 F−・・−型領域。
Claims (1)
- 第一導電型の半導体基板と、この半導体基板内に電源か
ら絶縁されるように形成された第二導電型のウェル領域
と、このウェル領域に形成された第一のMOB型電界効
果トランジスタ及び第二のMO8型電界効果トランジス
タとを具備し、前記第一のMOB型電界効果トランゾス
タのソースは接地されると共にr−トはドレインに接続
され、かつ第二のMOa型電界効果トランジスタのr−
)はソースに接続されると共にドレインは抵抗を介して
入力端子に接続され、さらにンース祉前記第−のMOa
型電界効果トランジスタのドレインに接続されているこ
とを特徴とする半導体装置0.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56111934A JPS5814562A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置 |
US06/749,112 US4609931A (en) | 1981-07-17 | 1985-06-26 | Input protection MOS semiconductor device with zener breakdown mechanism |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56111934A JPS5814562A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5814562A true JPS5814562A (ja) | 1983-01-27 |
Family
ID=14573791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56111934A Pending JPS5814562A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5814562A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6281748A (ja) * | 1985-10-04 | 1987-04-15 | Nec Corp | 相補型半導体集積回路装置 |
US4787293A (en) * | 1986-06-17 | 1988-11-29 | Honda Giken Kogyo Kabushiki Kaisha | Hydraulic system for working vehicles |
US4893157A (en) * | 1984-08-24 | 1990-01-09 | Hitachi, Ltd. | Semiconductor device |
US4903093A (en) * | 1987-06-05 | 1990-02-20 | Hitachi, Ltd. | Semiconductor integrated circuit device double isolated CMOS input protection resistor |
JPH0330476A (ja) * | 1989-06-28 | 1991-02-08 | Matsushita Electron Corp | Misトランジスタとこれを用いた保護回路 |
-
1981
- 1981-07-17 JP JP56111934A patent/JPS5814562A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893157A (en) * | 1984-08-24 | 1990-01-09 | Hitachi, Ltd. | Semiconductor device |
JPS6281748A (ja) * | 1985-10-04 | 1987-04-15 | Nec Corp | 相補型半導体集積回路装置 |
US4787293A (en) * | 1986-06-17 | 1988-11-29 | Honda Giken Kogyo Kabushiki Kaisha | Hydraulic system for working vehicles |
US4903093A (en) * | 1987-06-05 | 1990-02-20 | Hitachi, Ltd. | Semiconductor integrated circuit device double isolated CMOS input protection resistor |
JPH0330476A (ja) * | 1989-06-28 | 1991-02-08 | Matsushita Electron Corp | Misトランジスタとこれを用いた保護回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755870B2 (en) | Semiconductor integrated circuit device | |
US7394631B2 (en) | Electrostatic protection circuit | |
JP2874583B2 (ja) | 半導体装置の入力保護回路 | |
JP2016111186A (ja) | 半導体集積回路 | |
US20030043517A1 (en) | Electro-static discharge protecting circuit | |
JP3464340B2 (ja) | 半導体集積回路装置 | |
JPS5814562A (ja) | 半導体装置 | |
JP3617425B2 (ja) | 半導体集積回路装置の入力インターフェイス回路 | |
JP2806532B2 (ja) | 半導体集積回路装置 | |
CN112448378A (zh) | 静电保护电路 | |
US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
JPS6010767A (ja) | 半導体装置 | |
JPH0548021A (ja) | 半導体保護回路 | |
JPH05152526A (ja) | 半導体集積回路装置 | |
JP2009076664A (ja) | 静電気放電保護回路 | |
JP3554353B2 (ja) | 電界効果トランジスタの保護装置 | |
JP3753506B2 (ja) | 半導体集積回路装置 | |
JP2752680B2 (ja) | 半導体集積回路装置の過電圧吸収回路 | |
JP3440972B2 (ja) | サージ保護回路 | |
JP2871329B2 (ja) | 半導体集積回路 | |
JPH0613553A (ja) | 半導体集積回路 | |
JP2005260039A (ja) | 半導体集積回路装置 | |
KR20090069665A (ko) | 정전기 방전 보호회로 | |
JPH08331749A (ja) | サージ保護回路 | |
JPS63115363A (ja) | 入力保護回路 |