JPS58141500A - メモリ管理保護方式 - Google Patents
メモリ管理保護方式Info
- Publication number
- JPS58141500A JPS58141500A JP2408782A JP2408782A JPS58141500A JP S58141500 A JPS58141500 A JP S58141500A JP 2408782 A JP2408782 A JP 2408782A JP 2408782 A JP2408782 A JP 2408782A JP S58141500 A JPS58141500 A JP S58141500A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- instruction
- signal
- management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
リ管理保護方式に関し、特に、実行される命令のアドレ
スを管理して、アドレス指定の不当性を検出することに
より、メモリの管理とメモリデータの保護を行うメモリ
管理保護方式に関するものである。
スを管理して、アドレス指定の不当性を検出することに
より、メモリの管理とメモリデータの保護を行うメモリ
管理保護方式に関するものである。
一般に汎用コンピュータ,ミニコンピユータでは、いわ
ゆるオペレーティングシステム(監視プログラム)の下
にシステム連用がなされ、この中のメモリ管理保護機構
は重要な役割を果たしている。これは、コンピュータシ
ステムが大規模化し、復肩1な仕事を実行する場合、へ
一ドウエアの誤動作・故障の波及,プログラミング上の
誤り,プログラムの損傷などに対して、記憶装置内のデ
ータの正確性ならびに長期間の安定性が問題とされ、要
求されるためである。更に多数の利用者の間でコンピュ
ータを時分割利用するタイムシェアリングシステム(T
SS)においぞは、仙利用者による記憶内容の破壊,悪
用などに対する問題があり、メモリ管理保護機構は重要
なものである。このため従来からいろいろなメモリ管理
保護方式が開発されている。これらの汎用コンピュータ
のメモリ保護機構は、その重要性の面から高度なシステ
ムとなり、これを動かすシステムプログラムおよびハー
ドウェアは複雑な構成とならざるを得す、コスト的にも
高いものとなっている。
ゆるオペレーティングシステム(監視プログラム)の下
にシステム連用がなされ、この中のメモリ管理保護機構
は重要な役割を果たしている。これは、コンピュータシ
ステムが大規模化し、復肩1な仕事を実行する場合、へ
一ドウエアの誤動作・故障の波及,プログラミング上の
誤り,プログラムの損傷などに対して、記憶装置内のデ
ータの正確性ならびに長期間の安定性が問題とされ、要
求されるためである。更に多数の利用者の間でコンピュ
ータを時分割利用するタイムシェアリングシステム(T
SS)においぞは、仙利用者による記憶内容の破壊,悪
用などに対する問題があり、メモリ管理保護機構は重要
なものである。このため従来からいろいろなメモリ管理
保護方式が開発されている。これらの汎用コンピュータ
のメモリ保護機構は、その重要性の面から高度なシステ
ムとなり、これを動かすシステムプログラムおよびハー
ドウェアは複雑な構成とならざるを得す、コスト的にも
高いものとなっている。
ところで、パーソナルコンピュータでは、価格面と、小
容量の記憶装置を個人的にしかも単純な内容の仕事のた
めに使用する場合にはそれほど重要でないとの認識のも
とにメモリ保護機構を有していない。しかしながら、パ
ーソナルコンピュータにおいても、その機能が高度にな
り、複雑な仕事に応用しようとする場合には、メモリ管
理保護機構が必要になってくる。そのメモリ管理保護機
構は,θを用コンピュータにおいて使用されているよう
なものでは、プログラムおよびハードウェア構成が?n
雑であり、価格的にも高価になるので利用でキ−J’、
いわゆるパーソナルコンピュータに適合するような規模
、構成のメモリ管理保護機構が所望される。ハードウェ
アにおける一般的な記憶保護は、動作および記憶領域の
制限・許可の組合せで実現される。動作制限による記憶
保護は、メモリの書込み動作,読出し動作などの禁止・
許可をそれぞれに設定できるようにすることで、データ
破壊,悪用からの保護を行うものである。また記憶領域
の制限による記憶保護は,例えば、メモリの特定の領域
をレジスタなどで指定して、アクセス【」1能な範囲を
制限してしまうものなどである。
容量の記憶装置を個人的にしかも単純な内容の仕事のた
めに使用する場合にはそれほど重要でないとの認識のも
とにメモリ保護機構を有していない。しかしながら、パ
ーソナルコンピュータにおいても、その機能が高度にな
り、複雑な仕事に応用しようとする場合には、メモリ管
理保護機構が必要になってくる。そのメモリ管理保護機
構は,θを用コンピュータにおいて使用されているよう
なものでは、プログラムおよびハードウェア構成が?n
雑であり、価格的にも高価になるので利用でキ−J’、
いわゆるパーソナルコンピュータに適合するような規模
、構成のメモリ管理保護機構が所望される。ハードウェ
アにおける一般的な記憶保護は、動作および記憶領域の
制限・許可の組合せで実現される。動作制限による記憶
保護は、メモリの書込み動作,読出し動作などの禁止・
許可をそれぞれに設定できるようにすることで、データ
破壊,悪用からの保護を行うものである。また記憶領域
の制限による記憶保護は,例えば、メモリの特定の領域
をレジスタなどで指定して、アクセス【」1能な範囲を
制限してしまうものなどである。
第1図に示すように2つのレジスタをアドレスを管理す
るレジスタとして、一方に保護領域の先頭アドレスを入
れ、他方に保護他職の最終番地を入れ′Cお(。そして
この連続した領域以外の記憶領域の使用を禁止してしま
う方法である。
るレジスタとして、一方に保護領域の先頭アドレスを入
れ、他方に保護他職の最終番地を入れ′Cお(。そして
この連続した領域以外の記憶領域の使用を禁止してしま
う方法である。
このようにメモリの内容を保護するために、メモリ領域
の特定のブロックを固定的または半固定的に書込みを禁
止する方法、または、条件設定でメモリの書込み動作,
読み出し動作を一律に禁止・許可を行うような方法では
、命令実行の際のメモリ管理の制御はできず、メモリの
保護はするが、全てのプログラムのデータの書込みを禁
止してしまい、システムを維持するメモリ管理保護機構
としての役を果たさないものであった。
の特定のブロックを固定的または半固定的に書込みを禁
止する方法、または、条件設定でメモリの書込み動作,
読み出し動作を一律に禁止・許可を行うような方法では
、命令実行の際のメモリ管理の制御はできず、メモリの
保護はするが、全てのプログラムのデータの書込みを禁
止してしまい、システムを維持するメモリ管理保護機構
としての役を果たさないものであった。
本発明の第1の目的は、いわゆるパーソナルコンピュー
タのような小規模のコンピュータシステムに好適なメモ
リ管理保護方式を提供することである。また本発明の第
2の目的は、命令実行によるメモリ管理の制御を行い、
システムを維持するメモリ管理機構としてのメモリ管理
保護方式を提供することにある。
タのような小規模のコンピュータシステムに好適なメモ
リ管理保護方式を提供することである。また本発明の第
2の目的は、命令実行によるメモリ管理の制御を行い、
システムを維持するメモリ管理機構としてのメモリ管理
保護方式を提供することにある。
これらの目的を達成するため、本発明にお(・では、特
に簡単な構成によって、実行される命令のアドレスを管
理してアドレス指定の不当性を検出することにより、メ
モリに損傷を与える可能性のある命令をトラップし、メ
モリの管理とメモリデ−夕の保護を行うことを特徴とし
ている。
に簡単な構成によって、実行される命令のアドレスを管
理してアドレス指定の不当性を検出することにより、メ
モリに損傷を与える可能性のある命令をトラップし、メ
モリの管理とメモリデ−夕の保護を行うことを特徴とし
ている。
L;l l−1本発明のメモリ管理保&方式の一実施例
を第2図および第3図を参照して説明する。第2図は本
発明のメモリ管理保護方式が適用されるコンビ−1ユタ
システムのブロック図である。1は処理装置、いわゆる
マイクロプロセッサである。2はメモリ装置である。通
常のシステム構成においては、この処理装置1とメモリ
装置2とが、概略的にはアドレスバスAlおよびデータ
バスD3で結合され、コンピュータシステムを構成する
。本発明によるメモリ管理保護方式が適用されるコンピ
ュータシステムにおいては、第3図に示すように、1−
の処理装置1とメモリ装置2とを結合するアドレスバス
にアドレス管理制御ブロック3が挿入される。このアド
レス管理制御ブロック3は、処理装置lとメモリ装置を
結合するデータバスにも挿入されるが、データバスには
挿入されない構成をとることもできる。アドレス□管理
制御ブロック3は、処理装置1がメモリ装置2に対して
発生するアドレスを管理し、条件によっては処理装置1
が発生したアドレスをそのままメモリ装置2に送り。
を第2図および第3図を参照して説明する。第2図は本
発明のメモリ管理保護方式が適用されるコンビ−1ユタ
システムのブロック図である。1は処理装置、いわゆる
マイクロプロセッサである。2はメモリ装置である。通
常のシステム構成においては、この処理装置1とメモリ
装置2とが、概略的にはアドレスバスAlおよびデータ
バスD3で結合され、コンピュータシステムを構成する
。本発明によるメモリ管理保護方式が適用されるコンピ
ュータシステムにおいては、第3図に示すように、1−
の処理装置1とメモリ装置2とを結合するアドレスバス
にアドレス管理制御ブロック3が挿入される。このアド
レス管理制御ブロック3は、処理装置lとメモリ装置を
結合するデータバスにも挿入されるが、データバスには
挿入されない構成をとることもできる。アドレス□管理
制御ブロック3は、処理装置1がメモリ装置2に対して
発生するアドレスを管理し、条件によっては処理装置1
が発生したアドレスをそのままメモリ装置2に送り。
他の条件によっては処理装置1が発生したアドレスを適
当にアドレス変換してメモリ装置2に送るように動作す
る。アドレス管理ブロック3は、モードレジスタ3−a
、アドレス制御ブロック3−b。
当にアドレス変換してメモリ装置2に送るように動作す
る。アドレス管理ブロック3は、モードレジスタ3−a
、アドレス制御ブロック3−b。
アドレス管理レジスタ3−C1命令制御ブロック3−d
、および特定アドレス生成ブロック3−eから構成され
ている。次に、第3図のシステムブロック図における主
な信号線およびその信号線(皿載る信号について説明す
ると、A1は処理装置lからアドレス制御ブロック3−
bへのアドレス信号線。
、および特定アドレス生成ブロック3−eから構成され
ている。次に、第3図のシステムブロック図における主
な信号線およびその信号線(皿載る信号について説明す
ると、A1は処理装置lからアドレス制御ブロック3−
bへのアドレス信号線。
A2はアドレス制御ブロック3−bからメモ1)装置2
へのアドレス信号線、DIはメモリ装置2カ・ら命令制
御ブロック3−dへのデータ信号、D2は命令制御ブロ
ック3−dから処理装置1へのデータ信号、D3は処理
装置1とメモリ装置2とC9間のデータバスである。S
lは処理装置1の状態信号で命令フェッチサイクル(I
サイクル)と命令実行サイクル(Eサイクル)との状態
を示す信号、82も処理装置1の状態信号でメモリ装置
2からの読み収り(Read )とメモリ装置への書き
込み(Write) 。
へのアドレス信号線、DIはメモリ装置2カ・ら命令制
御ブロック3−dへのデータ信号、D2は命令制御ブロ
ック3−dから処理装置1へのデータ信号、D3は処理
装置1とメモリ装置2とC9間のデータバスである。S
lは処理装置1の状態信号で命令フェッチサイクル(I
サイクル)と命令実行サイクル(Eサイクル)との状態
を示す信号、82も処理装置1の状態信号でメモリ装置
2からの読み収り(Read )とメモリ装置への書き
込み(Write) 。
との動作を行っていることを示す信号である。S3はア
ドレス制御ブロック3−bからメモリ装置2へのメモリ
データ読取り/書込みを示す信号、84ハモ−ドレジス
タ3−aへのモード信号記憶制御信’+’l 85は
モードレジスタ3−aからのモード信号11’Vり出し
制御信号、86は命令制御ブロックを動作させるか否か
を示す制御信号、S8はモードレジスタ3−aのモード
信号、89はアドレス管理レジスタ3−cからのアドレ
ス空間の判別であり、設定された領域が監視プログラム
域かユーザプログラム域かの検出信号でもある。
ドレス制御ブロック3−bからメモリ装置2へのメモリ
データ読取り/書込みを示す信号、84ハモ−ドレジス
タ3−aへのモード信号記憶制御信’+’l 85は
モードレジスタ3−aからのモード信号11’Vり出し
制御信号、86は命令制御ブロックを動作させるか否か
を示す制御信号、S8はモードレジスタ3−aのモード
信号、89はアドレス管理レジスタ3−cからのアドレ
ス空間の判別であり、設定された領域が監視プログラム
域かユーザプログラム域かの検出信号でもある。
アドレス管理ブロック3を構成する各構成要素の動作概
要を次に説明する。
要を次に説明する。
モードレジスタ3−aは実行するプログラムの状態が監
視プログラムモードかユーザプログラムモードかのプロ
グラムモード信号S8を保持するものであり、命令フェ
ッチサイクル(■サイクル)の終f 時に、モードレジ
スタ3−aへのモード信号記憶制御信号S4によって、
プログラムモード信号S8を記憶する。モード信号取り
出し制御信号S5は■サイクルの始めと、メモリアクセ
スのある命令実行サイクル(Eサイクル)の始めにモー
ドレジスタ3−aに記憶されているモード信号S8を取
り出し、プログラム状態の判定のためアドレス制御ブロ
ック3−bに制御信号として写える。
視プログラムモードかユーザプログラムモードかのプロ
グラムモード信号S8を保持するものであり、命令フェ
ッチサイクル(■サイクル)の終f 時に、モードレジ
スタ3−aへのモード信号記憶制御信号S4によって、
プログラムモード信号S8を記憶する。モード信号取り
出し制御信号S5は■サイクルの始めと、メモリアクセ
スのある命令実行サイクル(Eサイクル)の始めにモー
ドレジスタ3−aに記憶されているモード信号S8を取
り出し、プログラム状態の判定のためアドレス制御ブロ
ック3−bに制御信号として写える。
アドレス制御ブロック3−bは、本発明のメモリ管理保
護機構の中心となるアドレス管理ブロック3の主要部を
構成するものであり、条件によって、メモリ装置への書
込み動作を禁止し、またアドレス変換をも行うものであ
る。処理装置1からのアドレス信号AI、処理装置1の
動作状態信号Sl(■サイクル/Eサイクル)、処理装
置1からメモリ装置2への読取り/書込み信号S2.
モードレジスタ3−aからのモード信号S8.およびア
ドレス管理レジスタ3−cからの信号によって演算鷺理
を行い、メモリ装置に対するメモリデータ読取り/書込
み信号S3の制御、およびメモリアドレス信号の通過あ
るいは所定のアドレス変換を行う。
護機構の中心となるアドレス管理ブロック3の主要部を
構成するものであり、条件によって、メモリ装置への書
込み動作を禁止し、またアドレス変換をも行うものであ
る。処理装置1からのアドレス信号AI、処理装置1の
動作状態信号Sl(■サイクル/Eサイクル)、処理装
置1からメモリ装置2への読取り/書込み信号S2.
モードレジスタ3−aからのモード信号S8.およびア
ドレス管理レジスタ3−cからの信号によって演算鷺理
を行い、メモリ装置に対するメモリデータ読取り/書込
み信号S3の制御、およびメモリアドレス信号の通過あ
るいは所定のアドレス変換を行う。
また命令制御ブロック3−bを動作させるか計かに−)
シ・′Cも制御する。この動作は第4図に示すフロチャ
ートに従って後述する。
シ・′Cも制御する。この動作は第4図に示すフロチャ
ートに従って後述する。
アドレス管理レジスタ3−cは、処理装置が発生するア
ドレス空間に対応づけられたメモリ領域を分割し、た管
理学位に応じて、アドレス空間の管理を行うためのもの
で、メモリ領域の監視プログラム咳およびユーザプログ
ラム域の設定を行う。アドレス空間の管理、その設定は
固定または半固定スイッチ、FROMなどでアドレス空
間の領域を設定することにより行なわれる。例えば、あ
る管理中位J)アドレス空間を判定するには、そのアド
レス空間の先頭アドレスおよび最終アドレスを設定して
おき、その間に入るアドレスを検出したとき判定信号を
出すようにしてお(。また、アビレフ111号の上位数
桁ビットの信号をとり、それとの一致検出信号により所
定のアドレス空間の判定を行うようにしても良い。
ドレス空間に対応づけられたメモリ領域を分割し、た管
理学位に応じて、アドレス空間の管理を行うためのもの
で、メモリ領域の監視プログラム咳およびユーザプログ
ラム域の設定を行う。アドレス空間の管理、その設定は
固定または半固定スイッチ、FROMなどでアドレス空
間の領域を設定することにより行なわれる。例えば、あ
る管理中位J)アドレス空間を判定するには、そのアド
レス空間の先頭アドレスおよび最終アドレスを設定して
おき、その間に入るアドレスを検出したとき判定信号を
出すようにしてお(。また、アビレフ111号の上位数
桁ビットの信号をとり、それとの一致検出信号により所
定のアドレス空間の判定を行うようにしても良い。
高台制御ブロック3−dは、ユーザプログラム域で実行
する命令を制御する特殊な命令(例えば、入出力処理命
令、停止命令など)、処理装置に定義されていないよう
な命令を監視プログラム域の所定アドレスへの分岐命令
に取りかえるもので漆)る。
する命令を制御する特殊な命令(例えば、入出力処理命
令、停止命令など)、処理装置に定義されていないよう
な命令を監視プログラム域の所定アドレスへの分岐命令
に取りかえるもので漆)る。
特定アドレス生成ブロック3−eは、ユーザプログラム
域にある命令が監視プログラム域にある命令に制御を移
した後に、監視プログラムで実行される命令のアドレス
を発生する。このアドレスは固定または半固定スイッチ
、PROMなどで指定する。
域にある命令が監視プログラム域にある命令に制御を移
した後に、監視プログラムで実行される命令のアドレス
を発生する。このアドレスは固定または半固定スイッチ
、PROMなどで指定する。
第4図を参照して、本発明のメモリ管理保護方式の主要
部を構成するアドレス管理制御ブロック3の動作概要を
フローチャートにより説明する。
部を構成するアドレス管理制御ブロック3の動作概要を
フローチャートにより説明する。
本発明においては、命令実行の際に処理装置1が発生す
るアドレスを管理し、そのアドレスの不当性を検出する
ことにより、プログラムを損傷するような命令をトラッ
プし、ユーザプログラムの暴走や、操作誤り1已、よ、
るコンピュータシステムの異常状態をさけるようにして
いる。本発明によるコンピュータシステムにおいては、
電源投入時や初期リセット時には、まずプログラムのモ
ードレジスタ3−aが必ず監視プログラム状態SPに設
定(31)さhる。モードレジスタ3−aが監視プログ
ラム状態SPに設定されていると、第4図のフローチャ
ートを参照すると明らかなように、アドレス管理ブロッ
ク3は存在しないものと同様になり、処理装置lから発
生する信号はそのままメモリ装置2に送られる。ただこ
の時は、処理装置のIサイクルまたはEサイクルの状態
信号に応じて、命令フェッチのIサイクルでは必ずメモ
リ装置からの命?r 、−Aみ込みであるから、信号S
3を強制的にメモリ読み込み状態として(38)、処理
装置1が仮りに障害などでメモリへの書込み信号を発生
しても、メモリ装置に与えないようにしてメモリ保護を
行う。すなわち、プログラムのモードレジスタ3−aが
輻祝プログラム状態のモードに設定されていると、■サ
イクルではフローチャートの32.33゜35、38.
40.42.44.32.33.35・・・・・・・・
・・・・のループを繰り返す。また、Eサイクルに移る
と32、49.53.54.44.32.49.53・
・・・・・・・・・・のループを繰り返す。このときア
ドレスの不当性のチェックは行なっていない。プログラ
ムのモードレジスタ3−aの内容を監視プログラムの中
の命令により、ユーザプログラム状態UPのモード設定
に変わると、アドレスの不当性チェックのルーチンであ
る34.または51を通り、アドレスの管理が行なわれ
る。モードレジスタ3−aがユーザプログラム状態UP
にモード設定されていると、■サイクルにおいてはアド
レスの管理を行うと共に取り出した命令の内容について
もチェックされる(45)。すなわち、命令のフェッチ
サイクルでメモリから取り出した命令が、特定命令か葭
かを命令制御ブロック3−dを働かせてチェックするよ
うになる。ユーザプログラムにおける不適当なアドレス
設定、命令設定は、このアドレス管理ルーチン3415
1、命令のチェックルーチン45によって検査され、ユ
ーザプログラムの暴走と操作誤りによるコンピュータシ
ステムの異常状態が起る恐れのあるようなメモリ装置へ
の書き込み命令はトラップされ無効とされる。さらにユ
ーザプログラムモードのときの命令実行のEサイクルに
おいては、アドレスを管理し、そのアドレスが適当なも
のでない場合にはメモリ装置2へのメモリの読出1.7
7′書込み信号S3は強制的に読出し信号としてしまい
、不注意なメモリ書込みにより、メモリ内容をtllr
、を壊してしまわないようにしである。なお、これらの
アドレスの管理によるメモリの保護に加えて、プログラ
ムにおける命令コードの不当性を管理して、メモリ内容
を破壊に導く恐れのある裾貨を実行しないようにしてい
る(このルーチンは第4図のフローチャートにおいては
44.45.46゜47.48で示され、第3図におい
ては命令制御ブuレク3−dを動作させることにより行
なわれる)が、本発明の主安部のアドレス管理制御ブロ
ック3をデータバスD3の間には挿入しないで、アドレ
スバスにのみ挿入する構成をとれば、この命令コードの
不当性の管理を行うルーチンは省かれる゛、。
るアドレスを管理し、そのアドレスの不当性を検出する
ことにより、プログラムを損傷するような命令をトラッ
プし、ユーザプログラムの暴走や、操作誤り1已、よ、
るコンピュータシステムの異常状態をさけるようにして
いる。本発明によるコンピュータシステムにおいては、
電源投入時や初期リセット時には、まずプログラムのモ
ードレジスタ3−aが必ず監視プログラム状態SPに設
定(31)さhる。モードレジスタ3−aが監視プログ
ラム状態SPに設定されていると、第4図のフローチャ
ートを参照すると明らかなように、アドレス管理ブロッ
ク3は存在しないものと同様になり、処理装置lから発
生する信号はそのままメモリ装置2に送られる。ただこ
の時は、処理装置のIサイクルまたはEサイクルの状態
信号に応じて、命令フェッチのIサイクルでは必ずメモ
リ装置からの命?r 、−Aみ込みであるから、信号S
3を強制的にメモリ読み込み状態として(38)、処理
装置1が仮りに障害などでメモリへの書込み信号を発生
しても、メモリ装置に与えないようにしてメモリ保護を
行う。すなわち、プログラムのモードレジスタ3−aが
輻祝プログラム状態のモードに設定されていると、■サ
イクルではフローチャートの32.33゜35、38.
40.42.44.32.33.35・・・・・・・・
・・・・のループを繰り返す。また、Eサイクルに移る
と32、49.53.54.44.32.49.53・
・・・・・・・・・・のループを繰り返す。このときア
ドレスの不当性のチェックは行なっていない。プログラ
ムのモードレジスタ3−aの内容を監視プログラムの中
の命令により、ユーザプログラム状態UPのモード設定
に変わると、アドレスの不当性チェックのルーチンであ
る34.または51を通り、アドレスの管理が行なわれ
る。モードレジスタ3−aがユーザプログラム状態UP
にモード設定されていると、■サイクルにおいてはアド
レスの管理を行うと共に取り出した命令の内容について
もチェックされる(45)。すなわち、命令のフェッチ
サイクルでメモリから取り出した命令が、特定命令か葭
かを命令制御ブロック3−dを働かせてチェックするよ
うになる。ユーザプログラムにおける不適当なアドレス
設定、命令設定は、このアドレス管理ルーチン3415
1、命令のチェックルーチン45によって検査され、ユ
ーザプログラムの暴走と操作誤りによるコンピュータシ
ステムの異常状態が起る恐れのあるようなメモリ装置へ
の書き込み命令はトラップされ無効とされる。さらにユ
ーザプログラムモードのときの命令実行のEサイクルに
おいては、アドレスを管理し、そのアドレスが適当なも
のでない場合にはメモリ装置2へのメモリの読出1.7
7′書込み信号S3は強制的に読出し信号としてしまい
、不注意なメモリ書込みにより、メモリ内容をtllr
、を壊してしまわないようにしである。なお、これらの
アドレスの管理によるメモリの保護に加えて、プログラ
ムにおける命令コードの不当性を管理して、メモリ内容
を破壊に導く恐れのある裾貨を実行しないようにしてい
る(このルーチンは第4図のフローチャートにおいては
44.45.46゜47.48で示され、第3図におい
ては命令制御ブuレク3−dを動作させることにより行
なわれる)が、本発明の主安部のアドレス管理制御ブロ
ック3をデータバスD3の間には挿入しないで、アドレ
スバスにのみ挿入する構成をとれば、この命令コードの
不当性の管理を行うルーチンは省かれる゛、。
ことになる。アドレス管理に・よるメモリ保護のみによ
っても十分にその機能は実現されうる。
っても十分にその機能は実現されうる。
以トに、アドレス管理制御ブロック3の動作概曹を説明
したが、本発明によるメモリ管理保護方式による利点お
よび効果を列記すれば以下σ〕ようになる。
したが、本発明によるメモリ管理保護方式による利点お
よび効果を列記すれば以下σ〕ようになる。
lal 監視プログラムの大きさが固定的なものでは
、メモリ領域の監視プログラム域の領域設定を固定結線
すると、アドレス線をそのまま利用できノ・−ドウエア
構成は簡単にできる。また、監視プログラムの大きさが
変化するものでは、外部スイッチあるいはプログラム的
に監視プログラム域/ユーザプログラム域の領域設定を
行うようにすれ−i、領域設定を自由にでき、システム
の自由度が太きい。
、メモリ領域の監視プログラム域の領域設定を固定結線
すると、アドレス線をそのまま利用できノ・−ドウエア
構成は簡単にできる。また、監視プログラムの大きさが
変化するものでは、外部スイッチあるいはプログラム的
に監視プログラム域/ユーザプログラム域の領域設定を
行うようにすれ−i、領域設定を自由にでき、システム
の自由度が太きい。
(bl 命令制御ブロックでトラップする命令コード
を適当に設定してお(ことで、処理装置シニな℃・命令
コードの実行をのがれられる。
を適当に設定してお(ことで、処理装置シニな℃・命令
コードの実行をのがれられる。
(C1従来のようなオペレーティングシステム(監視プ
ログラム)内でのメモリ管理プログラムは、本発明では
ノ1−ド的な構成に変わって(・るりで、その分の監視
プログラムのメモリ管理保護の負担は軽減される。
ログラム)内でのメモリ管理プログラムは、本発明では
ノ1−ド的な構成に変わって(・るりで、その分の監視
プログラムのメモリ管理保護の負担は軽減される。
(dl メモリの領域設定およびプログラム状態σつ
°モー ド設定を多様化することにより、複数のプログ
ラムモードが設定でき、領域とプログラム状態の設定モ
ードの組合せにより、各プログラムを独立]て管理でき
る。
°モー ド設定を多様化することにより、複数のプログ
ラムモードが設定でき、領域とプログラム状態の設定モ
ードの組合せにより、各プログラムを独立]て管理でき
る。
第1図は記憶領域のアクセス可能領域制限による記憶保
護の説明図、第2図は本発明が適用される−・般的なコ
ンピュータシステムのブロック図、第3図は本発明によ
るメモリ管理保護方式を適用しまたコンピュータシステ
ムのブロック図、第4図は本発明の主要部であるメモリ
制御ブロックの動作な説明するフローチャートの概略図
である。 1:処理装置 2:メモリ装置3ニアドレス
管理制御ブロツク :3−a:監視プログラムモード/ユーザプログラムモ
ード設定モードレジスタ 3b=アドレス制御ブロツク 3−Cニアドレス管理レジスタ ;3d:命令制御ブロック 3−e:特定アドレス生成ブロック A1:処理装置からアドレス管理制御ブロックへのアド
レス信号A2ニアドレス管理制御ブロックからメモリ装
置へのアドレス信号D1:メモリ装置から命令制御ブロ
ックへのデータ信号D2:命令制御ブロックから処理装
置へのデータ信号D3:処理装置とメモリ装置との間の
データ信号線Sl:処理装置の状態信号でIサイクル/
Eサイクルを示す信号S2:処理装置からのメモリ読み
出し/書き込みを制御する信号S3ニアドレス管理制御
ブロックからのメモリ読み出し書き込みを制御する信号 S4:モード信号記憶制御信号 S5:モード信号取り出し制御信号 S6:命令制御ブロックの動作を制御するEnable
/])isable信号S8ニブログラムモード状態信
号 S9ニアドレス空間の判別・設定領域検出信号′9J1
図 記tl領を翫 第2図
護の説明図、第2図は本発明が適用される−・般的なコ
ンピュータシステムのブロック図、第3図は本発明によ
るメモリ管理保護方式を適用しまたコンピュータシステ
ムのブロック図、第4図は本発明の主要部であるメモリ
制御ブロックの動作な説明するフローチャートの概略図
である。 1:処理装置 2:メモリ装置3ニアドレス
管理制御ブロツク :3−a:監視プログラムモード/ユーザプログラムモ
ード設定モードレジスタ 3b=アドレス制御ブロツク 3−Cニアドレス管理レジスタ ;3d:命令制御ブロック 3−e:特定アドレス生成ブロック A1:処理装置からアドレス管理制御ブロックへのアド
レス信号A2ニアドレス管理制御ブロックからメモリ装
置へのアドレス信号D1:メモリ装置から命令制御ブロ
ックへのデータ信号D2:命令制御ブロックから処理装
置へのデータ信号D3:処理装置とメモリ装置との間の
データ信号線Sl:処理装置の状態信号でIサイクル/
Eサイクルを示す信号S2:処理装置からのメモリ読み
出し/書き込みを制御する信号S3ニアドレス管理制御
ブロックからのメモリ読み出し書き込みを制御する信号 S4:モード信号記憶制御信号 S5:モード信号取り出し制御信号 S6:命令制御ブロックの動作を制御するEnable
/])isable信号S8ニブログラムモード状態信
号 S9ニアドレス空間の判別・設定領域検出信号′9J1
図 記tl領を翫 第2図
Claims (1)
- 【特許請求の範囲】 (11処理装置が発生するアドレス空間に対応づけられ
たメモリ領域を複数の領域に分割し、この分割された領
域に対応するアドレス空間を管理単位として、管理単位
のアドレス空間を監視ブログラノ、域と複数の、ユーザ
プログラム域に設定するアドレス管理レジスタと、実行
するプログラムのモード状態をSC憶するモードレジス
タと、このアドレス管理レジスタおよびモードレジスタ
の内容に応じて処理装置が発生するアドレスを管理し制
御する制御手段とを備え、実行される命令のアドレスを
管理して、ユーザモードにおける命令の監視プログラム
域または他のユーザプログラム域へのメ(IJ書込み命
令をトラップして無効とすることを特徴とするメモリ管
理保護方式。 (2) アドレス管理レジスタおよびモードレジスタ
の内容に応じて処理装置が発生するアドレスを管理し制
御する制御手段は特定アドレスを発生してアドレス変換
する手段を含み、実行される命令のアドレスを管理して
、ユーザモードにおける命令の監視プログラム域または
他のユーザプログラム域へのメモリ書込み命令をトラッ
プした場合、実行される命令のアドレス変換を行うこと
を特徴とする特許請求の範囲第(1)項に記載のメモリ
管理保護方式。 (3) 処理装置が発生するアドレス空間に対応づけ
られたメモリ領域を複数の領域に分割し、この分割され
た領域に対応するアドレス空間を管理学位として、管理
単位のアドレス空間を監視プログラム域と複数のユーザ
プログラム域に設定するアドレス管理レジスタと、実行
するプログラムのモード状態を記憶するモードレジスタ
と、このアドレス管理レジスタおよびモードレジスタの
内容に応じて処理装置が発生するアドレスを管理し制御
する制御手段と、命令を監視プログラム域の特定アドレ
スへの分岐命令にとりかえる命令制御手段とを備え、実
行される命令のアドレスを管理して、ユーザモードにお
ける命令の監視プログラム域または他のユーザプログラ
ム域へのメモリ書込み命咎をトラップし、監視プログラ
ム域の特定アドレスへの分岐命令にとりかえることを特
徴とするメモリ管理保護方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2408782A JPS58141500A (ja) | 1982-02-17 | 1982-02-17 | メモリ管理保護方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2408782A JPS58141500A (ja) | 1982-02-17 | 1982-02-17 | メモリ管理保護方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58141500A true JPS58141500A (ja) | 1983-08-22 |
Family
ID=12128606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2408782A Pending JPS58141500A (ja) | 1982-02-17 | 1982-02-17 | メモリ管理保護方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58141500A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03276337A (ja) * | 1990-03-27 | 1991-12-06 | Toshiba Corp | マイクロコントローラ |
JP2005084721A (ja) * | 2003-09-04 | 2005-03-31 | Renesas Technology Corp | マイクロコンピュータ |
-
1982
- 1982-02-17 JP JP2408782A patent/JPS58141500A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03276337A (ja) * | 1990-03-27 | 1991-12-06 | Toshiba Corp | マイクロコントローラ |
JP2005084721A (ja) * | 2003-09-04 | 2005-03-31 | Renesas Technology Corp | マイクロコンピュータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4903194A (en) | Storage addressing error detection circuitry | |
JPS58141500A (ja) | メモリ管理保護方式 | |
JPS59154700A (ja) | デ−タ処理システム | |
JPS6146864B2 (ja) | ||
JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
JPS6057091B2 (ja) | 共通メモリの記憶保護方式 | |
JPS6020779B2 (ja) | 複合形電子計算機システム | |
JP3350069B2 (ja) | バスライン監視方式 | |
JP2888654B2 (ja) | データ入力制御方式 | |
JP2705401B2 (ja) | マルチプロセッサ制御方法 | |
JP2533931B2 (ja) | 動的割当て領域のデ―タ内容保護方式 | |
JPS63250753A (ja) | メモリアクセスチエツク方式 | |
JPS6162142A (ja) | 入出力制御装置 | |
JPS6118045A (ja) | プログラムの暴走検出方式 | |
JPH06161797A (ja) | データ処理装置 | |
JPS61279940A (ja) | 計算機の異常検出装置 | |
JPH02297235A (ja) | メモリデータ保護回路 | |
USRE27791E (en) | Operation | |
JPH05265865A (ja) | メモリ書込保護装置 | |
JP2002091826A (ja) | 情報処理装置 | |
JPS6195464A (ja) | デ−タ保護方式 | |
JPH02116933A (ja) | 発停機器制御方式 | |
JPS62266602A (ja) | システムパラメ−タの設定ガ−ド装置 | |
JPH0358217A (ja) | 電子ディスクサブシステム | |
JPH0713879A (ja) | バス接続装置 |