JPS5812758B2 - バイアホ−ルの形成方法 - Google Patents

バイアホ−ルの形成方法

Info

Publication number
JPS5812758B2
JPS5812758B2 JP11978779A JP11978779A JPS5812758B2 JP S5812758 B2 JPS5812758 B2 JP S5812758B2 JP 11978779 A JP11978779 A JP 11978779A JP 11978779 A JP11978779 A JP 11978779A JP S5812758 B2 JPS5812758 B2 JP S5812758B2
Authority
JP
Japan
Prior art keywords
green sheet
holes
via hole
conductive paste
press
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11978779A
Other languages
English (en)
Other versions
JPS5643798A (en
Inventor
横山博三
亀原伸男
村川恭平
丹羽紘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11978779A priority Critical patent/JPS5812758B2/ja
Publication of JPS5643798A publication Critical patent/JPS5643798A/ja
Publication of JPS5812758B2 publication Critical patent/JPS5812758B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明はプリント配線板(以後PWBと略称す)の表面
及び裏面に夫々形成した傭号線回路同士を接続するバイ
アホールの形成方法に関する。
エレクトロニクス用素子特にトランジスタから発展した
SSI,MSI,LSIを経てVLSIに到るデイジタ
ルIC及びオ反アンプ等の能動素子類の技術進歩に伴い
、これらの小型、高性能の素子類および他の必要な回路
素子をコンパクトに高信頼度を保ち、経済的に実装する
ことが大きな課題となっている。
この課題に対して、多層印刷配線板を中心とした実装技
術がその要請に応えるべく開発されている。
この印刷配線板の多層化は現在23層に及ぶものもあり
、近い将来には30層を超えると予測されている。
こうした多層化に加えて、10cm角乃至8cm角の一
板の印刷配線板に4000〜5000個ものパイアホー
ルを設ける事が要求されている。
なお、パイアホールとは、スルーホールと同様に印刷配
線板にあけられた各層導体接続用の孔のことをさしてい
るが、このパイアホールは多層構造の印刷配線板におい
ては必ずしも全層を貫通せず何層かづつを貫通するため
に、スルーホールと称されず、パイアホールと称される
従って、1枚(一層)の印刷配線板について考えれば、
スルーホールもパイアホールも同じものである。
ところで、最近の厚膜印刷技術によれば、厚み15〜2
0μm、巾100μmのAg、Au、Pd、Pi、W、
Mo、Pu等の金属材料及びこれらの合金よりなる導体
材料をPWB(印刷配線板)表裏に形成することが出来
る。
また、パイアホール作成技術としては、パンチ、金型、
レーザ加工等があり、その中では加工精度、加工工数等
の面で金型が有利である。
しかし、金型を用いる場合、あけることができる孔の直
径は現在の技術水準では250μm程度が限界であり、
上記厚膜印刷技術により形成し得る導体の巾100μm
であるのに対し大きな差がある。
そのため折角導体巾を狭く出来たメリットが生かされな
い。
又、多層セラミック基板におけるパイアホールの形成に
は従来孔明けと孔埋めとの2工程を要しいた。
孔明けは、グリーンシ一ト(生シート)に前に述べた通
りパンチ、金型、ドリル、レーザなどを用いて行う。
孔埋めは導体をグリーンシートに明けた孔の中に埋め込
むものである。
この場合孔明けと孔埋めの2つの工程に分れ、コストが
増加する上に、8〜10cm角の基板上に数千個の孔に
導体を埋め込んで基板の表面と裏面を接続するためには
高精度の位置合せが必要となる。
この孔の位置合せに多大の工数を要する。本発明は上記
諸欠点を克服せんとするもので、その目的は焼成前のグ
リーンシートの所要部分にマスクを用いて熱硬化性導体
ペーストを配置し、次に該導体ペーストを熱硬化させ、
しかる後熱硬化した導体ペーストを型押ししてグリーン
シートに埋込むことを特徴とするバイアホールの形成方
法によって達成される。
PWBを製作する場合に用いられる素材の一つであるグ
リーンシートで呼ばれる軟らかな材料に対して、従来バ
イアホールの穿設作業と、このバイアホールに導体を埋
設する作業を別々に行っていたが、本発明ではこれを複
合工程として工数削減を図ると共に精度を高めたもの。
なお、本発明に係るバイアホール形成工程を経たグリー
ンシートはその後所定の焼成温度(Ag、Au導体の場
合約900℃位)で熱処理して、素子の実装が可能なP
WBとして完成される。
またここで用いられるグリーンシートの材料としては、
アルミナーホウケイ酸ガラス系のガラス,セラミックの
ほか、アルミナ、ムライト、マグネシア等のセラミック
材料がある。
以下、図面を用いて本発明の1実施例について説明する
第1図乃至第5図は本発明の1実施例についてその作業
工程を順を追って示したものである。
本実施例の各工程を以下に説明する。まず第1図に示す
ようにグリーンシート1の表裏面にメタルマスク2を所
定のピンを用いて位置合わせして重ね、熱硬化性導体ペ
ースト3をメタルマスク2の上に滴下または塗布し、そ
れをスクイーズ(押し拭うこと)して、メタルマスクに
設けられた数千のバイアホール用の孔に充填する。
次に、この作業を裏面に対しても行う。
(第2図参照) ここで表裏各面のメタルマスクは同一形状に作ってあり
、またそれぞれのバイアホール用穴がピッタリ合うよう
に各メタルマスクを所定のピンを用いて位置合わせてい
る。
上記メタルマスクの導体ペーストの充填後、100℃で
30分間乾燥させて導体ペーストを硬化させる。
この温度は導体ペーストに含まれる熱硬化性樹脂の硬化
温度であり、本例においては熱硬化性樹脂としてを用い
ているので、100℃前後が適当である。
導体ペーストの硬化が終了すると、次に第3図に示す如
く押し型4をメタル・マスク2の上記導体ペーストに当
接し、メタル・マスク2の孔を案内として、硬した導体
ペーストをグリーンシート中に圧入する。
押し型4の突起の高さはメタルマスクの厚さに略等しく
、またこの厚さはグリーンシートの約半分である。
この作業中、装置全体を80℃に保ち、油圧プレスによ
り1 0 0 k’i/cniで5分間加圧する。
この加熱によりグリーンシート中の結着材(熱可塑性を
有する)が軟化するので、導体ペーストの圧入が容易と
なる。
第4図は、上記作業の終期の状況を示す。
図示のようにグリーンシートの両面から圧入された導体
ペースト同士が接触するようになる。
以上の作業完了し、押し型、メタルマスク等を取除いて
、信号線路を形成した後グリーンシートを焼成する。
すると第5図に示すようにグリーンシートと導体ペース
トから含有樹脂が除去され、導体ペースト中の金属粒子
が結合して導電路を形成する。
尚、PWBとして仕上げるには、上記焼成前に多層化を
行う。
以上説明した如く、本発明によれば、従来にあっては多
層プリント配線板製作上多大の工数を要し、しかも微細
な穴明けの出来ないバイアホールの穴明け作業と穴埋め
作業を一工程で完了し、しかも極く容易で迅速な作業と
することができるので、製造コストの低減が可能であり
、またバイアホール1個毎に導体との位置合わせ誤差が
生ずることはないので製品品質向上に、多大の効果を発
揮するものである。
【図面の簡単な説明】
第1図乃至第5図は本発明の一実施例についてその作業
工程を順を追って示したものであり、第1図は導体ペー
スト充填作業の初期、第2図は同じく終期、第3図は押
し型で導体ペースト圧入中の状態、第4図は同じく圧入
終期の状態、第5図はグリーンシート形成されたバイア
ホール中に導体が導体ペーストで形成された状態である
。 図中、1はグリーンシート、2はメタルマスク、3は熱
硬化性導体ペースト、4は押し型である。

Claims (1)

    【特許請求の範囲】
  1. 1 焼成前のグリーンシ一トの所要部分にマスクを用い
    て熱硬化性導体ペーストを配置し、次に該導体ペースト
    を熱硬化させ、しかる後熱硬化した導体ペーストを型押
    ししてグリーンシートに埋込むことを特徴とするバイア
    ホールの形成方法。
JP11978779A 1979-09-18 1979-09-18 バイアホ−ルの形成方法 Expired JPS5812758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11978779A JPS5812758B2 (ja) 1979-09-18 1979-09-18 バイアホ−ルの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11978779A JPS5812758B2 (ja) 1979-09-18 1979-09-18 バイアホ−ルの形成方法

Publications (2)

Publication Number Publication Date
JPS5643798A JPS5643798A (en) 1981-04-22
JPS5812758B2 true JPS5812758B2 (ja) 1983-03-10

Family

ID=14770205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11978779A Expired JPS5812758B2 (ja) 1979-09-18 1979-09-18 バイアホ−ルの形成方法

Country Status (1)

Country Link
JP (1) JPS5812758B2 (ja)

Also Published As

Publication number Publication date
JPS5643798A (en) 1981-04-22

Similar Documents

Publication Publication Date Title
JPH0239112B2 (ja)
JPH11186698A (ja) 回路基板の製造方法および回路基板
JPH05102342A (ja) セラミツクシート中にバイアパターンを得る方法およびそれにより製造されたデバイス
JPS5812758B2 (ja) バイアホ−ルの形成方法
JPH0393290A (ja) ビアの形成方法
JPS5846200B2 (ja) バイアホ−ルの形成方法
JPS6252999A (ja) セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法
JPH01133392A (ja) プリント配線板の製造方法
JPS5832797B2 (ja) バイアホ−ルの形成方法
JP2749685B2 (ja) 回路基板の製造方法
JPS5843917B2 (ja) バイアホ−ルの形成方法
JP2757657B2 (ja) 多層配線セラミック基板の製造方法
JPH06334067A (ja) 多層プリント配線板とその製造方法
JPS58168293A (ja) プリント配線板の製造方法
JP3500244B2 (ja) セラミック基板の製造方法
JPH11274720A (ja) 多層積層板の製造方法
JPH0516199B2 (ja)
JPS617698A (ja) 多層配線板の製造方法
JPH0498894A (ja) セラミック多層配線基板の製造方法
JPS6244840B2 (ja)
JPS6354239B2 (ja)
JPH0471707B2 (ja)
JPH06224558A (ja) キャビティ付きセラミック多層ブロックの製造方法
JPS5824036B2 (ja) バイアホ−ルの形成方法
JPS60102798A (ja) プリント配線板の製造方法