JPS5812609B2 - 複合計算機システム - Google Patents
複合計算機システムInfo
- Publication number
- JPS5812609B2 JPS5812609B2 JP49094165A JP9416574A JPS5812609B2 JP S5812609 B2 JPS5812609 B2 JP S5812609B2 JP 49094165 A JP49094165 A JP 49094165A JP 9416574 A JP9416574 A JP 9416574A JP S5812609 B2 JPS5812609 B2 JP S5812609B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- computer
- computers
- loop
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は複合計算機システムに関し、更に詳しくは複数
の計算機と端末装置とを2つのループ状伝送路を介して
結合した複合計算機システムに関するものである。
の計算機と端末装置とを2つのループ状伝送路を介して
結合した複合計算機システムに関するものである。
従来、複合計算機システムにおいては、計算機、端末間
はそれぞれ独立のケーブルで接続されていた。
はそれぞれ独立のケーブルで接続されていた。
しかし、これではケーブルの利用効率が低く、ケーブル
の接続工数等の関係で、全コストに対するケーブルのコ
ストの割合が増す。
の接続工数等の関係で、全コストに対するケーブルのコ
ストの割合が増す。
このため、ループ状の共通伝送路を用いることも検討さ
れてきたが、一個のループ状伝送路にすべての計算機と
端末装置を接続する方式では、優先度、生起頻度、持続
時間等の異なる情報が、同一伝送路上を流れるため、優
先情報が遅れたり、複雑な優先制御手順が必要となる。
れてきたが、一個のループ状伝送路にすべての計算機と
端末装置を接続する方式では、優先度、生起頻度、持続
時間等の異なる情報が、同一伝送路上を流れるため、優
先情報が遅れたり、複雑な優先制御手順が必要となる。
また、情報の種類に応じて個別にループ状伝送路を用い
るのでは、伝送路が多くなってしまい、伝送路の利用効
率が低下してしまう。
るのでは、伝送路が多くなってしまい、伝送路の利用効
率が低下してしまう。
本発明の目的は、上記した欠点をなくすため、2個のル
ープ状伝送路を用いて、伝送路の利用効率を下げること
なく、優先情報を速やかに伝送できるようにした複合計
算システムを提供することである。
ープ状伝送路を用いて、伝送路の利用効率を下げること
なく、優先情報を速やかに伝送できるようにした複合計
算システムを提供することである。
複合計算機システムにおいては、プロセスに密着した制
御を行なう計算機(以下、下位計算機と呼ぶ。
御を行なう計算機(以下、下位計算機と呼ぶ。
)と下位計算機が動くために必要な計画などを作成する
計算機(以下、上位計算機と呼ぶ。
計算機(以下、上位計算機と呼ぶ。
)がある。
そのほか制御されるプロセスの状態を操作員に表示し、
操作員の指令を計算機に伝えるための端末装置がある。
操作員の指令を計算機に伝えるための端末装置がある。
全体として、一つの目的を果たしている複数のプロセス
を複数の計算機が相互に関連を持ちながら制御し、その
他に待機計算機があるとすれば、これら計算機、端末装
置間で交換される情報には次のものがある。
を複数の計算機が相互に関連を持ちながら制御し、その
他に待機計算機があるとすれば、これら計算機、端末装
置間で交換される情報には次のものがある。
A.プロセス、下位計算機間の制御入出力情報B.下位
計算機間の平常時情報 C.下位系端末、計算機間の表示、指令情報D.構成制
御時の計算機間転送情報 E.上下位計算機間転送情報 F.上位系端末、計算機間の表示、指令情報ここでBは
、下位計算機が他のプロセスの状態および他の下位計算
機の状態を知るためのもの、Dは計算機が故障したとき
、待機の計算機を動かすために必要な情報であり、Eは
上位系から下位系へ送られる計画、および下位系から上
位系へ送られる計画のために必要なプロセスの情報であ
る。
計算機間の平常時情報 C.下位系端末、計算機間の表示、指令情報D.構成制
御時の計算機間転送情報 E.上下位計算機間転送情報 F.上位系端末、計算機間の表示、指令情報ここでBは
、下位計算機が他のプロセスの状態および他の下位計算
機の状態を知るためのもの、Dは計算機が故障したとき
、待機の計算機を動かすために必要な情報であり、Eは
上位系から下位系へ送られる計画、および下位系から上
位系へ送られる計画のために必要なプロセスの情報であ
る。
本発明では上記の計算機、端末装置の結合に2個のルー
プ状伝送路を用いる。
プ状伝送路を用いる。
一方には情報A,B,Cを、他方には情報D,E,Fを
のせる。
のせる。
前者は伝送要求の発生が規則的で、一度に送られる情報
量は小さく、一定である。
量は小さく、一定である。
後者は伝送要求の発生が不規則で、一度に送られる情報
量は大きい。
量は大きい。
後者ではプロセスへの応答性を良くするため、Dが送ら
れていない時のみ、Eを送るようにする。
れていない時のみ、Eを送るようにする。
以上の手段をとることにより、伝送路の利用効率を下げ
ることなく、プロセスへの応答性を確保することができ
る。
ることなく、プロセスへの応答性を確保することができ
る。
以下本発明を実施例によって詳しく説明する。
なお、以下の実施例では、下位計算機は制御系計算機に
、上位計算機は事務処理系計算機に対応するものとする
。
、上位計算機は事務処理系計算機に対応するものとする
。
プロセス22は自プロセスの状態を、ステーション19
、ループ状伝送路14、ステーション15を介して制御
系計算機11に送り、これにもとづき計算機11は計算
を行ない、制御出力を上と逆の経路でプロセス22に送
り制御する。
、ループ状伝送路14、ステーション15を介して制御
系計算機11に送り、これにもとづき計算機11は計算
を行ない、制御出力を上と逆の経路でプロセス22に送
り制御する。
これと同様に、制御系計算機12はプロセス23を制御
する。
する。
プロセス22と23は相互関係を持っているので、制御
系計算機が相手のプロセスの状態を知るため、制御系計
算機11、ステーション15、ループ状伝送路14、ス
テーション16、制御系計算機12の経路で情報を交換
する。
系計算機が相手のプロセスの状態を知るため、制御系計
算機11、ステーション15、ループ状伝送路14、ス
テーション16、制御系計算機12の経路で情報を交換
する。
プロセス22.23の状態はステーション19,20、
ループ状伝送路14を通して制御系計算機11 ,12
に送られて加工され、ステーション15.16、ループ
状伝送路14、ステーション18を通して端末装置21
に表示される。
ループ状伝送路14を通して制御系計算機11 ,12
に送られて加工され、ステーション15.16、ループ
状伝送路14、ステーション18を通して端末装置21
に表示される。
この表示に応じた操作員の指令は上と逆の経路で計算機
に伝えられ、プロセスを制御する。
に伝えられ、プロセスを制御する。
制御系計算機11が故線して、プロセス22を制御でき
なくなったときは、故障したことを、計算機端末を管理
している計算機(今12であると仮定する)にステーシ
ョンB、ループ状伝送路4、ステーション9を通して知
らせる。
なくなったときは、故障したことを、計算機端末を管理
している計算機(今12であると仮定する)にステーシ
ョンB、ループ状伝送路4、ステーション9を通して知
らせる。
計算機12は制御系計算機13が待機であることを知っ
て、プロセス22を制御するよう、ループ状伝送路4を
介して指令する。
て、プロセス22を制御するよう、ループ状伝送路4を
介して指令する。
このように機器の故障あるいは外部からの指令によって
、ある機能を実行する機器を変更することを構成制御と
いう。
、ある機能を実行する機器を変更することを構成制御と
いう。
ところで、指令を受けた制御系計算機13はプロセス2
2を制御するのに必要な情報を集めなければならない。
2を制御するのに必要な情報を集めなければならない。
構成制御時に必要とされる情報は大量で、しかもプロセ
ス22の制御停止時間を短縮するために、短い時間で送
られなければならない。
ス22の制御停止時間を短縮するために、短い時間で送
られなければならない。
そこで、制御系計算機13は構成制御情報の転送に先だ
ってループ状伝送路4上の他の全ステーション5,6,
7,8,9に対して構成制御情報以外の情報を送出しな
いよう通知する。
ってループ状伝送路4上の他の全ステーション5,6,
7,8,9に対して構成制御情報以外の情報を送出しな
いよう通知する。
この通知はマスクキ一方式で伝送される。
ループ状伝送路上の情報パケットの構成を第2図に示す
。
。
Mはマスクキービットで、M=1ならマスクキー伝送で
、受信アドレスAのうち、マスクアドレス部A1が一致
すれば、A2に関係なくデータDがとりこまれる。
、受信アドレスAのうち、マスクアドレス部A1が一致
すれば、A2に関係なくデータDがとりこまれる。
M=0なら通常の伝送でマスクアドレスA1とサブアド
レスA2の両方が該当ステーションのアドレスと一致す
ればデータDがとりこまれる。
レスA2の両方が該当ステーションのアドレスと一致す
ればデータDがとりこまれる。
第3図にステーションのうち、マスクキー伝送に関係す
る部分の結線図を示す。
る部分の結線図を示す。
伝送情報はステーションの受信バツファレジスタ37〜
41に印加され、蓄えられる。
41に印加され、蓄えられる。
ところで、この時、受信マスクアドレス38とステーシ
ョンマスクアドレス31を比較器35で比較した結果が
一致し、マスクキーレジスタの内容が1であれば、受信
データ41に応じて、抑止表示回路34がセットされる
。
ョンマスクアドレス31を比較器35で比較した結果が
一致し、マスクキーレジスタの内容が1であれば、受信
データ41に応じて、抑止表示回路34がセットされる
。
一方、受信アドレス38.39がステーションアドレス
42と一致すればデータ読込み回路33が駆動され、受
信データレジスタ40の内容が接続機器へ送られる。
42と一致すればデータ読込み回路33が駆動され、受
信データレジスタ40の内容が接続機器へ送られる。
マスクキ一方式の伝送によって抑止情報が伝送されると
各ステーションは抑止表示回路34をセツトし、構成制
御情報以外の情報送出を停止する。
各ステーションは抑止表示回路34をセツトし、構成制
御情報以外の情報送出を停止する。
その後制御系計算機13はプロセス22の制御に必要な
情報を制御系計算機12、事務処理系計算機2,3、端
末装置1(ループ状伝送路4を通して)、プロセス22
(ループ状伝送路14を通して)から集める。
情報を制御系計算機12、事務処理系計算機2,3、端
末装置1(ループ状伝送路4を通して)、プロセス22
(ループ状伝送路14を通して)から集める。
構処制御情報の伝送が終了すると、計算機13はマスタ
キー伝送でループ状伝送路上のすべてのステーションに
抑止解除情報を伝え、抑止表示回路34をリセットする
。
キー伝送でループ状伝送路上のすべてのステーションに
抑止解除情報を伝え、抑止表示回路34をリセットする
。
事務処理系計算機2,3が制御系計算機に構成制御以外
の情報を送る必要が生じたときは、抑止状態か否かを調
べ、抑止状態でなければ送り、抑止状態ならば解除され
るまで待つ。
の情報を送る必要が生じたときは、抑止状態か否かを調
べ、抑止状態でなければ送り、抑止状態ならば解除され
るまで待つ。
事務処理系計算機で計画を作成するのに必要なプロセス
23に関する情報を、制御系計算機12が送る場合も、
抑止状態でないことを確認したうえでループ状伝送路4
を用いて送出する。
23に関する情報を、制御系計算機12が送る場合も、
抑止状態でないことを確認したうえでループ状伝送路4
を用いて送出する。
事務処理系計算機と制御系計算機の問で交換される情報
の量は構成制御情報と同程度に多いが、構成制御情報に
くらべて時問的制約が厳しくない(少し遅れてもプロセ
スへの応答性が損なわれない)ので構成制御情報を優先
させることができる。
の量は構成制御情報と同程度に多いが、構成制御情報に
くらべて時問的制約が厳しくない(少し遅れてもプロセ
スへの応答性が損なわれない)ので構成制御情報を優先
させることができる。
以上の他に、端末装置1から事務処理系計算機2,3へ
の指令、問合せに対する応答、計算機2,3から操作員
への問合せ、表示情報などが端末装置1へ送られる。
の指令、問合せに対する応答、計算機2,3から操作員
への問合せ、表示情報などが端末装置1へ送られる。
これらは構成制御情報にくらべて少量で、応答時問の制
約も厳しくないので、抑止状態にないとき、ループ状伝
送路4を介して伝送する。
約も厳しくないので、抑止状態にないとき、ループ状伝
送路4を介して伝送する。
上記方式ではプロセスと制御系計算機が2組づつあり、
1対1に対応している場合について述べたが、より多く
のプロセスと計算機がある場合、複数の計算機が単一の
プロセスを、一台の計算機が複数のプロセスを制御する
場合にも本発明を適用することができる。
1対1に対応している場合について述べたが、より多く
のプロセスと計算機がある場合、複数の計算機が単一の
プロセスを、一台の計算機が複数のプロセスを制御する
場合にも本発明を適用することができる。
また、事務処理系計算機と制御系計算機が1対1に対応
するときも、一台の事務処理系計算機と複数の制御系計
算機が接続される場合にも本方式は適用可能である。
するときも、一台の事務処理系計算機と複数の制御系計
算機が接続される場合にも本方式は適用可能である。
上記ではマスクキー伝送の場合、マスクキービットが1
のとき、マスクアドレスが一致すればデータを取り込む
方式について述べたが、通常の1対1伝送と、全ステー
ション伝送の2つの伝送モードしかなければ、マスクア
ドレスをなくし、マスクキービットが1のとき、無条件
に全ステーションで取り込む方式も可能である。
のとき、マスクアドレスが一致すればデータを取り込む
方式について述べたが、通常の1対1伝送と、全ステー
ション伝送の2つの伝送モードしかなければ、マスクア
ドレスをなくし、マスクキービットが1のとき、無条件
に全ステーションで取り込む方式も可能である。
またマスクキービットを設けず、受信アドレスが特定の
パターン(たとえば11・・・1またはOO・・・0)
のとき全ステーションでデータを取り込む方式も考えら
れる。
パターン(たとえば11・・・1またはOO・・・0)
のとき全ステーションでデータを取り込む方式も考えら
れる。
なお、本発明は、具体的には、列車の集中管理等に使わ
れる。
れる。
列車の集中管理に使う場合には、1は列車の運転整理お
よび運転計画作成のための指令員用入出力装置、2,3
は列車の運転整理および運転計画作成のための計算機、
21は列車運行制御用入出力装置、11 ,12.13
は列車運行制御用計算機、22.23は列車運行情報お
よび列車運行指示情報伝送装置(CTC)に、それぞれ
相当する。
よび運転計画作成のための指令員用入出力装置、2,3
は列車の運転整理および運転計画作成のための計算機、
21は列車運行制御用入出力装置、11 ,12.13
は列車運行制御用計算機、22.23は列車運行情報お
よび列車運行指示情報伝送装置(CTC)に、それぞれ
相当する。
以上述べたごとく本発明によれば、厳しい応答性が要求
される構成制御情報、プロセスへの制御情報の両者を競
合させることなく伝送することができる。
される構成制御情報、プロセスへの制御情報の両者を競
合させることなく伝送することができる。
また、ループ状伝送路の特徴を利甲したマスタキ一方式
伝送を用いることによって、情報の種類に応じた優先制
御と伝送路の負荷制御を行ない、伝送路の利用効率を向
上させることができる。
伝送を用いることによって、情報の種類に応じた優先制
御と伝送路の負荷制御を行ない、伝送路の利用効率を向
上させることができる。
第1図はループ状伝送路を用いた計算機、端末装置、プ
ロセス問における本発明の結合方式を示す図であり、第
2図は伝送情報のパケット構成を示す図であり、第3図
はステーションのうち、マスクキー伝送に関する部分の
結線を示すための図である。 1・・・・・・事務処理系端末装置、2,3゜゜゜・・
・事務処理系計算機、4,14・・・・・・ループ状伝
送路、5,6 , 7 , 8 , 9 , 1 0
, 1 5 , 1 6 , 1 7 , 1 B,1
9,20・・・・・・ステーション、11.12・・・
・・・制御系計算機(稼動)、13・・・・・・制御系
計算機(待機)21・・・・・・制御系端末装置、22
, 23・・・・・・プロセス、M・・・・・・マス
タキーピット、A・・・・・・受信アドレス、A1・・
・・・・受信マスクアドレス、A2・・・・・・受信サ
ブアドレス、D・・・・・・受信データ、31・・・・
・・ステーションマスクアドレス、32・・・・・・ス
テーションサブアドレス、33・・・・・・データ取り
込み回路、34・・−・・・抑止状態表示回路、35
. 36・・・・・・比較器、37・・・・・・マスク
キービットレジスタ、38−..・・・受信マスクアド
レスレジスタ、39・・・・・・受信サブアドレスレジ
スタ、40・・・・・・受信データレジスタ、41・・
・・・・受信バツファ、42・・・・・・ステーション
アドレスレジスタ。
ロセス問における本発明の結合方式を示す図であり、第
2図は伝送情報のパケット構成を示す図であり、第3図
はステーションのうち、マスクキー伝送に関する部分の
結線を示すための図である。 1・・・・・・事務処理系端末装置、2,3゜゜゜・・
・事務処理系計算機、4,14・・・・・・ループ状伝
送路、5,6 , 7 , 8 , 9 , 1 0
, 1 5 , 1 6 , 1 7 , 1 B,1
9,20・・・・・・ステーション、11.12・・・
・・・制御系計算機(稼動)、13・・・・・・制御系
計算機(待機)21・・・・・・制御系端末装置、22
, 23・・・・・・プロセス、M・・・・・・マス
タキーピット、A・・・・・・受信アドレス、A1・・
・・・・受信マスクアドレス、A2・・・・・・受信サ
ブアドレス、D・・・・・・受信データ、31・・・・
・・ステーションマスクアドレス、32・・・・・・ス
テーションサブアドレス、33・・・・・・データ取り
込み回路、34・・−・・・抑止状態表示回路、35
. 36・・・・・・比較器、37・・・・・・マスク
キービットレジスタ、38−..・・・受信マスクアド
レスレジスタ、39・・・・・・受信サブアドレスレジ
スタ、40・・・・・・受信データレジスタ、41・・
・・・・受信バツファ、42・・・・・・ステーション
アドレスレジスタ。
Claims (1)
- 1.複数台の下位計算機と、該下位計算機を統括する少
くとも1台の上記計算機と、少くとも1台のプロセス装
置とを含み、上記複数台の下位計算機が第1のループ状
伝送路を介して上記プロセス装置に接続され、且つ第2
のループ状伝送路を介して上記上位計算機に接続された
構成を有し、上記プロセス装置と上記下位計算機間の制
御入出力情報は上記第1ループ状伝送路を介して転送し
、上記上位計算機及び下位計算機間の情報は上記第2ル
ープ状伝送路を介して転送すると共に、上記複数台の下
位計算機間の情報は、平常時は第1ループ状伝送路を介
して転送するようにしたことを特徴とする複合計算機シ
ステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP49094165A JPS5812609B2 (ja) | 1974-08-19 | 1974-08-19 | 複合計算機システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP49094165A JPS5812609B2 (ja) | 1974-08-19 | 1974-08-19 | 複合計算機システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5121748A JPS5121748A (ja) | 1976-02-21 |
JPS5812609B2 true JPS5812609B2 (ja) | 1983-03-09 |
Family
ID=14102742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP49094165A Expired JPS5812609B2 (ja) | 1974-08-19 | 1974-08-19 | 複合計算機システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5812609B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57734A (en) * | 1980-06-04 | 1982-01-05 | Hitachi Ltd | Path controlling system of input and output bus device |
JPS6149271A (ja) * | 1984-08-16 | 1986-03-11 | Sharp Corp | 半導体装置 |
JPH0831085B2 (ja) * | 1992-02-14 | 1996-03-27 | 株式会社日立製作所 | 分散処理システムの処理方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5041444U (ja) * | 1973-08-13 | 1975-04-26 |
-
1974
- 1974-08-19 JP JP49094165A patent/JPS5812609B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5121748A (ja) | 1976-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6194433A (ja) | シリアルバスの制御方式 | |
JPS5812063A (ja) | コンピユ−タ又はプロセツサの制御装置 | |
US4982325A (en) | Applications processor module for interfacing to a database system | |
JPS5812609B2 (ja) | 複合計算機システム | |
KR100325663B1 (ko) | 인라인 설비 시스템 및 그 제어 방법 | |
JPS59124666A (ja) | エレベ−タの群管理制御方法 | |
JPS6221462B2 (ja) | ||
EP0577431B1 (en) | Method of resetting coupled modules and a system using the method | |
JPS627245A (ja) | ロ−カルエリアネツトワ−クの端末通信方式 | |
JPS6141248A (ja) | ポ−リング方式遠方監視制御装置 | |
JPS6180445A (ja) | 遠方監視制御装置とマルチ計算機の接続・切替装置 | |
JPS638500B2 (ja) | ||
JPS6410146B2 (ja) | ||
JPH01103046A (ja) | 通信制御方式 | |
JPS59175263A (ja) | 回線予約制御方式 | |
JPS6261446A (ja) | ト−クン2重ル−プアクセス方式 | |
JPS63263514A (ja) | Scsiバスの平衡/不平衡変換装置 | |
JPH05260115A (ja) | パッケージ制御方式 | |
JPH01276940A (ja) | データ転送制御装置 | |
JPS60196866A (ja) | デ−タ処理装置 | |
JPS61232746A (ja) | デ−タ転送バツフア方式 | |
JPS605099B2 (ja) | ロ−カルステ−シヨンの送信先アドレス制御方式 | |
JPS58158728A (ja) | デ−タ処理装置の入出力装置共有方法 | |
JPS61230446A (ja) | デ−タ通信方式 | |
JPH066862A (ja) | マスタスレーブネットワークシステム |