JPS63234889A - Phase controlling circuit - Google Patents
Phase controlling circuitInfo
- Publication number
- JPS63234889A JPS63234889A JP62064551A JP6455187A JPS63234889A JP S63234889 A JPS63234889 A JP S63234889A JP 62064551 A JP62064551 A JP 62064551A JP 6455187 A JP6455187 A JP 6455187A JP S63234889 A JPS63234889 A JP S63234889A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- time
- value
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims description 35
- 230000001133 acceleration Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 33
- 238000000034 method Methods 0.000 description 70
- 230000008569 process Effects 0.000 description 59
- 238000010586 diagram Methods 0.000 description 23
- 239000000203 mixture Substances 0.000 description 14
- 230000004044 response Effects 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 101000653235 Homo sapiens Protein-glutamine gamma-glutamyltransferase K Proteins 0.000 description 1
- 102100030944 Protein-glutamine gamma-glutamyltransferase K Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- CGIGDMFJXJATDK-UHFFFAOYSA-N indomethacin Chemical compound CC1=C(CC(O)=O)C2=CC(OC)=CC=C2N1C(=O)C1=CC=C(Cl)C=C1 CGIGDMFJXJATDK-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は位相制御回路に間するものであり、特に、位相
制御系の引き込み時間を短縮する新規な位相制御回路に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to phase control circuits, and more particularly to a novel phase control circuit that reduces the pull-in time of a phase control system.
従来の技術
制御対象の速度及び位相を一定値に制御する用途は、広
範囲に及んでいるが、ここでは2ヘツド形ヘリ力ルスキ
ヤン方式の磁気記録再生装置(以下VTRと称す)を例
に取り説明する。Conventional technology The application of controlling the speed and phase of a controlled object to a constant value is wide-ranging, but here we will explain it using a two-head helical scan type magnetic recording/reproducing device (hereinafter referred to as a VTR) as an example. do.
VTRでは、磁気テープ上に記録する映像信号の記録波
長を実現可能な値にするため、ビデオヘッドを内蔵した
回転シリンダーを高速で回転させる必要がある。回転シ
リンダーの回転速度は速度制御回路により、略一定の回
転速度になるように制御され、また回転位相は、基準位
相信号との位相差が一定値になるように制御される。In a VTR, it is necessary to rotate a rotating cylinder containing a video head at high speed in order to set the recording wavelength of the video signal to a practical value on the magnetic tape. The rotational speed of the rotary cylinder is controlled by a speed control circuit so that the rotational speed is approximately constant, and the rotational phase is controlled so that the phase difference from the reference phase signal is a constant value.
第15図に、従来のVTRにおける速度及び位相制御回
路の一部を示す、同国において端子1501からは、回
転シリンダーの回転速度に比例した周波数の信号を発生
する周波数発電機(FG)からの信号が入力される。F
G倍信号速度誤差信号作成回路1502においてその周
期が計測され、FG倍信号周期と基準周期との差の量が
、速度誤差信号として出力される0回路1503及び1
508はパルス幅変調回路(PWM回路)であり、入力
されるディジタル信号値に応じたパルス幅を持つ信号を
出力する、一種のD/A変換器である。FIG. 15 shows a part of the speed and phase control circuit in a conventional VTR. In the same country, a terminal 1501 receives a signal from a frequency generator (FG) that generates a signal with a frequency proportional to the rotational speed of a rotating cylinder. is input. F
0 circuits 1503 and 1 which measure the period in the G multiplied signal speed error signal generation circuit 1502 and output the amount of difference between the FG multiplied signal period and the reference period as a speed error signal.
508 is a pulse width modulation circuit (PWM circuit), which is a type of D/A converter that outputs a signal having a pulse width corresponding to an input digital signal value.
従って、端子1504には速度誤差信号がPWM信号と
して出力される。Therefore, the speed error signal is outputted to the terminal 1504 as a PWM signal.
端子1505には基準信号が、端子1506にはヘッド
スイッチング信号(H,SW)が入力される。ここで基
準信号とは、映像信号を記録するときには、映像信号内
に含まれる垂直同期信号を分離して取り出した信号であ
り、NTSC方式のVTRでは60Hzのパルス信号で
ある。またH3SW信号とは、回転シリンダーの回転位
相を示す信号であり、NTSC方式のVTRでは30H
zの矩形波信号である。基準信号t−1/2に分周した
信号とH,SW信号との位相差は、位相誤差信号作成回
路1507にて取り出され、取り出された位相誤差信号
はPWM回路1508にてD/A変換され、端子150
9に出力される。A reference signal is input to a terminal 1505, and a head switching signal (H, SW) is input to a terminal 1506. Here, the reference signal is a signal obtained by separating and extracting a vertical synchronizing signal included in a video signal when recording a video signal, and is a 60 Hz pulse signal in the case of an NTSC VTR. The H3SW signal is a signal that indicates the rotational phase of the rotating cylinder, and is 30H for an NTSC VTR.
z rectangular wave signal. The phase difference between the signal frequency-divided to the reference signal t-1/2 and the H and SW signals is extracted by a phase error signal generation circuit 1507, and the extracted phase error signal is D/A converted by a PWM circuit 1508. and terminal 150
9 is output.
端子1504及び1509に出力される各PWM信号は
、抵抗RとコンデンサC及びFL2と02とでそれぞれ
平滑され、アナログ信号に変換される。また速度誤差信
号と位相誤差信号は、抵抗R3によって合成される。抵
抗R3の値に応じて、位相誤差信号を速度誤差信号に合
成する割合(ミックス比)が変化する。このミックス比
は、位相制御系の安定性を確保するため、通常数分の1
から数十分の1に選ばれる。m子1510に得られる速
度及び位相誤差信号の合成値は、回転シリンダーを駆動
するモータの駆動回路に供給され、回転シリンダーの回
転速度及び回転位相を制御する。Each PWM signal output to terminals 1504 and 1509 is smoothed by a resistor R, a capacitor C, and FL2 and 02, respectively, and converted into an analog signal. Further, the speed error signal and the phase error signal are combined by a resistor R3. The ratio (mix ratio) at which the phase error signal is combined with the speed error signal changes depending on the value of the resistor R3. This mix ratio is usually a few times smaller to ensure the stability of the phase control system.
It is selected to be one in tenths of the total. The composite value of the velocity and phase error signals obtained at m-child 1510 is supplied to a drive circuit of a motor that drives the rotary cylinder, and controls the rotational speed and rotational phase of the rotary cylinder.
第16図は、従来の位相比較回路のより詳細なブロック
図を示したものであり、第14図は第16図の各部の波
形を示したものである。両図において、同一記号は同じ
信号を示す、端子1601から入力される基準信号(垂
直同期信号)(14a)は、1/2分周回路1602で
分周され、信号(14b’)となる0回路1603はプ
リセット回路であり、信号(14b)の立ち上がりエツ
ジのタイミングで、所定のプリセット値をカウンタ回路
1604にセットする。FIG. 16 shows a more detailed block diagram of a conventional phase comparator circuit, and FIG. 14 shows waveforms at various parts in FIG. 16. In both figures, the same symbol indicates the same signal. The reference signal (vertical synchronization signal) (14a) input from the terminal 1601 is frequency-divided by the 1/2 frequency divider circuit 1602, and the signal (14b') is 0. The circuit 1603 is a preset circuit, and sets a predetermined preset value in the counter circuit 1604 at the timing of the rising edge of the signal (14b).
カウンタ回路1604は、プリセットされた値からカウ
ントを開始し、カウンタがオーバーフローした時には、
再度プリセットされた値からカウントを始める。従って
カウンタ回路1604の出力値は、第14図(14c
)に示す変化を繰り返す。The counter circuit 1604 starts counting from a preset value, and when the counter overflows,
Counting starts again from the preset value. Therefore, the output value of the counter circuit 1604 is
) Repeat the changes shown.
プリセット値を変えることにより、第14図1401で
示す周期を変化させることができるため、被制御信号の
位相の安定位置を、プリセット値を変えることにより調
整することができる。By changing the preset value, the cycle shown in FIG. 14 1401 can be changed, so the stable position of the phase of the controlled signal can be adjusted by changing the preset value.
回路1607及び1608は、カウンタ回路1604の
出力値の上限値及び下限値を見かけ上制限する回路であ
り、上限値制限回路1607は、信号(14b)の立ち
上がりエツジの時点から、カウンタ出力(14c )の
オーバーフローの回数を数え、この回数がある一定値以
上のときには、ラッチ回路1605の値を1402で示
す最大値に保持する。また下限制限回路1608は、上
記オーバーフローの回数が一定値以下のときには、ラッ
チ回81605の値を1403で示す最小値に保持する
。従って、ラッチ回路1605に供給されるカウンタ出
力(14c)は、見かけ上信号(14d)′Q示すカウ
ンタ出力が供給されたものと同じことである。端子16
06からはH,SW信号(14e)が入力され、この信
号の立ち下がりエツジのタイミングでカウンタ出力(1
4d)の値がラッチされる。ラッチ回路1605の出力
1609は、第15図に示すPWM回路1508に供給
され、位相誤差信号としで出力される。Circuits 1607 and 1608 are circuits that apparently limit the upper and lower limits of the output value of the counter circuit 1604, and the upper limit value limiting circuit 1607 controls the counter output (14c) from the rising edge of the signal (14b). The number of overflows is counted, and when this number exceeds a certain value, the value of the latch circuit 1605 is held at the maximum value indicated by 1402. Further, the lower limit circuit 1608 holds the value of the latch times 81605 at the minimum value indicated by 1403 when the number of overflows is less than a certain value. Therefore, the counter output (14c) supplied to the latch circuit 1605 is apparently the same as the counter output indicated by the signal (14d)'Q. terminal 16
The H, SW signal (14e) is input from 06, and the counter output (14e) is output at the timing of the falling edge of this signal.
4d) is latched. An output 1609 of the latch circuit 1605 is supplied to a PWM circuit 1508 shown in FIG. 15, and output as a phase error signal.
発明が解決しようとする問題点
このような従来の回路構成における位相比較回路では、
電源電圧とミックス比とによって、過渡時における位相
引き込み時間が制限される問題点があった。なぜならば
、第15図の端子1509から出力される位相誤差信号
の下限値は接地電位であり、また上限値は電源電圧値で
ある。そして、この上限値と下限値との差のレベルが、
回転速度を変調する範囲に相当する。この変調範囲が大
きいほど回転速度の変化量も大きく、位相の変化する速
度も大きくなる。即ち、位相が一定のはずれた位置から
安定点に移動するまでの時間が速くなる。しかし、前記
変調範囲は電源電圧によって制限され、また、ミックス
比によってさらに制限されることになる。Problems to be Solved by the Invention In the phase comparator circuit with such a conventional circuit configuration,
There is a problem in that the phase pull-in time during a transient is limited depending on the power supply voltage and mix ratio. This is because the lower limit value of the phase error signal output from the terminal 1509 in FIG. 15 is the ground potential, and the upper limit value is the power supply voltage value. Then, the level of the difference between this upper limit value and lower limit value is
Corresponds to the range in which the rotational speed is modulated. The larger the modulation range, the larger the amount of change in rotational speed, and the faster the speed at which the phase changes. That is, the time required to move from a position where the phase is constant and deviated to a stable point becomes faster. However, the modulation range is limited by the power supply voltage and further limited by the mix ratio.
本発明は、ミックス比によって位相引き込み時間が制限
されず、且つ、位相引き込み時間の短縮を計ることので
きる、新規な位相比較回路を提供することを目的とする
。SUMMARY OF THE INVENTION An object of the present invention is to provide a novel phase comparator circuit in which the phase acquisition time is not limited by the mix ratio and can shorten the phase acquisition time.
問題点を解決するための手段
本発明では上記の問題点を解決するため、回転速度を変
調する変調手段を有し、前記変調手段は、位相基準信号
と被制御信号との位相差が一定の位相誤差範囲内にある
ときには、位相誤差信号の量が前記位相差に比例して変
化するように構成し、前記位相差が一定の位相範囲外に
あるときには、現時点の被制御信号の位相比較タイミン
グt と、次の被制御信号の位相比較タイミングの時間
、nとの期間において、t の時間における回転速度よ
りも、加速もしくは減速した回転速度で駆動する期間と
、定常時の回転速度を維持する期間とを設け、且つ、t
からt に至るまでの時間におけn
る回転位相の変化量が、定常回転時における被制御信号
の回転位相の1周期に相当するように、前記加速もしく
は減速のレベルを設定する。Means for Solving the Problems In order to solve the above problems, the present invention includes modulation means for modulating the rotational speed, and the modulation means has a constant phase difference between the phase reference signal and the controlled signal. When the amount of the phase error signal is within the phase error range, the amount of the phase error signal is configured to change in proportion to the phase difference, and when the phase difference is outside the fixed phase range, the amount of the phase error signal changes at the current phase comparison timing of the controlled signal. In the period between t and the phase comparison timing of the next controlled signal, n, there is a period in which the rotation speed is accelerated or decelerated compared to the rotation speed at time t, and a period in which the rotation speed at a steady state is maintained. and a period of t.
The level of acceleration or deceleration is set so that the amount of change in the rotational phase n in the time from t to t corresponds to one cycle of the rotational phase of the controlled signal during steady rotation.
作用
本発明は上記の構成により、次の被制御信号の発生位置
を位相制御系の安定位置に設定し、また前記次の被制御
信号の発生位置における回転速度を定常時の回転速度に
設定することにより、位相制御系の引き込み時開e被!
lI#信号の1周期の時間で行うことができるた−め、
過渡時における位相引き込み時間の短縮を計ることがで
きる。Effect of the Invention With the above configuration, the present invention sets the generation position of the next controlled signal to a stable position of the phase control system, and also sets the rotational speed at the generation position of the next controlled signal to the rotational speed in a steady state. As a result, the phase control system is opened when it is pulled in!
Since this can be done in one cycle of the lI# signal,
It is possible to shorten the phase pull-in time during transition.
実施例
本発明の具体実施例を説明する前に、位相比較回路の構
成と位相引き込み時間との関係について、まず説明する
。第13図は、2種類の位相誤差信号量と被制御信号と
の関係を示した図である。同図において、信号(13a
)は基準信号からの位相ずれ量に対する位相誤差信号量
の変化を示し、信号(13b)は被制御信号を示す、横
軸は時間であり、信号(13a)は基準信号の回転位相
に同期している。被制御信号の回転位相が例えばt5o
で示す位置にあるとき、位相誤差信号の量は1301で
示す量であり、t51で示す位置にあるときの位相誤差
信号の量は1302の量になる。なお、位相誤差信号が
1301で示す量のとき、位相制御系は安定するものと
する。Embodiments Before describing specific embodiments of the present invention, the relationship between the configuration of the phase comparator circuit and the phase pull-in time will be explained first. FIG. 13 is a diagram showing the relationship between two types of phase error signal amounts and controlled signals. In the figure, the signal (13a
) shows the change in the amount of phase error signal with respect to the amount of phase shift from the reference signal, the signal (13b) shows the controlled signal, the horizontal axis is time, and the signal (13a) is synchronized with the rotational phase of the reference signal. ing. For example, the rotational phase of the controlled signal is t5o.
When it is at the position indicated by t51, the amount of the phase error signal is the amount indicated by 1301, and when it is at the position indicated by t51, the amount of the phase error signal is the amount 1302. It is assumed that the phase control system is stable when the phase error signal is an amount indicated by 1301.
電源投入時、モータの回転数は停止状態から徐々に加速
され、速度制御回路によってほぼ一定の回転速度に制御
されると共に、位相制御回路によって、回転位相と基準
信号との位相が一定になるように制御される。いま、モ
ータの回転速度が所定の速度に達したとき、基準信号と
回転シリンダの回転位相とが第13図(13a)と(1
3b)に示すt51の関係にあるものとする。この時、
回転シリンダの回転速度が目的とする回転速度に正確に
一致しているものと仮定すると、回転位相を示すパルス
信号1303は、一定時間(1周期に相当する時間)後
には1304で示す位置に発生する。つまり、基準信号
の位相に同期した信号(13a)とパルス信号1303
及び1304との相対的な位置関係は変化しない、しか
し実際には、t51の時刻において得られる位相誤差量
1302によって回転速度が加速され、一定時間後には
1305で示す位置にパルス信号が発生することになる
。このような動作を繰り返すことにより、被制御信号(
13b)のパルス発生位置は、信号(13a)の傾斜部
の中央(1301で示す位置に相当する位置)まで移動
した後、安定することになる。そして、一定時間後に移
動する位相補正量1306の値は、位相誤差信号量13
02によって変化させることのできる回転速度の変化量
によって決まる。When the power is turned on, the rotation speed of the motor is gradually accelerated from a stopped state, and the speed control circuit controls the rotation speed to a nearly constant speed, and the phase control circuit keeps the rotation phase and the reference signal constant. controlled by. Now, when the rotational speed of the motor reaches a predetermined speed, the reference signal and the rotational phase of the rotating cylinder are as shown in FIGS. 13(13a) and (1).
It is assumed that the relationship t51 shown in 3b) exists. At this time,
Assuming that the rotational speed of the rotating cylinder exactly matches the target rotational speed, a pulse signal 1303 indicating the rotational phase is generated at a position indicated by 1304 after a certain period of time (time equivalent to one cycle). do. In other words, the signal (13a) synchronized with the phase of the reference signal and the pulse signal 1303
The relative positional relationship with 1304 and 1304 does not change, but in reality, the rotational speed is accelerated by the phase error amount 1302 obtained at time t51, and a pulse signal is generated at the position indicated by 1305 after a certain period of time. become. By repeating this operation, the controlled signal (
The pulse generation position 13b) becomes stable after moving to the center of the slope of the signal (13a) (a position corresponding to the position indicated by 1301). Then, the value of the phase correction amount 1306 that moves after a certain period of time is the phase error signal amount 13
It is determined by the amount of change in the rotational speed that can be changed by 02.
第13図(13c )に示す信号は、1307で示す位
相差に応じて位相誤差信号の量が比例して変化する部分
(以後比例傾斜部と称す)以外のレベルを、(13a)
に示す信号のレベルよりも大きく、あるいは小さくした
時の位相誤差量を示したものである。このようなレベル
の選択は、後述するような速度及び位相誤差信号を数値
で扱ってミックスする方法を用いるときには、扱える数
値がオーバーフローしないかぎり自由に行うことができ
る。The signal shown in FIG. 13 (13c) has a level other than the part (hereinafter referred to as a proportional slope part) where the amount of the phase error signal changes proportionally according to the phase difference shown in (13a).
This shows the amount of phase error when the signal level is made larger or smaller than the signal level shown in . When using a method of handling velocity and phase error signals numerically and mixing them as described below, such a level selection can be made freely as long as there is no overflow of the numerical values that can be handled.
信号(13d)は被制御信号を示す0位相制御系の安定
点は、1308及び1309で示す傾斜部の中央位置に
、被制御信号のパルス信号が位置するときである。前回
と同様に、モータの回転速度が目標とする回転速度に等
しくなったときのパルス信号の位置を、t5□で示す位
置とする。そしてこの時、モータの回転速度が目標とす
る回転速度に正確に等しいものとすれば、一定時刻後の
パルス発生位置はt54て0示す位置になる。実際には
、t52の位置において得られる位相誤差信号の量13
10によって回転速度が加速され、一定時刻後のパルス
信号の発生位置はt53で示す位置になる。The signal (13d) indicates the controlled signal. The stable point of the 0-phase control system is when the pulse signal of the controlled signal is located at the center of the slope portions indicated by 1308 and 1309. As in the previous case, the position of the pulse signal when the rotational speed of the motor becomes equal to the target rotational speed is the position indicated by t5□. At this time, if the rotational speed of the motor is exactly equal to the target rotational speed, the pulse generation position after a certain time will be the position indicated by 0 at t54. Actually, the amount 13 of the phase error signal obtained at the position t52
10, the rotational speed is accelerated, and the pulse signal generation position after a certain time becomes the position indicated by t53.
そしてこの時、一定時刻後に移動する位相補正量は13
11で示す量である0位相補正量1311は、(13b
)に示す位相補正量1306に比べて大きくなる。これ
は1310で示す位相誤差量が、1302で示す位相誤
差量よりも大きいため、その分だけ回転速度を速くでき
るからである0位相補正量が大きければ安定点に到達す
るまでの時間も速くなり、引き込み時間を短縮すること
ができる。At this time, the phase correction amount that moves after a certain time is 13
The 0 phase correction amount 1311, which is the amount indicated by 11, is (13b
) is larger than the phase correction amount 1306 shown in ). This is because the phase error amount shown by 1310 is larger than the phase error amount shown by 1302, so the rotation speed can be increased by that amount.The larger the 0 phase correction amount, the faster the time to reach the stable point. , the pull-in time can be shortened.
位相制御系の引き込み時間を最も短くするためには、そ
の時点の位相誤差信号を用いて、次の被制御信号のパル
ス発生位置が安定点に発生するようにし、且つ、オーバ
ーランをしないようにすればよい0例えば、(13d)
に示すt52の位置からの引き込みを例に取れば、次の
パルス発生位置が比例傾斜部の安定点、すなわち、13
09で示す位置であり、且つ、オーバーランをしなけれ
ばよいことになる。In order to minimize the pull-in time of the phase control system, use the phase error signal at that point to ensure that the pulse generation position of the next controlled signal occurs at a stable point, and to avoid overrun. For example, (13d)
Taking as an example the pull-in from position t52 shown in Figure 1, the next pulse generation position is the stable point of the proportional slope section, that is, 13
This is the position indicated by 09, and it is sufficient as long as there is no overrun.
本発明は、回転速度が略一定になったときの被制御信号
のパルス発生位置が、比例傾斜部上外の位置にあるとき
、次のパルス発生位置が比例傾斜部のほぼ中央(安定点
)に位置し、且つ、オーバーランをさせない回転速度の
変調方法を提供するものである。なお、被制御信号の最
初のパルス発生位置が比例傾斜部上にあるときには、通
常の位相制御系の応答による引き込みを行えばよい、こ
の時のいそう引き込み時間は、問題になるほど長くはな
い。In the present invention, when the pulse generation position of the controlled signal is at a position above and outside the proportional slope part when the rotational speed becomes approximately constant, the next pulse generation position is approximately at the center of the proportional slope part (stable point). The present invention provides a method for modulating the rotational speed, which is located at It should be noted that when the first pulse generation position of the controlled signal is on the proportional slope part, the pull-in may be performed by the response of the normal phase control system, and the pull-in time at this time is not so long as to cause a problem.
次に、位相誤差量を変化させることが、速度の基準値を
変えることと等価であることについて説明する。Next, it will be explained that changing the phase error amount is equivalent to changing the speed reference value.
第11図は速度及び位相制御系の一部分を示すブロック
図であり、第12図は第11図を等価変換したものであ
る。FIG. 11 is a block diagram showing a part of the speed and phase control system, and FIG. 12 is an equivalent conversion of FIG. 11.
第11図において、ω、は回転速度の基準値であり、具
体的には数値で与えられる。ω は回転体の実際の回転
速度を示す値であり、具体的にはFG信号の周期を数値
で示したものである。ω。In FIG. 11, ω is a reference value of rotational speed, and specifically, it is given as a numerical value. ω is a value indicating the actual rotational speed of the rotating body, and specifically, the period of the FG signal is expressed numerically. ω.
とω は互いに逆極性で人力され、加え合わせ点110
5において両速度の差の値が取り出される。and ω are manually generated with opposite polarity to each other, and the addition point is 110
5, the value of the difference between both speeds is taken.
ブロック1101は速度比較感度を示すブロックであり
、前述の速度の差の値に速度比較感度を乗じて、速度誤
差信号1108t−得る。Block 1101 is a block indicating speed comparison sensitivity, and a speed error signal 1108t- is obtained by multiplying the speed difference value by the speed comparison sensitivity.
θ1は位相の基準値であり、θ0は回転体の回転位相を
示す値である。加え合わせ点1106にて取り出される
両位相の差の値に、1102で示す位相比較感度の値を
乗じ、位相誤差信号1109を得る。基準信号との位相
差が同じ値であっても位相比較感度の値を変えることに
よって、異なる位相誤差信号を得ることができる。すな
わち、第13図に示す1302と1310のような異な
る値を設定することができる。θ1 is a phase reference value, and θ0 is a value indicating the rotational phase of the rotating body. The value of the difference between both phases taken out at the addition point 1106 is multiplied by the value of phase comparison sensitivity shown at 1102 to obtain a phase error signal 1109. Even if the phase difference with the reference signal is the same value, different phase error signals can be obtained by changing the value of the phase comparison sensitivity. That is, different values such as 1302 and 1310 shown in FIG. 13 can be set.
速度誤差信号と位相誤差信号とは、加え合わせ点110
7にて合成され、フィルタブロック1103にでフィル
タ処理をされ、端子1104に出力される。図示してい
ないが、端子1104に出力された信号はD/A変換さ
れた後、回転体のドライブ回路に送られ、回転体の回転
速度及び回転位相を制御する。The speed error signal and the phase error signal are added at the addition point 110.
7, filter processing is performed at a filter block 1103, and output to a terminal 1104. Although not shown, the signal output to the terminal 1104 is D/A converted and then sent to a drive circuit for the rotating body to control the rotational speed and rotational phase of the rotating body.
第12図は第11図を等価変換したブロック図であり、
位相誤差信号を回転速度の基準値と加え合わせる形に変
換した図である0両図において、同一記号は同じ要素を
表している。この様な等価変換は制御理論においては周
知のことである。詳細な説明は省略するが、第11図に
示す位相誤差信号1109の加え合わせ点を1107か
ら1105に変更するときには、両加え合わせ点間に位
置するブロックの伝達関数の逆数の値を、位相誤差信号
に乗じればよい、第12図に示すブロック1204は、
速度比較感度の逆数の値を持つ伝達関数である。FIG. 12 is a block diagram obtained by equivalently converting FIG. 11,
In the two diagrams, which are diagrams in which the phase error signal is converted into a form in which it is added to the reference value of the rotational speed, the same symbols represent the same elements. Such equivalent transformations are well known in control theory. Although a detailed explanation will be omitted, when changing the addition point of the phase error signal 1109 shown in FIG. The block 1204 shown in FIG. 12, which only needs to be multiplied by the signal, is
It is a transfer function with a value that is the reciprocal of speed comparison sensitivity.
第12図では、回転速度の基準値ω、と位相誤差信号1
205とを加え合わせた値から、実際の回転速度ω を
減じる形になっている。つまり、ブロック1201の出
力信号1206は、第11図に示す回転速度の基準値ω
、と考えてもよいと!
とになる。このことから、位相誤差信号の値を変更する
ことは、回転速度の基準値を変化させることと等価であ
ると言える。In Fig. 12, the reference value ω of the rotational speed and the phase error signal 1
The actual rotational speed ω is subtracted from the sum of 205 and 205. In other words, the output signal 1206 of block 1201 is the reference value ω of the rotational speed shown in FIG.
, you can think about it! It becomes. From this, it can be said that changing the value of the phase error signal is equivalent to changing the reference value of the rotational speed.
次に、本発明による回転速度の変調方法について説明す
る。Next, a method of modulating the rotational speed according to the present invention will be explained.
第2図は、回転速度の変化が回転位相にどの様な影響を
与えるかを説明するための図である。同図において(2
a)は基準信号に位相同期した信号を示す。(2bl)
、(2b 2)、(2b 3)は、同一条件における回
転体の回転位相、回転速度、回転位置をそれぞれ示した
図である。(2cl)、(2c2)、(2c 3)は、
他の同一条件における回転体の回転位相、回転速度、回
転位置を示す図である。(2d)には時刻を示す。FIG. 2 is a diagram for explaining how a change in rotational speed affects the rotational phase. In the same figure (2
a) shows a signal phase-synchronized with the reference signal. (2bl)
, (2b 2), and (2b 3) are diagrams showing the rotational phase, rotational speed, and rotational position of the rotating body under the same conditions, respectively. (2cl), (2c2), (2c 3) are
It is a figure which shows the rotational phase, rotational speed, and rotational position of a rotating body under other same conditions. (2d) shows the time.
(2bl)に示すパルス信号は回転体の回転位相を示す
信号であり、例えば、回転体の1回転に1回のパルス信
号を発生し、その周期はTである。The pulse signal shown in (2bl) is a signal indicating the rotational phase of the rotating body. For example, a pulse signal is generated once per rotation of the rotating body, and its period is T.
回転速度が基準速度に略等しい速度ω の時、パルス信
号の発生位置がt2oで示す位置、すなわち、位相制御
系の安定位置である壱のとする。この時に゛は、次のパ
ルス発生位置は時刻t23であり、同しく安定位置にな
る0回転位置の変化は、回転速度を積分することによっ
て得ることができる0回転速度がω で−足受あれば、
回転位置の変化は(2b3)の203で示すような一定
の変化をする。任意の時刻におけるこの時の回転位置の
変化θh1は、tを時間の変数とすれば次式で示すこと
ができる。When the rotational speed is approximately equal to the reference speed, ω, the pulse signal generation position is the position indicated by t2o, that is, the stable position of the phase control system. At this time, the next pulse generation position is at time t23, and the change in the 0 rotation position, which also becomes a stable position, can be obtained by integrating the rotation speed.The 0 rotation speed is ω. Ba,
The rotational position changes in a constant manner as shown by 203 in (2b3). The change θh1 in the rotational position at any given time can be expressed by the following equation, where t is a time variable.
θh1=ω。・t ・・・(1)時刻t2oにお
ける回転位置を零とすれば、時刻t23における回転位
置204は、(1)式の時間tに1周期Tを代入して求
めることができる。そして、この時のθh1の量が回転
体の1回転量に一致すれば、回転位相を示すパルス信号
は、基準信号と常に一定の位相間係を保つことができる
。θh1=ω. -t... (1) If the rotational position at time t2o is zero, the rotational position 204 at time t23 can be found by substituting one period T for time t in equation (1). If the amount of θh1 at this time matches the amount of one rotation of the rotating body, the pulse signal indicating the rotational phase can always maintain a constant phase relationship with the reference signal.
次に、回転速度が略一定の速度ω になった時のパルス
発生位置が、(2cl )に示すような時刻t21であ
ったとする。そして、時刻t21において回転速度をω
に変更し、時刻t22において再びωの速度に変更し
たときの回転位置の変化について考えてみる。この時の
回転位置の変化を(2c 3)に示す、すなわち、時刻
t2□まではω。Next, assume that the pulse generation position when the rotational speed reaches a substantially constant speed ω is at time t21 as shown in (2cl). Then, at time t21, the rotation speed is changed to ω
Let us consider the change in the rotational position when the speed is changed to ω and then changed to the speed ω again at time t22. The change in rotational position at this time is shown in (2c 3), that is, ω until time t2□.
に応じた回転位置の変化205を示し、時刻t21から
t22までの闇はω1に応じた回転位置の変化を示し、
時刻t23以降は再びω。に応じた回転位置の変化を示
す0時刻t12での回転位置を零としたとき、時刻t2
3での回転位置の変化量θh2(208で示す)は次式
で示すことができる。shows a change 205 in the rotational position according to ω1, and the darkness from time t21 to t22 shows a change 205 in the rotational position according to ω1,
After time t23, ω again. When the rotational position at time t12 indicating the change in rotational position according to is zero, time t2
The amount of change θh2 (indicated by 208) in the rotational position at No. 3 can be expressed by the following equation.
θh2”ω1°(t22−t21)+ωo°(t23−
t22)・・・(2)
(1)式で示すθ5、の時刻をTとした時の値と(2)
式で示すθh2とが等しい時には、(2cl)に示す次
のパルス信号は、時刻t23の位置に発生することにな
る。なぜならば、(2bl)に示すパルス信号209か
ら210までの回転位置の変化量と、(2cl)に示す
パルス信号211から212までの回転位置の変化量と
は共に回転体の1回転に相当する量であり、等しいため
である。θh2”ω1°(t22-t21)+ωo°(t23-
t22)...(2) The value of θ5 shown in equation (1) when the time is T, and (2)
When θh2 shown in the equation is equal, the next pulse signal shown in (2cl) will be generated at the position of time t23. This is because the amount of change in rotational position from pulse signals 209 to 210 shown in (2bl) and the amount of change in rotational position from pulse signals 211 to 212 shown in (2cl) both correspond to one rotation of the rotating body. This is because they are quantities and are equal.
以上のことから、θ (t=T)=θh2として(1)
式と(2)式とを結合すれば、(3)式を得ることがで
きる。From the above, assuming θ (t=T)=θh2, (1)
By combining the equation and the equation (2), the equation (3) can be obtained.
(3)式はω1の値をいくらの値にすればよいかを与え
る式である。例えば、初期のパルス信号の発生時刻t
がT/2であるとし、(t22−t2□)=(t −
t )=T/4とすれば、ω1=3・ω となる。す
なわち、このときにばω1の値を基準速度ω の値の3
倍に設定すればよいことになる。Equation (3) is an equation that gives what value should be set for ω1. For example, the initial pulse signal generation time t
is T/2, and (t22-t2□)=(t-
t )=T/4, then ω1=3·ω. That is, in this case, the value of ω1 is set to 3 of the value of the reference speed ω.
All you have to do is double the setting.
時刻t23における回転速度はω。である、従って時刻
t23以降の回転位置の変化は(2b3 )に示す変化
と同じになる。このことは時刻t23以降のパルス発生
位置が、常に位相制御系の安定位置になることを示す、
すなわち、オーバーランをしないことになる。The rotation speed at time t23 is ω. Therefore, the change in the rotational position after time t23 is the same as the change shown in (2b3). This shows that the pulse generation position after time t23 is always the stable position of the phase control system.
In other words, there will be no overrun.
以上のことから明らかなように、回転速度が略一定にな
ったときのパルス信号の発生位置に応じて、(2c2)
示すような回転速度の変化を与えてやれば1周期後のパ
ルス発生位置は、常に位相制御系の安定位置となり、且
つ、オーバーランをしないことになる。As is clear from the above, depending on the position of the pulse signal when the rotational speed becomes approximately constant, (2c2)
If the rotational speed is changed as shown, the pulse generation position after one cycle will always be a stable position of the phase control system and will not cause overrun.
第2図では、回転速度の変化が瞬時におこるものとして
説明した。しかし、実際の回転速度の変化は時間遅れを
もって応答する。この時間遅れの影響について次に説明
する。In FIG. 2, the explanation has been made assuming that the change in rotational speed occurs instantaneously. However, the actual change in rotational speed responds with a time delay. The influence of this time delay will be explained next.
第3図は、時間遅れをもつ各種の応答波形を示した1賛
める。同図において図(3a)には、回転位相を示すパ
ルス信号を示す0図(3b)の実線は、(2c2 )で
示した回転速度の変化と同じ変化を示した図である。実
際の回転速度の変化は時間遅れを有し、破線301で示
す応答をする。Figure 3 shows various response waveforms with time delays. In FIG. 3A, the solid line in FIG. 3B, which shows a pulse signal indicating the rotational phase, shows the same change in rotational speed as shown in FIG. 2C2. The actual change in rotational speed has a time delay and has a response shown by a broken line 301.
そしてこの時の時間遅れの影響は、302及び303で
示す斜線の面積に現れる。制御系の応答が加速時と減速
時とで等しければ、302と303の面積は等しい。従
って、時間遅れのある応答をする場合でも、瞬時に応答
する場合でも、次のパルス信号が発生するまでの回転位
置の変化量は等しいと言える。すなわち、この場合には
時間遅れの応答を考える必要はない。The influence of the time delay at this time appears in the diagonally shaded areas 302 and 303. If the response of the control system is the same during acceleration and deceleration, the areas of 302 and 303 are equal. Therefore, whether the response is delayed or instantaneous, the amount of change in rotational position until the next pulse signal is generated is the same. That is, in this case, there is no need to consider time-delayed responses.
図(3q)は、回転速度を変化させる時間を長くしたと
きの例である。この時にも次のパルス信号が発生する時
間までに、回転速度がω2からω。Figure (3q) is an example when the time for changing the rotational speed is increased. At this time, the rotation speed changes from ω2 to ω by the time the next pulse signal is generated.
に変化し終えているため、図(3b)で説明したように
過渡時の影響を考える必要はない、またω2の値は、前
述の(3)式で計算すればよい。Since the change has finished, there is no need to consider the influence of the transient period as explained in FIG. 3B, and the value of ω2 can be calculated using the above-mentioned equation (3).
図(3d)は、速度制御系の応答が遅く、且つ、積分フ
ィルタを内蔵しているときの例を示したものである。こ
の時の回転速度の変化は、破線で示すような、はぼ直線
状の変化を示す。そして、回転速度の指令をω3に設定
する時間を、パルス信号の発生する時間t3、とt3□
との時間差T1の半分に設定すれば、回転速度は時刻t
3゜においてω。となるため、オーバーランはしない。Figure (3d) shows an example where the response of the speed control system is slow and an integral filter is built-in. The change in rotational speed at this time shows a nearly linear change as shown by the broken line. Then, the time for setting the rotational speed command to ω3 is the time t3 when the pulse signal is generated, and t3□
If the rotation speed is set to half the time difference T1 between
ω at 3°. Therefore, there will be no overrun.
また、回転位置の変化量は斜線304で示す面積に相当
するため、この面積の値を1回転の回転位置の変化量に
等しくなるように設定すればよい。Further, since the amount of change in the rotational position corresponds to the area indicated by the diagonal line 304, the value of this area may be set to be equal to the amount of change in the rotational position for one rotation.
図(3e)は、回転速度lI!:変化させる時間を、前
記時間差T1の半分よりも短くしたときの例である。こ
の時にもオーバーランはせず、また、面積305の値を
1回転の回転位置の変化量に等しくなるように、ω4の
値を大きく選べばよい。Figure (3e) shows the rotational speed lI! : This is an example when the changing time is shorter than half of the time difference T1. At this time as well, the value of ω4 may be selected to be large so that no overrun occurs and the value of the area 305 is equal to the amount of change in the rotational position in one rotation.
図(3f)は、回転速度を変化させる時間を、前記時間
差T1の半分よりも長くしたときの例である。この時に
は、時刻t32において回転速度がω。Figure (3f) is an example in which the time for changing the rotational speed is longer than half of the time difference T1. At this time, the rotational speed is ω at time t32.
に戻らないため、次のパルス信号が位相制御系の安定位
置に発生しないことになる。すなわち、オーバーランを
することになる。Therefore, the next pulse signal will not be generated at a stable position in the phase control system. In other words, it will overrun.
以上の説明で明らかなように、回転速度を変化させた後
再び回転速度をω に変更した時に、実際の回転速度の
変化が、次のパルス信号の発生時刻までに収束するよう
にすれば、1回転の時間後に回転位相を安定状態に設定
することができ、且つ、オーバーランをさせないように
することができる。そして、回転速度を変化させる時間
は、前記時間差T1の半分の時間か、もしくは半分以下
の時間に設定すれば、速度制御系の応答時間に関係なく
オーバーランをさせないようにすることが↑きる。また
、回転速度を変化させる値は速度系の応答時間が速いと
きには、前記(3)式で求めればよい、逆に速度系の応
答時間が遅いときには、その詳細は省略するも、速度変
化を積分した式を求め、前述と同様の方法で(3)式に
相当する式を求めればよい、さらに、単純な計算式では
求めることのできない過渡虜象を有する制御系において
は、実験によって最適な回転速度の変化量を求めればよ
い。いずれにせよ、ある時刻における回転位相差の量に
応じて回転速度を変調させ、次のパルス信号が発生する
までに、定常状態の回転速度に収束させ、且つ、オーバ
ーランをさせないようにすることは可能である。As is clear from the above explanation, when the rotation speed is changed to ω again after changing the rotation speed, if the change in the actual rotation speed is made to converge by the time when the next pulse signal is generated, then The rotational phase can be set to a stable state after one rotation, and overrun can be prevented. If the time for changing the rotational speed is set to be half or less than half of the time difference T1, overrun can be prevented regardless of the response time of the speed control system. Also, when the response time of the speed system is fast, the value for changing the rotational speed can be found using equation (3) above.On the other hand, when the response time of the speed system is slow, the details are omitted, but the speed change can be calculated by integrating the speed change. In addition, in a control system that has transient effects that cannot be obtained with a simple calculation formula, the optimum rotation can be determined by experiment. All you have to do is find the amount of change in speed. In any case, the rotational speed should be modulated according to the amount of rotational phase difference at a certain time, and the rotational speed should be converged to a steady state by the time the next pulse signal is generated, and overrun should not occur. is possible.
次に本発明の具体実施例について説明する。Next, specific embodiments of the present invention will be described.
第4図は本発明の1実施例を示す図であり、マイクロコ
ンピュータ(以下単にマイコンと称す)部と他のハード
回路とによって構成される。第1図は第4図の各部の波
形及び説明を補足するための図であり、両図において同
じ記号は同じ信号を示す。FIG. 4 is a diagram showing one embodiment of the present invention, which is composed of a microcomputer (hereinafter simply referred to as microcomputer) section and other hardware circuits. FIG. 1 is a diagram to supplement the waveforms and explanation of each part in FIG. 4, and the same symbols in both figures indicate the same signals.
第4図において、端子401にはFC信号が、端子40
2には基準信号(本例では垂直同期信号)が、端子40
3にはH,SW傷信号それぞれ入力される0回路404
.405.406はインプットキャプチャーレジスタ(
以下単にICRと称す)である、各ICR回路は、端子
401〜403の各信号の立ち上がり、もしくは立ち下
がりエツジの時刻で、カウンタ回11407のカウント
値をラッチするラッチ回路である。カウンタ回路407
はクロック408をカウントするフリーのカウンタであ
り、カウンタがオーバーフローすれば、再度最小値から
カウントを開始する。カウント値は、第1図(1d)に
示すような変化をする。第1図において、H,SW傷信
号1b)の立ち下がりエツジにおけるカウント値101
が、第4図にICR8で示す回路406にラッチされる
。また基準信号の1/2の周期の信号(IC)の立ち上
がりエツジにおけるカウント値102が、I CR2で
示す回路405にラッチされる。従って、101で示す
カウント値から102で示すカウント値を減算し%10
3で示す一定の位相基準値をさらに減算すれば、その差
104で示す量が位相ずれ量に応じた時間を示すことに
なる。第4図に示す回路409はタイマ回路であり、H
,SW傷信号立ち下がりエツジでリセットされ、その後
一定時間毎にパルス信号(1a)を発生する。第1図に
示すように、本例ではH,SW信号周期を1/12等分
した時間毎にパルス信号を発生するように、タイマの時
間が設定されているものとする。第4図に示す1ral
、l rq2.1rq3の各信号は、各ICR回路がカ
ウンタ回路の値をラッチした時点に発生されるパルス信
号であり、マイコンへの割り込み信号として用いられる
。タイマ回路409の出力信号1rq4も、同様に割り
込み信号として用いられる0回路410はマイコンであ
り、中央演算処理装置411、ROM412、RAM4
13及び割り込み処理回路414で構゛成される。In FIG. 4, a terminal 401 receives an FC signal, a terminal 40
A reference signal (vertical synchronization signal in this example) is connected to terminal 40.
3 is a 0 circuit 404 to which the H and SW flaw signals are respectively input.
.. 405.406 are input capture registers (
Each ICR circuit (hereinafter simply referred to as ICR) is a latch circuit that latches the count value of the counter circuit 11407 at the rising or falling edge of each signal at the terminals 401 to 403. Counter circuit 407
is a free counter that counts the clock 408, and if the counter overflows, it starts counting again from the minimum value. The count value changes as shown in FIG. 1 (1d). In FIG. 1, the count value 101 at the falling edge of the H, SW flaw signal 1b)
is latched by a circuit 406 shown as ICR8 in FIG. Further, a count value 102 at the rising edge of a signal (IC) having a period of 1/2 of the reference signal is latched in a circuit 405 indicated by ICR2. Therefore, by subtracting the count value shown at 102 from the count value shown at 101, %10
If the constant phase reference value indicated by 3 is further subtracted, the amount indicated by the difference 104 will indicate the time corresponding to the amount of phase shift. A circuit 409 shown in FIG. 4 is a timer circuit, and H
, is reset at the falling edge of the SW flaw signal, and thereafter generates a pulse signal (1a) at regular intervals. As shown in FIG. 1, in this example, it is assumed that the time of the timer is set so that a pulse signal is generated every time when the H and SW signal period is divided into 1/12. 1ral shown in Figure 4
, l rq2.1 rq3 are pulse signals generated when each ICR circuit latches the value of the counter circuit, and are used as interrupt signals to the microcomputer. The output signal 1rq4 of the timer circuit 409 is similarly used as an interrupt signal. The 0 circuit 410 is a microcomputer, and the central processing unit 411, ROM 412, RAM 4
13 and an interrupt processing circuit 414.
マイコンでは、後述するように、各ICR回路にラッチ
された値を用いて速度誤差信号と位相誤差信号とを演算
し、両信号を合成した後でフィルタ処理を行い、その結
果t′D/A変換回路415に供給する。端子416に
出力されるD/A変換後の出力信号は、モータ駆動回路
に供給され、モータの回転速度及び回転位相を制御する
ことになる。As will be described later, the microcontroller calculates the speed error signal and the phase error signal using the values latched in each ICR circuit, synthesizes both signals, and then performs filter processing, and as a result, t'D/A It is supplied to the conversion circuit 415. The D/A converted output signal output to the terminal 416 is supplied to the motor drive circuit to control the rotation speed and rotation phase of the motor.
第1図(1e)には、位相誤差信号出力を示す。FIG. 1(1e) shows the phase error signal output.
(1e)に示す信号は、比例傾斜部107とその他の部
分106及び108とからなる。この信号はH,SW傷
信号b)と位相同期している。位相の基準値103は一
定値であるため、信号(1c)の立ち上がりエツジが第
1図に示す位置にあるときの位相誤差信号は、105で
示す位置のレベルである。信号(1c)が、H,SW傷
信号対して相対的に図示の位置から紙面上で左にずれた
時の位相誤差信号の量は、105で示す位置から同量だ
け紙面上で左にずれた位置における値になる。信号(1
c)が右にずれた時も同様の考え方をすればよい、11
9で示す位置の位相誤差信号が得られるとき、信号(1
c)の立ち上がりエツジは、同図(1a)にt9で示す
時間位置にある。また110で示す位置の位相誤差信号
が得られるとき、信号(1c)の立ち上がりエツジは、
同図(a)にt7で示す時間位置にある。従って、信号
(1c)の立ち上がりエツジが入力された時点、すなわ
ち、第4図に示したl rq2の割り込みが発生したと
きのt、(+=1.2.3、・・・)の値がわがれば、
位相誤差の領域が106,107.108のいずれの領
域であるかを知ることができる0回転体の回転位相と基
準信号との位相のずれが、比例傾斜部107の領域にあ
るときには、104で示す値を位相誤差信号として出力
する0位相ずれが比例傾斜部位外の領域、106及び1
08に位置するときには、同図に示すような階段波信号
のレベルに応じた位相誤差信号を出力する0階段波信号
の各レベル、例えば、111及び112は、1rq4で
示すタイマ割り込み毎にそのレベルが変更される0階段
波信号の各レベルは、既に説明したように、次の回転位
相のパルス信号(ここではH,SW倍信号立ち下がりエ
ツジ)が、位相制御系の安定位置(比例傾斜部の中央位
置)近傍に発生するように選ばれる。The signal shown in (1e) consists of a proportional slope portion 107 and other portions 106 and 108. This signal is phase-synchronized with the H, SW flaw signal b). Since the phase reference value 103 is a constant value, the phase error signal when the rising edge of the signal (1c) is at the position shown in FIG. 1 is at the level shown at 105. The amount of phase error signal when the signal (1c) shifts to the left on the paper from the position shown in the diagram relative to the H and SW scratch signals is the amount of phase error signal that shifts to the left on the paper by the same amount from the position shown at 105. The value will be the value at the position. Signal (1
You can use the same idea when c) shifts to the right, 11
When the phase error signal at the position indicated by 9 is obtained, the signal (1
The rising edge of c) is at the time position indicated by t9 in FIG. 1(1a). Furthermore, when the phase error signal at the position indicated by 110 is obtained, the rising edge of the signal (1c) is
It is at the time position indicated by t7 in FIG. Therefore, the value of t (+=1.2.3,...) at the time when the rising edge of signal (1c) is input, that is, when the lrq2 interrupt shown in FIG. 4 occurs, is If you are selfish,
It is possible to know whether the phase error region is in 106, 107, or 108. When the phase difference between the rotational phase of the rotating body and the reference signal is in the region of the proportional slope section 107, it can be determined in 104. The value shown is output as a phase error signal in the area where the 0 phase shift is outside the proportional slope area, 106 and 1.
Each level of the 0 staircase wave signal, for example, 111 and 112, outputs a phase error signal corresponding to the level of the staircase wave signal as shown in the same figure when it is located at 08, and the level of the 0 staircase wave signal, for example, 111 and 112, is changed at each timer interrupt indicated by 1rq4. As explained above, each level of the 0 staircase wave signal to which is selected so that it occurs near the central position of
第5図は、マイコンで行う信号処理の手順を示した図で
ある。同図において、FG(k)はに番目のFG傷信号
例えば立ち上がりエツジの時刻において、I CRIに
ラッチされたカウント値を示す。FG(k−1)は(k
−1)番目のFG傷信号立ち上がりエツジの時刻、すな
わち、FG(k)よりもFG傷信号1周期前にラッチさ
れた値である。FC(k)とFC(k−1’lの値の差
の値501は、FG傷信号周期に相当する。この値50
1と速度基準値との差をとった値502が、速度誤差信
号である。FIG. 5 is a diagram showing the procedure of signal processing performed by the microcomputer. In the figure, FG(k) indicates the count value latched in I CRI at the time of the second FG flaw signal, for example, the rising edge. FG(k-1) is (k
-1)th FG flaw signal rising edge time, that is, a value latched one cycle before FG(k). The value 501 of the difference between the values of FC(k) and FC(k-1'l) corresponds to the FG flaw signal period.This value 50
A value 502 obtained by taking the difference between 1 and the speed reference value is a speed error signal.
一方、位相誤差信号を得る処理としては、503で示す
H,SW倍信号立ち下がりエツジでラッチしたカウント
値と、504で示す基準信号の1/2周期の信号(1/
2 v、NC)の立ち上がリエッジでラッチしたカウ
ント値との差505を演算し、この505の値から位相
基準値を減じることにより、位相誤差信号506を得る
。ミックス比設定処理507は、速度誤差信号502と
位相誤差信号506とを合成するときのミックス比を設
定する処理であり、第1図(1e)に示す位相誤差出力
の量を決める処理である。ミックス比設定の具体的な処
理はH−SW倍信号立ち下がりエツジによって発生する
割り込みIrq3の処理で行われる。On the other hand, as a process to obtain a phase error signal, the count value latched at the falling edge of the H, SW multiplied signal shown at 503 and the signal (1/2 period) of the reference signal shown at 504 are used.
A phase error signal 506 is obtained by calculating the difference 505 from the count value latched at the rising edge of 2 V, NC) and subtracting the phase reference value from this value 505. The mix ratio setting process 507 is a process for setting a mix ratio when combining the speed error signal 502 and the phase error signal 506, and is a process for determining the amount of phase error output shown in FIG. 1(1e). The specific process of setting the mix ratio is performed by the process of the interrupt Irq3 generated by the falling edge of the H-SW double signal.
速度誤差信号と位相誤差信号との合成信号508は、例
えば、比例積分フィルタ等のディジタルフィルタ処理5
09を経た後、処理510においてD/A変挽回路に出
力される。The composite signal 508 of the speed error signal and the phase error signal is processed by digital filter processing 5 such as a proportional integral filter.
After passing through step 09, the signal is output to the D/A conversion circuit in step 510.
次に、第5図を用いて説明した信号処理を実現するため
の、マイコンによる具体的な処理手順について、第6図
から第10図を用いて説明する。Next, a specific processing procedure by the microcomputer for realizing the signal processing explained using FIG. 5 will be explained using FIGS. 6 to 10.
第6図は、電ij!投入後に起動されるメイン処理のル
ーチンを示すフローチャートである。同図において、処
理601は各RAMの値を零に設定する等の処理を行う
、初期値設定用の処理である。Figure 6 shows the electricity! It is a flowchart which shows the routine of the main process started after input. In the figure, process 601 is an initial value setting process that performs processes such as setting the values of each RAM to zero.
処理602ではH0SW信号のレベルがH1ghレベル
であるか否かを判断し、H1ghレベルでなければ時間
待ちをし、H1ghレベルであれば603で示す処理1
を実行する。また、処理604では、H−SW倍信号レ
ベルがLowレベルであるか否かを判断し、Lowレベ
ルでなければ時間待ちをし、Lowレベルであれば60
5で示す処理2を実行する。処理2を実行した後は再び
処理602を実行する。603及び605で示す処理1
及び処理2は、例えば、システムコントロール回路から
送信されるシリアルデータを解読し、現在のモードが何
であるかなどを判断する処理を行うが、本発明とは直接
間係がないためその詳細な説明は省略する。第6図に示
すメイン処理ルーチンを実行している時、第4図で説明
した1rq1〜1rq4の各割り込み信号が発生すれば
、適宜各側り込み処理を行う。In process 602, it is determined whether the level of the H0SW signal is H1gh level or not. If it is not H1gh level, a time wait is performed, and if it is H1gh level, process 1 shown in 603 is performed.
Execute. In addition, in process 604, it is determined whether the H-SW double signal level is Low level or not, and if it is not Low level, a time wait is performed, and if it is Low level, 60
Processing 2 shown in 5 is executed. After executing process 2, process 602 is executed again. Process 1 indicated by 603 and 605
Processing 2 is, for example, a process of decoding serial data transmitted from the system control circuit and determining the current mode, etc., but since it is not directly related to the present invention, a detailed explanation thereof will be omitted. is omitted. While executing the main processing routine shown in FIG. 6, if each of the interrupt signals 1rq1 to 1rq4 described in FIG. 4 is generated, each side-in processing is performed as appropriate.
なお、以降の各処理において、()で囲んだ記号は各R
AMの名称を示す0例えば、(FGN)の意味は、(F
GN)で示されるFLAMを意味するが、以降の説明で
は、(FGN)で同様の意味を持つものとして説明する
。In addition, in each subsequent process, the symbol enclosed in () represents each R.
0 indicating the name of AM For example, the meaning of (FGN) is (F
(GN) means FLAM, but in the following explanation, (FGN) has the same meaning.
第7図は、1rqlの割り込みが発生したときに実行さ
れる処理であり、速度誤差信号を得るための処理である
。同図において、処理701では1rqlの割り込みが
発生した時点におけるカウンタ回路407のカウント値
を、(FGN)に転送する処理である。処理702では
、FG倍信号1周期前の1rqlの割り込み信号発生時
に(FGO)に格納されたカウント値を、(FGN)の
カウント値から減じ、(WKl)に格納する処理である
。FIG. 7 shows a process executed when an interrupt of 1 rql occurs, and is a process for obtaining a speed error signal. In the figure, process 701 is a process of transferring the count value of the counter circuit 407 at the time when the 1rql interrupt occurs to (FGN). In process 702, the count value stored in (FGO) when the 1rql interrupt signal was generated one period before the FG multiplication signal is subtracted from the count value of (FGN), and the result is stored in (WKl).
処理703では、(WKI)の値から速度基準値を減じ
た値、すなわち、速度誤差信号を(S P D)に格納
する処理である。この処理により、第5図502で示す
値が(SPD)に格納されたことになる。In process 703, a value obtained by subtracting the speed reference value from the value of (WKI), that is, a speed error signal, is stored in (S P D). Through this process, the value shown in FIG. 5 502 is stored in (SPD).
処理704は、次の1rq1の割り込み時の演算に備え
、(FGN)に格納されている現在のカウント値を(F
GO)に格納する処理である。この(FGO)の値は、
次のIrqlの割り込み発生時に、処理702において
用いられる。Processing 704 converts the current count value stored in (FGN) to (FGN) in preparation for calculation at the time of the next 1rq1 interrupt.
GO). The value of this (FGO) is
It is used in process 702 when the next Irql interrupt occurs.
第8図に示す各処理は、I rq2の割り込みが発生し
たときに実行される処理である。同図において処理80
1は(CTV)の値t−1だけ増加させる処理である。Each process shown in FIG. 8 is a process executed when an interrupt of Irq2 occurs. In the figure, processing 80
1 is a process of increasing (CTV) by the value t-1.
(CTV)は入力される基準信号を1/2に分周するた
めに必要なRAMである。処理802では、(CT V
)の値が2よりも小さいが否かを判別し、小さければ1
rq2の処理を終える。大きければ処理803.804
を実行し、処理805において(CT V)の値を零に
し、1rq2の処理を終える。このような処理を行うこ
とによって、処理803.804及び805は、1rq
2の割り込みが発生する2回に1度の割合で実行される
。すなわち、基準信号を1/2に分周したことと同じこ
とになる。処理803は、基準信号を1/2に分周した
周期毎に実行され、この時のカウンタ回路407のカウ
ント値を(VS)に格納する。この(VS)の値は、第
5図で説明した504の値に相当する。処理804は(
CTT)の値を(P T V)に格納する処理である。(CTV) is a RAM required to divide the input reference signal into 1/2. In process 802, (CT V
) is smaller than 2, and if it is smaller, it is set to 1.
Finish processing rq2. If larger, process 803.804
is executed, the value of (CT V) is set to zero in process 805, and the process of 1rq2 is completed. By performing such processing, processing 803, 804 and 805
It is executed once every two interrupts. In other words, this is the same as dividing the reference signal into 1/2. Processing 803 is executed every cycle in which the reference signal is divided into 1/2, and the count value of the counter circuit 407 at this time is stored in (VS). This value of (VS) corresponds to the value 504 explained in FIG. Processing 804 is (
This process stores the value of (CTT) in (PTV).
(CTT)には第1図(1a)に示した1、(+=1.
2.3、・・・)の添字Iの値が格納されている。従っ
て、この(P T V)の値に応じて、第1図(1e)
に示す位相誤差信号を得るべく、速度誤差信号と合成す
る位相誤差信号のミックス比を可変する処理を行えばよ
い、この処理は1rq3の処理で行われる。(CTT) includes 1, (+=1.
2.3,...) is stored. Therefore, depending on the value of (P T V), as shown in Fig. 1 (1e)
In order to obtain the phase error signal shown in , it is sufficient to perform a process of varying the mix ratio of the phase error signal to be combined with the speed error signal, and this process is performed in the process of 1rq3.
第9図に示す各処理は、i rq3の割り込みが発生し
た時に実行される処理であり、本発明を実現するための
主要な処理を示す、処理901では(CTT)の値を1
にセットする。つまり、第1図(1a)に示すt、の値
を、H,SW信号(1b)の立ち下がりエツジのタイミ
ングでtlにリセットする処理である。処理902はこ
の時のカウンタ回路407の出力値を(H5)に格納す
る処理である。処理903は(H5)の値から第8図8
03の処理で説明した(VS)の値を減じ、(WK2
’)に格納する処理である。処理904では、(WK2
)の値から位相基準値を減じた値を(P HE)に格納
する。これらの処理により、(P)(E)には第5図5
06で示した位相誤差信号の値が格納される。処理90
5は、(PTV)の値に応じたミックス比の値をft0
Mテーブルから読み取る処理を行う、ROMテーブルに
は第1図(1e)に示す位相誤差出力を得るために、位
相誤差信号506に重み付を行う値、すなわち、ミック
ス比の値が書き込まれでいる。この値を、(P T V
)の値に応じで取り出し、次の処理906を行う、処理
906は位相誤差信号(PHE)を、ミックス比で除し
て再び(P HE)に格納し、速度誤差信号と合成する
実際の位相誤差信号を作成する処理である。なお、処理
906では、位相誤差信号(PHE)eミックス比で除
した処理を示しであるが、扱う数値によっては、(PH
E )の値にミックス比を乗じてもよいことはいうまで
もない。以上の処理を行うことにより、位相誤差量に応
じて重み付を行った位相誤差信号を作成することができ
る。Each process shown in FIG. 9 is a process executed when an i rq3 interrupt occurs, and in process 901, which represents the main process for realizing the present invention, the value of (CTT) is set to 1.
Set to . That is, the process resets the value of t shown in FIG. 1 (1a) to tl at the timing of the falling edge of the H, SW signal (1b). Process 902 is a process for storing the output value of the counter circuit 407 at this time in (H5). Processing 903 is performed from the value of (H5) in FIG.
Subtract the value of (VS) explained in the process of 03, and (WK2
'). In process 904, (WK2
) The value obtained by subtracting the phase reference value from the value is stored in (PHE). Through these processes, (P) and (E) are shown in Fig. 5.
The value of the phase error signal indicated by 06 is stored. Processing 90
5 is the value of the mix ratio according to the value of (PTV) ft0
A value for weighting the phase error signal 506, that is, a mix ratio value, is written in the ROM table that performs the process of reading from the M table in order to obtain the phase error output shown in FIG. 1 (1e). . This value is (P T V
) and performs the next process 906. Process 906 divides the phase error signal (PHE) by the mix ratio and stores it again in (PHE), and calculates the actual phase to be combined with the speed error signal. This is the process of creating an error signal. Note that the process 906 shows the process of dividing the phase error signal (PHE) by the mix ratio, but depending on the numerical value handled, (PHE
It goes without saying that the value of E) may be multiplied by the mix ratio. By performing the above processing, it is possible to create a phase error signal weighted according to the amount of phase error.
第10図に示す各処理は、i rq4の割込みが発生し
たときに実行される処理である。この処理では、t、で
示す1の値を+1する。処理1002は、1 rqlの
処理703で得た(SPD)i7)値と、l rq3の
処理で得た(PHE)との値を合成する処理、すなわち
速度誤差信号(SPD)と位相誤差信号(PHE)との
各位を合成し、合成値を(SPD)に格納する処理であ
る。処理1003は、制御系として必要なフィルタ部の
演算を行う処理であるが、この演算は本発明の主たる目
的ではないため詳細な説明は省略する。処理1004は
速度誤差信号と位相誤差信号とを合成し、D/A変換回
路に出力する処理である。Each process shown in FIG. 10 is a process executed when an interrupt of irq4 occurs. In this process, the value of 1 indicated by t is incremented by 1. Processing 1002 is a process of synthesizing the (SPD) i7) value obtained in the processing 703 of 1 rql and the value of (PHE) obtained in the processing of l rq3, that is, the speed error signal (SPD) and the phase error signal ( This process combines each part with (PHE) and stores the combined value in (SPD). Processing 1003 is a process of performing calculations for a filter unit necessary for the control system, but since this calculation is not the main purpose of the present invention, detailed explanation will be omitted. Processing 1004 is a process of combining the speed error signal and the phase error signal and outputting the synthesized signal to the D/A conversion circuit.
以上が、本発明の具体実施例についての説明である。The above is a description of specific embodiments of the present invention.
なお、これまでの説明では、回転速度を変調させる方法
として、位相誤差信号の出力を変化させる方法について
説明してきたが、回転速度の基準値を変更して回転速度
の変調を行っても同じ効果が得られることは、第11図
及び第12図での説明より明らかであろう。In addition, in the explanation so far, we have explained a method of changing the output of the phase error signal as a method of modulating the rotation speed, but the same effect can be obtained even if the reference value of the rotation speed is changed and the rotation speed is modulated. It will be clear from the explanation in FIGS. 11 and 12 that the following can be obtained.
また、回転体の速度が略一定になり、その後位相制御系
が安定状態になるまでの期間は、速度制御系の応答周波
数を定常時の応答周波数に比べて高く設定し、第3図(
3b)に示すような速い応答を行わせること台可能であ
る。In addition, during the period from when the speed of the rotating body becomes approximately constant until the phase control system becomes stable, the response frequency of the speed control system is set higher than the response frequency during steady state, as shown in Figure 3 (
It is possible to perform a fast response as shown in 3b).
さらに、これまでの説明では、回転位相を示すパルス信
号の周期を、回転体の1回転に相当するものとして説明
してきたが、回転位相を示すパルス信号は、1回転に複
数個発生するパルス信号を用いても、同様の効果が期待
できることは言うまでもない。Furthermore, in the explanation so far, the period of the pulse signal indicating the rotational phase has been explained as being equivalent to one rotation of the rotating body, but the pulse signal indicating the rotational phase is a pulse signal that occurs multiple times in one rotation. It goes without saying that similar effects can be expected by using .
また、本発明の説明においては、回転速度が略一定の値
になったとき以降の制御方法について詳しく説明したが
、賂一定の回転速度になるまでの位相誤差信号出力とし
ては、例゛えば、安定状態における位相誤差信号出力値
と等しい値に固定しておけばよい。In addition, in the description of the present invention, the control method after the rotation speed reaches a substantially constant value has been explained in detail, but the phase error signal output until the rotation speed reaches a constant value is, for example, It may be fixed to a value equal to the phase error signal output value in a stable state.
発明の効果
以上の説明で明らかなように、本発明によれば、回転速
度が略一定になったときの回転位相を示すパルス信号の
発生位置に応じて、回転速度を変調させることにより、
次の回転位相を示すパルス信号の発生位置を、位相制御
系が安定状態になるパルス信号発生位置に設定すること
ができ、且つ、オーバーランを防ぐことができる。すな
わち、位相制御系の引き込み時間を、回転位相を示すパ
ルス信号の1周期に相当する時間に短縮することができ
る。Effects of the Invention As is clear from the above explanation, according to the present invention, by modulating the rotational speed according to the generation position of a pulse signal indicating the rotational phase when the rotational speed becomes approximately constant,
The generation position of the pulse signal indicating the next rotational phase can be set to the pulse signal generation position where the phase control system is in a stable state, and overrun can be prevented. That is, the pull-in time of the phase control system can be shortened to a time corresponding to one cycle of the pulse signal indicating the rotational phase.
第1図は本発明の一実施例における信号波形図、第2図
は本発明による回転速度の変調方法の考え方を示す説明
図、第3図は本発明を実施したときの、実際の回転速度
の変化を示す説明図、第4図は本発明の一実施例を示す
構成図、第5図は本発明の具体実施例における信号の流
れを示す説明図、第6図はメイン処理ルーチンを示すフ
ローチャート、第7図は速度誤差信号を得るためのフロ
ーチャート、第8図は基準信号の1/2の周期でカウン
ト値を保持する処理手順を示すフローチャート、第9図
は位相誤差信号を得る処理手順を示すフローチャート、
第10図はタイマ割り込み処理時に実行される各処理を
示すフローチャート、第11図は速度誤差信号と位相誤
差信号とをミックスする部分のブロック図、第12図は
第11図を変形したブロック図、第13図は位相制御系
の引き込み時間の考え方を示す説明図、第14図は第1
6図に示す従来の位相比較回路の各部の波形を示す波形
図、第15図は従来の速度及び位相制御回路のシステム
図、第16図は従来の位相比較回路のブロック図である
。
404〜406・・・インプットキャプチャレジスタ、
414・・・割り込み処理回路、SPD・・・速度誤差
信号の値を格納するRAM、CTT・・・タイマ割り込
みの回数を記憶するRAM、PTV・・・基準信号が1
/2周期毎に人力された時点でのタイマ割り込みの値を
記憶するRAM、PHE・・・位相誤差信号の値を格納
するFtAM。
代理人の氏名 弁理士 中尾敏男 はか1名第1図
第2図
第3図
第7図
第8図
嬉 9 図
第10図
第11図
第12図
L J
第13図
第14図Fig. 1 is a signal waveform diagram in one embodiment of the present invention, Fig. 2 is an explanatory diagram showing the concept of the rotation speed modulation method according to the present invention, and Fig. 3 is an actual rotation speed when implementing the present invention. 4 is a block diagram showing an embodiment of the present invention. FIG. 5 is an explanatory diagram showing the flow of signals in a specific embodiment of the present invention. FIG. 6 is a main processing routine. Flowchart, FIG. 7 is a flowchart for obtaining a speed error signal, FIG. 8 is a flowchart showing a processing procedure for holding a count value at 1/2 period of the reference signal, and FIG. 9 is a processing procedure for obtaining a phase error signal. A flowchart showing
FIG. 10 is a flowchart showing each process executed during timer interrupt processing, FIG. 11 is a block diagram of the part that mixes the speed error signal and phase error signal, FIG. 12 is a block diagram that is a modification of FIG. 11, Figure 13 is an explanatory diagram showing the concept of the pull-in time of the phase control system, and Figure 14 is an explanatory diagram showing the concept of the pull-in time of the phase control system.
FIG. 6 is a waveform diagram showing waveforms of various parts of the conventional phase comparator circuit, FIG. 15 is a system diagram of the conventional speed and phase control circuit, and FIG. 16 is a block diagram of the conventional phase comparator circuit. 404-406...input capture register,
414...Interrupt processing circuit, SPD...RAM for storing the value of speed error signal, CTT...RAM for storing the number of timer interrupts, PTV...Reference signal is 1
RAM that stores the value of the timer interrupt at the time of manual input every /2 cycle, PHE...FtAM that stores the value of the phase error signal. Name of agent Patent attorney Toshio Nakao 1 person Figure 1 Figure 2 Figure 3 Figure 7 Figure 8 Figure 9 Figure 10 Figure 11 Figure 12 L J Figure 13 Figure 14
Claims (2)
号で得、前記速度誤差信号と位相誤差信号とを合成した
信号で制御対象を駆動する制御回路において、回転速度
を変調する変調手段を有し、前記変調手段は、位相基準
信号と被制御信号との位相差が一定の位相誤差範囲内に
あるときには、位相誤差信号の量が前記位相差に比例し
て変化するように構成し、前記位相差が一定の位相範囲
外にあるときには、現時点の被制御信号の位相比較タイ
ミングt_pと、次の被制御信号の位相比較タイミング
の時間t_nとの期間において、t_pの時間における
回転速度よりも、加速もしくは減速した回転速度で駆動
する期間と、定常時の回転速度を維持する期間とを設け
、且つ、t_pからt_nに至るまでの時間における回
転位相の変化量が、定常回転時における被制御信号の回
転位相の1周期に相当するように、前記加速もしくは減
速のレベルを設定したことを特徴とする位相制御回路。(1) A control circuit that obtains a speed error signal and a phase error signal as digital signals and drives a controlled object with a signal obtained by combining the speed error signal and the phase error signal, comprising a modulation means for modulating the rotation speed, The modulating means is configured such that when the phase difference between the phase reference signal and the controlled signal is within a certain phase error range, the amount of the phase error signal changes in proportion to the phase difference, and is outside a certain phase range, during the period between the current phase comparison timing t_p of the controlled signal and the time t_n of the next controlled signal phase comparison timing, the rotational speed is accelerated or faster than the rotational speed at time t_p. A period of driving at a reduced rotational speed and a period of maintaining the rotational speed at steady state are provided, and the amount of change in the rotational phase in the time from t_p to t_n is equal to the rotation of the controlled signal during steady rotation. A phase control circuit characterized in that the acceleration or deceleration level is set to correspond to one phase period.
もしくは減速をする時間を、t_pからt_nに至るま
での時間の1/2か、もしくはそれ以下の時間に設定し
たことを特徴とする特許請求の範囲第1項に記載の位相
制御回路。(2) A patent claim characterized in that the time for acceleration or deceleration from t_p to t_n is set to 1/2 of the time from t_p to t_n or less. The phase control circuit according to range 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62064551A JPH0667250B2 (en) | 1987-03-19 | 1987-03-19 | Phase control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62064551A JPH0667250B2 (en) | 1987-03-19 | 1987-03-19 | Phase control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63234889A true JPS63234889A (en) | 1988-09-30 |
JPH0667250B2 JPH0667250B2 (en) | 1994-08-24 |
Family
ID=13261470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62064551A Expired - Lifetime JPH0667250B2 (en) | 1987-03-19 | 1987-03-19 | Phase control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0667250B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0591777A (en) * | 1991-09-25 | 1993-04-09 | Sharp Corp | Pull-in improvement circuit for controlling motor |
JPH05103488A (en) * | 1991-10-07 | 1993-04-23 | Matsushita Electric Ind Co Ltd | Controller for digital servo |
JP2019537918A (en) * | 2016-11-23 | 2019-12-26 | ブラウン ゲーエムベーハー | Shaver motor speed control |
-
1987
- 1987-03-19 JP JP62064551A patent/JPH0667250B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0591777A (en) * | 1991-09-25 | 1993-04-09 | Sharp Corp | Pull-in improvement circuit for controlling motor |
JPH05103488A (en) * | 1991-10-07 | 1993-04-23 | Matsushita Electric Ind Co Ltd | Controller for digital servo |
JP2019537918A (en) * | 2016-11-23 | 2019-12-26 | ブラウン ゲーエムベーハー | Shaver motor speed control |
Also Published As
Publication number | Publication date |
---|---|
JPH0667250B2 (en) | 1994-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940001571B1 (en) | Digital pwm waveform generator | |
US4475105A (en) | System for detecting mechanical movement | |
JPH0454406B2 (en) | ||
US4556885A (en) | System for detecting position or speed | |
US3634838A (en) | Apparatus for digitally representing angular displacement | |
GB1588751A (en) | Method of stabilizing mean-frequency and modulation slope of a phasekeyed oscillator | |
JPS63234889A (en) | Phase controlling circuit | |
JPS63129880A (en) | Phase comparison circuit | |
JPS598104B2 (en) | Bit phase adjustment circuit | |
JPS58198165A (en) | Detecting method for current of pwm converter | |
JPH01136203A (en) | Digital primary holding circuit | |
JP2619016B2 (en) | Digital control device | |
SU1661926A1 (en) | Torque thyratron motor and device for its adjustment | |
JPS58192481A (en) | Speed controller for motor | |
JPH031721A (en) | Clock generator | |
SU1109914A1 (en) | Digital frequency synthesizer | |
JPH0763221B2 (en) | Gate pulse generation method for power converter | |
JP2575633B2 (en) | Multiplexed PWM inverter | |
JPH0775473B2 (en) | PWM inverter pulse number switching device | |
JPS62271517A (en) | N-phase pulse generator | |
JPH0519395B2 (en) | ||
JPS5856101A (en) | Digital servo device | |
JPS62290376A (en) | Speed controller for motor | |
JPH029315B2 (en) | ||
JPH0775474B2 (en) | Sine wave PWM waveform generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |