JPS5812329A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5812329A JPS5812329A JP11176681A JP11176681A JPS5812329A JP S5812329 A JPS5812329 A JP S5812329A JP 11176681 A JP11176681 A JP 11176681A JP 11176681 A JP11176681 A JP 11176681A JP S5812329 A JPS5812329 A JP S5812329A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- photo resist
- absorption layer
- ray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 2
- 150000001875 compounds Chemical class 0.000 abstract description 2
- 239000011733 molybdenum Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000009545 invasion Effects 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 210000003141 lower extremity Anatomy 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明社半導体装置の製造方法の改良に関するものであ
るウ 一般にＮチャンネμ型のＭＯＳ型のＩＣ，Ｌｓ工等の半
導体装置を形成する場合、第１図に示すように１：）！
Ｉのｓ’４ｊコン（Ｓｌ）基板ＩＫ素子間分離用二酸化
シリコン（Ｓｉｎｓ）膜２を所定のパターンに形成する
。その後該基板上にゲート酸化膜となるＳｉｎ、膜８を
熱酸化法で形成した後、その上に化学蒸着（ＣＶＤ）法
によってゲート電極となる燐（Ｐ）等が添加されたポリ
シリコン膜４を形成する。
るウ 一般にＮチャンネμ型のＭＯＳ型のＩＣ，Ｌｓ工等の半
導体装置を形成する場合、第１図に示すように１：）！
Ｉのｓ’４ｊコン（Ｓｌ）基板ＩＫ素子間分離用二酸化
シリコン（Ｓｉｎｓ）膜２を所定のパターンに形成する
。その後該基板上にゲート酸化膜となるＳｉｎ、膜８を
熱酸化法で形成した後、その上に化学蒸着（ＣＶＤ）法
によってゲート電極となる燐（Ｐ）等が添加されたポリ
シリコン膜４を形成する。
その後該基板上にホトレジスト膜を塗布した後、該ホト
レジスト膜を所定のパターンに露光後、更にレジスＦ除
去液にて所定のパターンに形成後核バターニングされた
ホトレジスト膜をマスクとして下部のポＩＪ Ｓｉ膜を
所定のパターンにプラズマエツチング法にてエツチング
して形成する。第２図の４Ａはこのようにして形成され
たゲート電極である。その後肢バターニングされたゲー
ト電極４Ａをマスクとして下部の８１０２膜８を所定の
パターンにスパッタエツチング等を用いて形成してゲー
ト酸化膜８Ａｔ−形成する。その後前記ゲート電極４Ａ
をマスクとしてＰ等を拡散してソース領域６およびドレ
イン領域６を形成する。
レジスト膜を所定のパターンに露光後、更にレジスＦ除
去液にて所定のパターンに形成後核バターニングされた
ホトレジスト膜をマスクとして下部のポＩＪ Ｓｉ膜を
所定のパターンにプラズマエツチング法にてエツチング
して形成する。第２図の４Ａはこのようにして形成され
たゲート電極である。その後肢バターニングされたゲー
ト電極４Ａをマスクとして下部の８１０２膜８を所定の
パターンにスパッタエツチング等を用いて形成してゲー
ト酸化膜８Ａｔ−形成する。その後前記ゲート電極４Ａ
をマスクとしてＰ等を拡散してソース領域６およびドレ
イン領域６を形成する。
ところで前記したホトレジスト膜を所定のパターンに露
光する場合、最近ステップアンドリピート方式が用いら
れている。
光する場合、最近ステップアンドリピート方式が用いら
れている。
この方法は第８図のように基板上のホトレジスト膜に形
成すべきパターンの１０倍に拡大したパターン１１を有
するレチク／ｌ／１１に波長が４８５８オングストロー
ム（１）の単色光の露光用光線の紫外光線のＧ線を矢印
Ａ方向から照射したのち、縮少レンズ１８で紫外光線を
絞って所望の寸法のパターン１４を基板ｌｂ上のホトレ
ジスト膜１６上に露光する方法で、このように紫外光線
の中でも特に波長の長いＧ線を使用するのは、前記縮少
レンズによって色収差が発生するのを防止するためであ
る。
成すべきパターンの１０倍に拡大したパターン１１を有
するレチク／ｌ／１１に波長が４８５８オングストロー
ム（１）の単色光の露光用光線の紫外光線のＧ線を矢印
Ａ方向から照射したのち、縮少レンズ１８で紫外光線を
絞って所望の寸法のパターン１４を基板ｌｂ上のホトレ
ジスト膜１６上に露光する方法で、このように紫外光線
の中でも特に波長の長いＧ線を使用するのは、前記縮少
レンズによって色収差が発生するのを防止するためであ
る。
ところで前述した波長の長いＧ線はホトレジスト膜およ
びポリシリコン膜に吸収され難い性質を有しており、第
４図に示すようにホトレジスト膜ｇｌを通過した露光用
光線ｇｇＡは、ポリシリコン膜２８をも通過して該ポリ
シリコン膜と下部のゲート酸化膜２４との界面で反射し
て反射光２２Ｂとなり前記ポリシリコン膜の表面で反射
した露光用光線２２Ｃと相互に干渉してホトレジスト膜
８１中へ入シこむことになる。
びポリシリコン膜に吸収され難い性質を有しており、第
４図に示すようにホトレジスト膜ｇｌを通過した露光用
光線ｇｇＡは、ポリシリコン膜２８をも通過して該ポリ
シリコン膜と下部のゲート酸化膜２４との界面で反射し
て反射光２２Ｂとなり前記ポリシリコン膜の表面で反射
した露光用光線２２Ｃと相互に干渉してホトレジスト膜
８１中へ入シこむことになる。
この干渉してホトレジスト膜中へ入りこむ露光用光線の
強さはポリシリコン膜の膜厚の変動によって翼なシ、こ
のホトレジスト膜中へ干渉して入シこむ露光用光線が、
ホトレジスト膜中へ入る正規の露出用光線に影響をおよ
ぼし、所定の精度でホトレジスト膜が露光されないとい
った不都合を生じる。
強さはポリシリコン膜の膜厚の変動によって翼なシ、こ
のホトレジスト膜中へ干渉して入シこむ露光用光線が、
ホトレジスト膜中へ入る正規の露出用光線に影響をおよ
ぼし、所定の精度でホトレジスト膜が露光されないとい
った不都合を生じる。
本発明は上述した欠点を除去し、前記ポリシリコン膜を
透過するような露光用光線の量を減少させて前記ポリシ
リコン膜を透過して下部のＳｉｎ。
透過するような露光用光線の量を減少させて前記ポリシ
リコン膜を透過して下部のＳｉｎ。
膜との界面で反射した光がホトレジスト膜中へ入りこむ
のを防ぎ、前記ホトレジスト膜中に入射される正規の露
出用光線に影響をおよぼさないようにし、もって前記ホ
トレジスト膜を所望のパターンに高精度に露光できるよ
うな半導体装置の製造方法の提供を目的とするものであ
る。
のを防ぎ、前記ホトレジスト膜中に入射される正規の露
出用光線に影響をおよぼさないようにし、もって前記ホ
トレジスト膜を所望のパターンに高精度に露光できるよ
うな半導体装置の製造方法の提供を目的とするものであ
る。
かかる目的を達成するための半導体装置の製造方法は、
半導体基板上にポリシリコン膜を形成し、該ポリシリコ
ン膜上にホトレジスト膜を塗布し、該ホトレジスト膜を
所定パターンに露光し九のち、所定パターンに形成し、
前記バターニングせるホトレジスト膜をマスクとして、
前記ポリシリコン膜を所定パターンに形成する工程を含
む半導体装置の製造方法において、前記ポリシリコン膜
上にあらかじめ露光用光線の吸収層を形成する工程を含
むことを特徴とするものである。
半導体基板上にポリシリコン膜を形成し、該ポリシリコ
ン膜上にホトレジスト膜を塗布し、該ホトレジスト膜を
所定パターンに露光し九のち、所定パターンに形成し、
前記バターニングせるホトレジスト膜をマスクとして、
前記ポリシリコン膜を所定パターンに形成する工程を含
む半導体装置の製造方法において、前記ポリシリコン膜
上にあらかじめ露光用光線の吸収層を形成する工程を含
むことを特徴とするものである。
以下図面を用いて本発明の一実施例につき詳細に説明す
る。
る。
第５図は本発明の半導体装置の製造方法の一実施例の工
程を示す断面図である。
程を示す断面図である。
図示するように素子間分離用Ｓｉｎ、膜８１が形成され
た８１基板８２上にはゲート用Ｓｉｎ、膜８３１が基板
の熱酸化によって形成され、更にその上にはゲート電極
となるポリＳ１膜８４がＣＶＤ法によって形成されてい
る。そしてその上部にはモリブデン（Ｍｏ）あるいはＭ
Ｏと８１との化合物のモリブデンシリサイド（ＭｏＳｉ
４ ）の前記露光用光線の吸収層８５が蒸着あるいはス
パッタリング法で形成されこの吸収層の厚さは約１００
人程度とする。
た８１基板８２上にはゲート用Ｓｉｎ、膜８３１が基板
の熱酸化によって形成され、更にその上にはゲート電極
となるポリＳ１膜８４がＣＶＤ法によって形成されてい
る。そしてその上部にはモリブデン（Ｍｏ）あるいはＭ
Ｏと８１との化合物のモリブデンシリサイド（ＭｏＳｉ
４ ）の前記露光用光線の吸収層８５が蒸着あるいはス
パッタリング法で形成されこの吸収層の厚さは約１００
人程度とする。
その後肢基板上にホトレジスト膜を塗布したのち、前述
したステップアンドリピート方式で前記ホトにシスト膜
を所定パターンに形成する。
したステップアンドリピート方式で前記ホトにシスト膜
を所定パターンに形成する。
このようにすれば前述した紫外線の波長の長い露光用光
線のＧ線が、第５図の吸収層８５上のホトレジスト膜（
図示せず）を通過して吸収層８５および下部のポリＳｉ
膜８４を通過し下部のゲート用Ｓ１酸化膜８８との界面
で反射されてホトレジスト膜中へ入りこむのが、前記吸
収層８６で吸収されて後で露光用光線としてホトレジス
ト膜中に正規に入射されるＧ線へ影響をおよほさなくな
り、該ホトレジス）膜が高精度にバターニングされる。
線のＧ線が、第５図の吸収層８５上のホトレジスト膜（
図示せず）を通過して吸収層８５および下部のポリＳｉ
膜８４を通過し下部のゲート用Ｓ１酸化膜８８との界面
で反射されてホトレジスト膜中へ入りこむのが、前記吸
収層８６で吸収されて後で露光用光線としてホトレジス
ト膜中に正規に入射されるＧ線へ影響をおよほさなくな
り、該ホトレジス）膜が高精度にバターニングされる。
また前記した吸収層８５を形成することでポリＳ１膜８
４の表面から反射してホトレジスト膜中へ入りこむ露出
用光線も減少し前記ホトレジスト膜が高精度にバターニ
ングされる。
４の表面から反射してホトレジスト膜中へ入りこむ露出
用光線も減少し前記ホトレジスト膜が高精度にバターニ
ングされる。
以上の実施例においてはＭＯ８型半導体装置に例を用い
て述べたが、その他パイボーフ型半導体装置に適用でき
ることも勿論である。
て述べたが、その他パイボーフ型半導体装置に適用でき
ることも勿論である。
第１図および第２図は従来の半導体装置の製造方法の工
程を示す断面図、第８図および第４図は露光方法を説明
するための図、第５図は本発明の半導体装置の製造方法
の工程を示す断面図である。 図において１，１５，３１２は８１基板、２，８１は素
子間分離用Ｓｉｎ、膜、８，８Ａ、２４．８！３はゲー
ト酸化膜、４．２８．８４はポリＳｉ膜、４ＡはポリＳ
１ゲート電極、５はソース領域、６はドレイン領域、１
１．１４はパターン、１２はレチク／Ｌ’、１８は縮少
レンズ、１６．２１はホトレジスト膜、２２Ａは入射光
、２２Ｂ、２Ｂ’Ｃ社反射光、３５は吸収層、Ａは露出
光の方向を示す矢印である。 第１閏 竿２［・１ Ａ 第３図 第４ｍ ７Ｂ 第５図 基
程を示す断面図、第８図および第４図は露光方法を説明
するための図、第５図は本発明の半導体装置の製造方法
の工程を示す断面図である。 図において１，１５，３１２は８１基板、２，８１は素
子間分離用Ｓｉｎ、膜、８，８Ａ、２４．８！３はゲー
ト酸化膜、４．２８．８４はポリＳｉ膜、４ＡはポリＳ
１ゲート電極、５はソース領域、６はドレイン領域、１
１．１４はパターン、１２はレチク／Ｌ’、１８は縮少
レンズ、１６．２１はホトレジスト膜、２２Ａは入射光
、２２Ｂ、２Ｂ’Ｃ社反射光、３５は吸収層、Ａは露出
光の方向を示す矢印である。 第１閏 竿２［・１ Ａ 第３図 第４ｍ ７Ｂ 第５図 基
Claims (1)
- 半導体基板上にポリシリコン膜を形成し、該ポリシリコ
ン膜上にホトレジスを膜を塗布し、該ホトレジスト膜を
所定パターンに露光したのち、所定パターンに形成し、
前記パターニングせるホトレジスト膜をマスクとして、
前記ポリシリコン膜を所定パターンに形成する工程を含
む半導体装置の製造方法において、前記ポリシリコン膜
上にあらかじめ露光用光線の吸収層を形成する工程を含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11176681A JPS5812329A (ja) | 1981-07-16 | 1981-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11176681A JPS5812329A (ja) | 1981-07-16 | 1981-07-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5812329A true JPS5812329A (ja) | 1983-01-24 |
Family
ID=14569635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11176681A Pending JPS5812329A (ja) | 1981-07-16 | 1981-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812329A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02117103A (ja) * | 1988-10-27 | 1990-05-01 | Tokin Corp | 耐酸化性に優れた希土類永久磁石及びその製造方法 |
| JPH04233719A (ja) * | 1990-08-06 | 1992-08-21 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
-
1981
- 1981-07-16 JP JP11176681A patent/JPS5812329A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02117103A (ja) * | 1988-10-27 | 1990-05-01 | Tokin Corp | 耐酸化性に優れた希土類永久磁石及びその製造方法 |
| JPH04233719A (ja) * | 1990-08-06 | 1992-08-21 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
| JPH0775221B2 (ja) * | 1990-08-06 | 1995-08-09 | エイ・ティ・アンド・ティ・コーポレーション | 半導体集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4053263B2 (ja) | 半導体装置の製造方法 | |
| JP3749083B2 (ja) | 電子装置の製造方法 | |
| JP3914386B2 (ja) | フォトマスク、その製造方法、パターン形成方法および半導体装置の製造方法 | |
| JP3355239B2 (ja) | パターンの形成方法 | |
| US8178289B2 (en) | System and method for photolithography in semiconductor manufacturing | |
| US20060292459A1 (en) | EUV reflection mask and method for producing it | |
| US7588867B2 (en) | Reflection mask, use of the reflection mask and method for fabricating the reflection mask | |
| JP2004004299A (ja) | 電子装置の製造方法 | |
| JPS5812329A (ja) | 半導体装置の製造方法 | |
| JPH10150027A (ja) | 半導体装置の微細レジストパターンの形成方法 | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| JPS5812328A (ja) | 半導体装置の製造方法 | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| US6548384B2 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
| JP2993003B2 (ja) | パターン形成方法 | |
| JP3308021B2 (ja) | 位相シフトフォトマスクブランク及び位相シフトフォトマスク | |
| JP2002252154A (ja) | レジストパターン形成方法 | |
| KR20020000351A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP3739263B2 (ja) | ハーフトーン位相シフトマスク | |
| JP2000182923A (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| KR100284026B1 (ko) | 실릴레이션을이용한미세패턴형성방법 | |
| JP2002214756A (ja) | ホトマスクおよびその検査方法 | |
| JP2001324795A (ja) | ホトマスクおよび半導体集積回路の製造方法 | |
| JPH0915830A (ja) | ホトマスク及びその製造方法並びにそれを用いた半導体装置の製造方法 | |
| JPH07130645A (ja) | Ｘ線露光用マスク及びそれを用いたｘ線露光装置 |