JPS5811736B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS5811736B2 JPS5811736B2 JP49119025A JP11902574A JPS5811736B2 JP S5811736 B2 JPS5811736 B2 JP S5811736B2 JP 49119025 A JP49119025 A JP 49119025A JP 11902574 A JP11902574 A JP 11902574A JP S5811736 B2 JPS5811736 B2 JP S5811736B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- island
- semiconductor
- hole
- souchi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置用基体への半導体素子の取付は構造
に関するものである。
に関するものである。
従来の半導体装置用基体への半導体素子の取付は構造を
樹脂封止型半導体装置用リードフレームを用いる場合に
ついて説明する。
樹脂封止型半導体装置用リードフレームを用いる場合に
ついて説明する。
まずコバールのような金属材料で構成されているリード
フレームの半導体素子を載置する部分（以下アイランド
と称する）にＡｕメッキを施しておく。
フレームの半導体素子を載置する部分（以下アイランド
と称する）にＡｕメッキを施しておく。
このリードフレームなＡｕ−Ｓｉ合金片が溶融可能な温
度（約３８０℃以上）まで上げ、ＡｕＳｉ合金片をのせ
たアイランドに半導体素子を持って来て前後左右にこす
る（以下スクラブすると称する）と、半導体素子材料で
あるＳｉとＡｕ−Ｓｉ合金片とＡｕメッキ部分とで合金
化反応が起る。
度（約３８０℃以上）まで上げ、ＡｕＳｉ合金片をのせ
たアイランドに半導体素子を持って来て前後左右にこす
る（以下スクラブすると称する）と、半導体素子材料で
あるＳｉとＡｕ−Ｓｉ合金片とＡｕメッキ部分とで合金
化反応が起る。
その結果半導体素子はアイランドに強固に接着すること
ができる。
ができる。
Ａｕ−Ｓｉ合金片を用いず直接コバール上に施したＡｕ
メッキ上で半導体素子をスクラブしてもＡｕ−Ｓｉ合金
化反応は起υ、上記と同様の結果となる。
メッキ上で半導体素子をスクラブしてもＡｕ−Ｓｉ合金
化反応は起υ、上記と同様の結果となる。
以上のＡｕ−Ｓｉ合金化反応を用いた接着方法は基体が
セラミック材料や金属材料で構成されている気密封止型
半導体装置の製造においても有効であシ、広く一般に行
なわれている。
セラミック材料や金属材料で構成されている気密封止型
半導体装置の製造においても有効であシ、広く一般に行
なわれている。
樹脂封止型半導体装置は広く民需用に大量生産されてい
るが、使用する樹脂材料の価格がセラミック材料のそれ
よシも安価であるため、半導体装置組立工程忙おける経
費は製品の原価構成に大きな部分を占める。
るが、使用する樹脂材料の価格がセラミック材料のそれ
よシも安価であるため、半導体装置組立工程忙おける経
費は製品の原価構成に大きな部分を占める。
当然組立工程の自動化、省力化が要求される。
接着作業工程も自動化が要求されるのであるが、この工
程の自動化は単にこの工程ばかシでなく後工程である金
属細線を用いた接続工程（ワイヤボンディング工程）の
生産性に大きく影響するのである。
程の自動化は単にこの工程ばかシでなく後工程である金
属細線を用いた接続工程（ワイヤボンディング工程）の
生産性に大きく影響するのである。
すなわち接着工程での半導体素子の取付は位置が一定と
なシにくいため、後工程のワイヤボンデング工程におけ
る半導体素子の電極とリードフレーム先端部分との位置
合せに時間がかかシ、ワイヤボンデング工程の生産性を
少なからず低いものとしてきた。
なシにくいため、後工程のワイヤボンデング工程におけ
る半導体素子の電極とリードフレーム先端部分との位置
合せに時間がかかシ、ワイヤボンデング工程の生産性を
少なからず低いものとしてきた。
この傾向はワイヤボンデング作業を自動機械を用いて行
った時には、よシ一層顕著になシ機械の能力を十分に生
かしきれないのが現状である。
った時には、よシ一層顕著になシ機械の能力を十分に生
かしきれないのが現状である。
一方基体がセラミック材料で構成されている気密封止型
半導体装置においては次のことが言える。
半導体装置においては次のことが言える。
半導体素子載置部分空間の気密保持のため封止にはシー
ル幅として一定値以上の幅を必要とする。
ル幅として一定値以上の幅を必要とする。
しかるに半導体素子の方はその機能の増大にともないそ
の規模が大きくなる傾向にあシ、よシ大きなアイランド
が要求されている。
の規模が大きくなる傾向にあシ、よシ大きなアイランド
が要求されている。
通常スクラブする時に半導体素子をピンセットその他の
治具でつまむため、良好な接着性を得るためには、半導
体素子とアイランドとには少くとも前後ないし左右に１
．０ｍｍ、等分して０．５ｍｍ以上の隙間を必要とする
。
治具でつまむため、良好な接着性を得るためには、半導
体素子とアイランドとには少くとも前後ないし左右に１
．０ｍｍ、等分して０．５ｍｍ以上の隙間を必要とする
。
半導体素子の中には上記の隙間もとれない程大きなもの
もあシ、十分なスクラブ作業ができない。
もあシ、十分なスクラブ作業ができない。
その結集合金化反応が十分に進まなければ半導体素子は
僅かの外力によってアイランドから剥離してしまう。
僅かの外力によってアイランドから剥離してしまう。
また合金化反応が不均一に進めば不均一な熱応力の発生
を促し、半導体素子に亀裂を生じさせてしまうという不
良を多発させるに至っている。
を促し、半導体素子に亀裂を生じさせてしまうという不
良を多発させるに至っている。
本発明は上記欠点を除去した改良された基体への半導体
素子の取付は構造を提供するものである。
素子の取付は構造を提供するものである。
かかる目的を達成するだめの本発明の要旨は、アイラン
ドに貫通孔を設け、この貫通孔に半導体素子の側壁の少
くとも一部が挿入接着されて半導体素子を基体に固着す
ることにある。
ドに貫通孔を設け、この貫通孔に半導体素子の側壁の少
くとも一部が挿入接着されて半導体素子を基体に固着す
ることにある。
本発明によれば貫通孔と半導体素子との隙間を。
０．５ｍｇ以内としているため、接着工程におけるアイ
ランド内での半導体素子取付は位置を一定に保つことが
できる。
ランド内での半導体素子取付は位置を一定に保つことが
できる。
このため現在広く行なわれているワイヤボンディング工
程での位置合せ時間を短縮することができる。
程での位置合せ時間を短縮することができる。
この時間短縮の効果は自動機械を用いた場合に著しい。
一つのアイランド上に２つ以上の半導体素子を設けた半
導体装置の組立においても、半導体素子相互間の位置を
一定に保つことができるため、組立の確実なことと合わ
せて組立の自由化を容易にすることができる。
導体装置の組立においても、半導体素子相互間の位置を
一定に保つことができるため、組立の確実なことと合わ
せて組立の自由化を容易にすることができる。
以下に本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は樹脂封止型半導体装置に適用した本発明の第１
の実施例を示す。
の実施例を示す。
コバールで構成されているベースリボンのアイランド１
には貫通孔があり、この貫通孔の側壁部を含むアイラン
ド部分はＡｕメッキが施されている。
には貫通孔があり、この貫通孔の側壁部を含むアイラン
ド部分はＡｕメッキが施されている。
ベースリボンは表面処理したステンレス鋼板（図示せず
）で支持し、半導体素子を貫通孔に挿入する。
）で支持し、半導体素子を貫通孔に挿入する。
さらに貫通孔と半導体素子との隙間にＡｕ−８ｉ共晶コ
ウ材を帯状にして挿入した後、上記ステンレス鋼板とと
ヒータブロック上にのせる。
ウ材を帯状にして挿入した後、上記ステンレス鋼板とと
ヒータブロック上にのせる。
ヒータプロツはＡｕ−８ｉ共晶ロウ材３が溶融する温度
（約３８０’Ｃ以上）にすると、半導体素子とアイラン
ドとはＡｕ−Ｓｉ合金化反応を起こして接着する。
（約３８０’Ｃ以上）にすると、半導体素子とアイラン
ドとはＡｕ−Ｓｉ合金化反応を起こして接着する。
合金化反応が起きにくい場合には、微小振幅の機械振動
をリードフレームないしアイランドに加えるとよい。
をリードフレームないしアイランドに加えるとよい。
ベースリボンをのせたステンレス鋼板なヒータブロック
からおろせば、Ａｕ−８ｉ共晶ロウ材は凝固し接着は完
了する。
からおろせば、Ａｕ−８ｉ共晶ロウ材は凝固し接着は完
了する。
半動体素子の能動域を含む面は、この面上に接着材３が
流れ込まないように、アイランド表面よシ低くないこと
が望ましい。
流れ込まないように、アイランド表面よシ低くないこと
が望ましい。
第２図にはその素子を示すためにアイランド部分の切断
面を示す。
面を示す。
使用する接着材としては上記のＡｕＳｉ共晶ロウ材の他
にＡｃ−８ｕロウ材、熱硬化性樹脂たとえばエポキシ樹
脂にＡｕ。
にＡｃ−８ｕロウ材、熱硬化性樹脂たとえばエポキシ樹
脂にＡｕ。
Ａｇ等の粉末を含有させた接着材を用いることができる
。
。
また接着工程における加熱の手段として、従来からのヒ
ータブロック等による加熱方法以外にも、たとえばレー
ザ光線のような強力な熱線をアイランドの貫通孔の側壁
部と半導体素子との隙間にある接着材３に照射すること
によっても加熱することができる。
ータブロック等による加熱方法以外にも、たとえばレー
ザ光線のような強力な熱線をアイランドの貫通孔の側壁
部と半導体素子との隙間にある接着材３に照射すること
によっても加熱することができる。
第２図では基体下方または上方からレーザ光線４を照射
する様子を示す。
する様子を示す。
レーザ光線４による加熱は局部的であるため、半導体素
子の機能を損うことなく接着を行うことができる。
子の機能を損うことなく接着を行うことができる。
以上のような組立方法を用いれば半導体素子に亀裂を生
じさせたり、また半導体素子がアイランドから僅かな外
力によって剥離するという不良が防げるばかりでなく、
アイランドに０．５ｍｍ以内の隙間を残しただけの規模
の半導体素子を載置することができる。
じさせたり、また半導体素子がアイランドから僅かな外
力によって剥離するという不良が防げるばかりでなく、
アイランドに０．５ｍｍ以内の隙間を残しただけの規模
の半導体素子を載置することができる。
第３図は１つのアイランドに２つ以上の半導体素子を設
けた半導体装置に適用した本発明の第２の実施例を示す
。
けた半導体装置に適用した本発明の第２の実施例を示す
。
以上に第１．第２の実施例を挙げて説明してきたが上記
実施例は本発明の実施例の一部にすぎず、本発明の請求
範囲を制限するものではないことは当然である。
実施例は本発明の実施例の一部にすぎず、本発明の請求
範囲を制限するものではないことは当然である。
図面はすべて本発明の実施例を示すもので、第１図は第
１の実施例の要部斜視図、第２図は第１図の切断正面図
、第３図は第２の実施例の要部斜視図を示す。 なお図面において、１は基体アイランド、２は半導体素
子、３は接着材、４はレーザ光線である。
１の実施例の要部斜視図、第２図は第１図の切断正面図
、第３図は第２の実施例の要部斜視図を示す。 なお図面において、１は基体アイランド、２は半導体素
子、３は接着材、４はレーザ光線である。
Claims (1)
- １ ベースリボンのアイランドに貫通孔が設けられてお
シ、該貫通孔内に半導体素子が挿入され、該半導体素子
の能動域を含まない面は該ベースリボンの一方の面とほ
ぼ一致しておシ、該半導体素子の能動域を含む面は該ベ
ースリボンの他方の面よシ突出しておシ、かつ該貫通孔
の側壁と該半導体素子の側壁との間の０．５ｔｙ以下に
設けられた間隙に接着材を設けることによって該半導体
素子を該ベースリボンに固着していることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49119025A JPS5811736B2 (ja) | 1974-10-15 | 1974-10-15 | ハンドウタイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49119025A JPS5811736B2 (ja) | 1974-10-15 | 1974-10-15 | ハンドウタイソウチ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57070139A Division JPS606090B2 (ja) | 1982-04-26 | 1982-04-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5144871A JPS5144871A (ja) | 1976-04-16 |
| JPS5811736B2 true JPS5811736B2 (ja) | 1983-03-04 |
Family
ID=14751110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49119025A Expired JPS5811736B2 (ja) | 1974-10-15 | 1974-10-15 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5811736B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776848A (en) * | 1980-10-30 | 1982-05-14 | Seiko Epson Corp | Mounting method for integrated circuit chip |
| JPS606090B2 (ja) * | 1982-04-26 | 1985-02-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS5982746A (ja) * | 1982-11-04 | 1984-05-12 | Toshiba Corp | 半導体装置の電極配線方法 |
| JPS59141292A (ja) * | 1983-02-01 | 1984-08-13 | イビデン株式会社 | プリント配線用積層板の製造方法 |
| US4528216A (en) * | 1983-02-24 | 1985-07-09 | Oki Electric Industry Co., Ltd. | Process for forming heat-resistant resin films of polyimide and organosilicic reactants |
| EP1762752A4 (en) | 2004-06-22 | 2011-08-03 | Nobuyoshi Sugitani | GEAR MECHANISM, PLANETARY WHEEL DEVICE, ROTARY BEARING DEVICE, AND MAGIC PLANETARY WHEEL SPEED REDUCER |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918590U (ja) * | 1972-05-19 | 1974-02-16 |
-
1974
- 1974-10-15 JP JP49119025A patent/JPS5811736B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918590U (ja) * | 1972-05-19 | 1974-02-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5144871A (ja) | 1976-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02155256A (ja) | 半導体装置 | |
| JPS5811736B2 (ja) | ハンドウタイソウチ | |
| EP0090566A2 (en) | Semiconductor device package | |
| JPH06204371A (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| JPH01241828A (ja) | 半導体パッケージ | |
| JPS62241355A (ja) | 半導体装置 | |
| JPS6123348A (ja) | 樹脂封止型半導体装置 | |
| JPH03149865A (ja) | リードフレーム | |
| JPS606090B2 (ja) | 半導体装置の製造方法 | |
| JPS62203358A (ja) | 半導体装置用リ−ドフレ−ム | |
| KR940000746B1 (ko) | 반도체장치의 칩 본딩방법 | |
| JP3404735B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置製造用リードフレーム組立体の製造方法 | |
| JPH1012797A (ja) | リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS6393119A (ja) | 半導体装置の製造方法 | |
| JPS635234Y2 (ja) | ||
| JPH03183157A (ja) | 高放熱型半導体装置 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH10256447A (ja) | 半導体装置製造用リードフレーム及び半導体装置製造用リードフレーム組立体の製造方法 | |
| JP2000124384A (ja) | 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法 | |
| JPH04184942A (ja) | 半導体装置用パッケージ | |
| JPS5823941B2 (ja) | 半導体パッケ−ジの製造方法 | |
| JPH0483370A (ja) | 半導体装置およびその製造方法 | |
| JPH0855926A (ja) | 集積回路パッケージおよびその実装方法 | |
| JPH09129783A (ja) | 樹脂封止型半導体装置およびその製造方法 |