JPS58116817A - Ｔｔｌ−ｃｍｏｓ入力バツフア - Google Patents

Ｔｔｌ−ｃｍｏｓ入力バツフア

Info

Publication number
JPS58116817A
JPS58116817A JP57223643A JP22364382A JPS58116817A JP S58116817 A JPS58116817 A JP S58116817A JP 57223643 A JP57223643 A JP 57223643A JP 22364382 A JP22364382 A JP 22364382A JP S58116817 A JPS58116817 A JP S58116817A
Authority
JP
Japan
Prior art keywords
transistor
voltage
reference voltage
ttl
current electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57223643A
Other languages
English (en)
Inventor
グレン・エリツク・ノウフア−
ウイリアム・ジエイムズ・ドナヒユ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS58116817A publication Critical patent/JPS58116817A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は入力バッ７アに関し、４ＩＫレベルシフ）　Ｔ
ＴＬを０ＭＯ８に入力することができるクラパワーな入
力バッ７アに関するものである。
従来技術と問題点 コンプリメンタリ・メタル・オキサイド・セ建コンダク
タ（０ＭＯ８）技術においては、正電源端子と負電源端
子との関に％Ｐチャンネル絶縁ゲート電界効果トランジ
スタ（ＩＧＦＪＣＴ）をＮチャンネルＩＧＦＥＴと直列
に接続し、スタティック状１１において二つのトランジ
スタの一つが常にオフになるようにして、′スタティッ
ク状態において両電源端子間を電流が流れないようＫし
ている。完全なＴ−ＴＬレンジを越えてもＰチャンネル
ＩＧＦＩＴとＮチャンネルＩＱＦＫＴの一つがオフする
トランジスタ・トランジスタ・ロジック（ＴＴＬ）出力
を見つけることは、消費電力を最小にする為ＫＭ筐れる
。電力を保存することは、０ＭＯ８を使用する典童的な
理由である。ＴＴＬ出カは論理＠１”に対して２．０ボ
ルトと同程度ＫＩＪ）得るので、ＮチャンネルエＧＦ−
ＩＣＴが確実にオンしているのと同時にＰチャンネルＩ
ＧＦＩＴｅ１１Ｎにオフさせることは困難である。
ＮチャンネルトランジスタとＰチャンネルトランジスタ
のうち一つをオフするような方法でインタフェースされ
た異なる論理レベルで働く複数のＣＭＯＩＩ　１回路が
ある。この場合、一つの論理回路セットは、他の論理回
路セットよシ低い電源電圧で働會、且つ他の論理回路に
インターフェースする出力を供給しなければならない。
一対のインバータが一対のクロス接続増幅器に接続され
たものがある。一対のインバータは、低い電源電圧で働
き、高い電源電圧で働く一対のクロス接続増幅器に接続
される出力を与える。各論理回路セットが、レール・ト
ウ・レールの、即ち正電源電圧か或はこれに非常に近い
電圧で供給される論理＠１”と、負電源電圧か或はこれ
に非常に近い電圧で供給される論理＠″Ｏ”の信号を供
給することが、動作の重要なことである。
しかしながら、ＴＴＬ回路においては、そのような場合
はない。ＴＴＬ論理”１＃は、５ボルト電源でも２．０
ボルトと同程度に低くなシ得るから、ＴＴＬ論理回路は
、低電源なＣＭＯ８回路セットと全く類似していない。
発明の目的 本発明の目的は、改良したＴＴＬ　−ＣＭＯ８人カバツ
カバッファすることにある。
本発明の他の目的は、少ない電力で使用し得るＴＴＬ−
ＣＭＯ８人カバツカバッファすることにある。
本発明の更に別の目的は、バッファの入力に受けたＴＴ
Ｌ信号の電圧レベルと調和するため、ＣＭＯＳレベルシ
フト回路の一対のインバータに電圧を供給する基準電圧
発生器を使用したＴＴＬ−ＣＭＯ８入力バツファを提供
することにある。
上述した及び他の目的や本発明の利点は、ＴＴＬ信号が
ＴＴＬ供給電圧とＴＴＬ基準電圧との間にあるとき、第
１論理状態において出力信号を発するＴ−ＴＬ−ＣＭＯ
８人カバツカバッファて達成される。入力バッファは、
ＴＴＬ信号を受ける制御電極と基準電圧につながれた第
１電流電極と第１出力を供給する第２電流電極とを有し
特徴ある閾値電圧を有する第１導電形の第１トランジス
タ、第１導電形の第１トランジスタの制御電極につなが
れた制御電極と第１電源端子につながれた第１電流電極
と第１導電形の第１トランジスタの第２電極につながれ
た第２電流電極とを有する第２導電形の第２トランジス
タ、第２電源端子と第１電源端子に接続され、ＴＴＬ基
準電圧から第１導電形の第１トランジスタの閾値電圧を
差し引いた電圧より第１電源電圧に近くない電圧の０Ｍ
Ｏ８基準電圧を供給する基準電圧発生手段を有している
。
発明の実施例 第１図に、抵抗１２　、１４とトランジスタ１６　、１
８から成る従来の基準電圧発生器１０を示す。第１図に
示した従来技術と第２図に示す好ましい実施例とは共に
、閾値電圧０．４〜０．８ボルトの特性を有するエンハ
ンスメント形ＯＮチャネル絶縁電界効果トランジスタを
使用したものが描かれている。第３図の回路は、閾値電
圧−０，４〜−０，８ボルトの特性ｔＶするエンハンス
メント形のＰチャネル絶縁ゲート電界効果トランジスタ
を含んでいる。
抵抗νの第１端子は正電源端子ｖＤＤＫ！［＋続され、
その第２端子は接続点加につながれている。抵抗１４は
第１及び第２端子を有し、第１端子は接続点加につなが
れる。Ｎチャネルトランジスタ１６は抵抗１４の第２端
子につながれたゲート及びドレインと、グラウンドで示
す負電源端子につながれたソースを有する。Ｎチャネル
トランジスタ１８は、接続点加につながれた制御電極と
、正電源端子ｖＤＤに接続されたドレインと、基準電圧
発生器１０の出力を供給するソースとを備えている。そ
の出力は基準電圧ｖＲ１である。
抵抗ν、１４は、基準抵抗分局器として働く。トランジ
スタ１６は、閾値電圧分の降下を与えるように、抵抗１
２　、１４と直列にダイオード接続されている。トラン
ジスタ１６は、実質的に閾値電圧分の電圧降下が為され
るように、サイズ比（チャネル長に対するチャネル幅の
比）が通常の手段によシ選定されている。従って、接続
点美の電圧ｖ震・は、正電源端子電圧と負電源端子電圧
との差電圧、この場合ｖＤＤの関数で表わされ、抵抗Ｕ
の抵抗値をＲ１嵩、抵抗１４の抵抗値ｋＲ１ａ、トラン
ジスタ１６の閾値電圧ｔｖＴｔｓとすると、次式に示す
ものとなる。
トランジスタ１８は、ソースフォロア接続されている。
トランジスタ１８のサイズ比は、基準電圧′ｖＲ１が次
式に示すように、電圧Ｖ、・よシトランジスタ１８の閾
値電圧ｖＴｌ＠だけ低くなるように通常の手段により選
定されている。
■Ｒ８＝ｖ２゜−ｖＴｌ、　　　　　　　　　　曲中・
・・・・・・・（２）トランジスタ１６　、１８の閾値
電圧は、トランジスタ１８のソースが接地されていれば
同じになるであろうが、トランジスタ１８のソースは正
電圧、特に基準電圧Ｖ□なので、閾値電圧ｖＴ　１　＠
は人体効果（ｂｏｄ７・ｆｆ＠ｃｔ）電圧によって閾値
電圧ｖＴ１ｓ以上に増大し、次式で表わすことができる
。
ｖＴＩＳ　＝ｖＴ１１　”　ＶＢ□　　　　　　　　　
・・・・・・・・・・・・・・・（３）この式ｔ−（２
）式の閾値電圧”ｒｔｓに代入すると次式を得る。
Ｖ□＝　Ｖ、。−ｖＴＩＳ−■１１１　　　　　・・・
・・・・・・・・・・・・（４）そして、（４）式に（
１）式の電圧Ｖ、・の式を代入すると次式を得る。
−ｖＢｌ・・・・・・・・・（Ｓン 整理すると次のようになる。
（６）式は、基準電圧ｖＲ１は、与えられたｖＤＤと人
体効果電圧ｖ、１に対して抵抗値Ｒ１！、Ｒ１４を選ぶ
ことで選択で亀ることを示している。人体効果電圧ｖｍ
ｔＩは比較的小さく、反復可能な揚幅は基準電圧Ｖ□の
関数である。ダイオード接続され喪トランジスタ１６は
、閾値電圧ｖＴ１．の経年変化を補償する。
同様の目的で、抵抗ν、１４と直列に追加のダイオード
接続トランジスタを設けることかでｉる。基準電圧出力
は、接続点園で与えることもできるが、トランジスタ１
８が出力インピーダンスを減するために電圧基準発生器
１０の出力を供給する丸め使用されている。消費電力を
少なくする為に抵抗値Ｒ１１゜Ｒ１，は大きな値が選ば
れる。
基準電圧発生器１０は、ｖＤＤが一定に保持される隈シ
、ロウ出力インビーダンスな基準電圧ｖＲ１ｔ供給する
簡単で比較的精度が良い電源回路である。
しかし、縞（＠式に示すように基準電圧ｖ１１はｖＤＤ
に比例する。
基準電圧発生器１０の利点を有し且つ電源電圧の変動を
補償するよう改善した基準電圧発生器２２を菖２図に示
す。基準電圧発生器ｎは、抵抗２４．Ｎチャネルトラン
ジスタ２６，２８，２９から成る。抵抗あの第１端子は
正電源端子ｖＤＤに接続され、第２端子社接続点諺につ
ながれる。トランジスタ拠は、抵抗腕のＨｇ端子に接続
されたドレインと％　ＶＤＤＫｍ続されたゲートと、ソ
ースとを有する。トランジスタ四は、トランジスタ昂の
ソースに接続されたゲート及びドレインと、グラウンド
で示す負電源端子に接続されたソースとを有する。トラ
ンジスタ□□□のドレインはｖＤＤＫ接続され、ゲート
は接続点部につながれ、ソースにおいて基準電圧発生器
１０の出力が得られる。その出力が基準電圧４゜である
。
要するに、基準電圧発生器ｎは、ｖＤＤの変化に対しう
まく補償する丸めに、接続点部と接地間であって抵抗Ｒ
２４とトランジスタ４に直列に、抵抗Ｒ１４の代わシに
トランジスタ２６を接続したことが、第１図の基準電圧
発生器１０と異なっている。トランジスタ拠は、ｖＤＤ
が減少するほど小さな抵抗値を示す。トランジスタ篇の
抵抗値ａ　ＶＤＤに反比例する。従って、接続点部とグ
ラウンド間の抵抗値はｖＤＤが増大すれば減少し、逆に
減少すれば増大する。ｖＤＤ’５増大すれば、接続点＆
のｌｔ均ｆり電圧ｖｅｘは増加の方向へ向かうであろう
が、−万、抵抗値Ｒ３２が減少すると、電圧Ｖａ、は減
少の方向へ向かう。結局、トランジスタ２の抵抗値Ｒ３
２１ｄ、ｖＤＤが増加したとき減少するので、トランジ
スタ銘はｖＤＤが増加した際に多少の補償を行なう。ｖ
ＤＤが減少すると電圧ｖ＄意が減少する傾向を示すが、
一方、抵抗値Ｒ３２が増加すると電圧ＶＩ＋１は増加す
る傾向を示す。結局、トランジスタ怒は、ｖＤＤが減少
し九とき抵抗値Ｒ１ｔ増加させるので、トランジスタ渦
は、ｖＤＤの減少に対し多少の補償管行なう。これによ
って、ｖＤＤが増加しても減少しても多少の補償が為さ
れることになる。
（１）弐〜（６）式は、電圧ｖＲ１を電圧Ｖ□に、抵抗
値ＩＬｔｓを抵抗九の抵抗値Ｒ１４に、閾値電圧ｖＴｌ
＠をトランジスタ昂の閾値電圧ｖＴ１．に、人体効果電
圧ｖ、１をトランジスタ園の人体効果電圧Ｖ□に、抵抗
値Ｒ１４ｔ　）ランジスタ２６に関する抵抗値Ｒ１・に
、電圧Ｖａｓｔ接続点接続点圧Ｖｌｌに、閾値電圧ｖＴ
１．ｔ−トツンジスタ加の閾値ｖＴ、、にそれぞれ対比
させることで、基準電圧発生器１０と同様に基準電圧発
生器２２に適用することができる。基準電圧発生器ｎの
対応する要素を第（６）式に代入すれば、次式が得られ
る。
人体効果電圧Ｖ□と閾値電圧ｖＴ１．とは、実質上一定
に固定される。抵抗値Ｒ意４は一定に選定される。抵抗
値Ｒ１は、トランジスタ瀝の選ばれた特徴の関数であＪ
＞、ＶＤＤに反比例する。”ＤＤは補償が望まれる程度
に変化する。しかし、抵抗値Ｒ１＠とトランジスタ拠の
特徴の選択は、ＶＤＤが例えば５ボルトという公称の電
圧で一定であると仮定して為されている。
トランジスタ２６ヲ流れる電流の一般式は次のようにな
る。
■。＝に、（２（ｖａｓ　　’Ｔ）ＶＤ！１−ｖＤＢ”
：ｌ　　・・・曲・・（１’）ここで、ＩＤはトランジ
スタＸを流れる電流、Ｋはデバイス定数で例えば２．１
６　Ｘ　１０−”、Ｗはトランジスタ昂のチャネル幅、
Ｌはトランジスタ拠のチャネル長、ｖＧｓはトランジス
タ届のゲート・ソース間電圧、ｖＴはトランジスタ瀝の
閾値電圧、Ｖ□はトランジスタ２のドレイン・ソース間
電圧である。
トランジスタ瀝を流れる電流は、ｖＤＤの仮定した電圧
に対し知ることができる。電流１．４は、基準電圧Ｖ□
の設計選択幅と共に抵抗値−４ｔ−決定する設計選択（
ｄ＠ｓｉｇｎ　ｃｈｏｉｃｅ）であル、例えば１０マイ
クロアンペアである。電流１麿４は、で表わされる。電
圧ｖ■は次のように、基準電圧ＶＩＨの関数である。
ｖ■＝ｖＩ−ｖＴａ・−ｖＢｌ　　　　　　・・・・・
・・・・・・・・・・に）それ故に、電流ｌｆｆ１４は
、次のように基準電圧ｖＲ１の関数となる。
この式から、抵抗値Ｒ１４は、７５？菫の電流１１４と
、仮定したＶＤＤ電圧と、選定した基準電圧ＶＲＩと、
閾値電圧Ｖ□、と、一定値な人体効果電圧ｖＢ、とがら
、容易に選択することができる。閾値電圧ｖＴ、・はプ
ロセスで僅かに変化するがトランジスタ篇はこの変化を
実質的に補償する。
所望の基準電圧Ｖ□を得る為のトランジスタ篇のサイズ
比Ｗ／Ｌを求めるために、第（旬式は、基準電圧ｖＲｆ
ｆｉと他の回路パラメータの項でサイズ比Ｗ／Ｌ　を表
現する為に使用される。ゲート・ソース間電圧ｖ０．は
、次のように表現される。
ｖａｍ　””　ｖＤＤ−ｖＴｌ＠　　　　　　　　−−
−−（１ま九、ドレイン・ソース間電圧ＶＤ、は次のよ
うに表現される。
ｖＤａ　”　ｖａｍ　−ｖＴａｌｌ　　　　　　　　−
°−−”　０４第（転）式の電圧ｖｌに代入すると次式
を得る。
ｖＤＢ　　’＝　　ｖＲｌ　　　　’Ｔｌ＠　　　　’
ｌ！　−ｖＴＴａ２　　　　　”””””””’　Ｈさ
て、トランジスタ届に関する第（８）式に代入すると、
次式を得る。
Ｗ ”１４””１−（２（ｖＤＤ　−ｖＴｌｌ　ｖＴｆｉ＠
ＸｖＲ１−ｖＴＲＩ−ｖＢｌイＴｌ１）−ＣｖＲｔ　　
’Ｔｌ＠　　’ｌ！　　”Ｉ’ｌｌ）”）　　　　””
”””・・”’　（１サイズ比Ｗ／Ｌについて解くと、
次式を得る。
Ｌ　＝ＫＣ２（ｖＤＤ−ｖＴＲＩ　”ｌ雪−（ｖＲｌ　
’Ｔｌ＠−■１１！　’Ｔｌ１）（’Ｉｓ−ｖＴｇ。−
Ｖ□−ｖＴｌ、）〕　　　　・・・・・・・・・・・・
・・・（２）従って、サイズ比Ｗ／Ｌは、電流ｒｇ４の
選択値、定数Ｋ　Ｉ　ＶＤＤの仮定値、閾値電圧ｖＴ＊
、、閾慎電圧ｖＴ□。
基準電圧ＶＢＩＯ選択値、閾値電圧ｖＴｌ及び人体効果
電圧Ｖａｓｔ代入することで求めることが可能で、　あ
る。このサイズ比によシ、基準電圧発生器ｎは、ＶＤＤ
の仮定値において選定し九基準電圧Ｖａｓｔ−供給する
であろう。そのと亀、トランジスタ篇はＶＤＤの装動に
対しうまく補償を行なう。トランジスタ篇のサイズ比が
非常に小さいならば、その閾値電圧はトランジスタ２８
．３０の閾値電圧よシ僅かに高く、例えば０．２ボルト
高くなるであろう。
第３図に％　ｖｃｃとして示すＴＴＬ用正電源電圧とグ
ラウンド間に接続されたＴＴＬ論理回路胡がらの受信Ｔ
ＴＬ信号に応じ九出カを供給するＴＴＬ−ＣＭ０８人力
バッ７ア３６を示す。この人カバッファ蕊は、一般に、
インバータ４０　、インバータ４２　、　増１１１１）
４４゜増幅器槌及び基準電圧発生器化から成る。
基準電圧発生器化は、例えば５ボルトの電圧である正電
源電圧端子ＶＤＤと、グラウンドで示す負電源電圧とに
つながれている。基準電圧発生器化は、基準電圧Ｖ４１
を出方する。
インバータ４０は、Ｐチャネルトランジスタ犯とＮチャ
ネルトランジスタ＆から成る。トランジスタ（資）は、
ＴＴＬ論理回路蕊からＴＴＬ信号を受ける丸めのインバ
ータ切用入力とじてのゲートと、インバータ伯の出力を
供給するドレインと、基準電圧発生器化の出力につなが
れたソースと管有する。
トランジスタ５２は、トランジスタ（資）のゲートに接
続されたゲートと、トランジスタ犯のドレインに接続さ
れたドレインと、グラウンドに！！絖され九ソースとを
有する。
インバータ４２は、Ｐチャネルトランジスタ９とＮチャ
ネルトランジスタ聞とから成る。トランジスタ（は、イ
ンバータ４２０入力としてトランジスタ（資）のドレイ
ンに接続されたゲートと、インバータ社の出力を供給す
るドレインと、基準電圧発生器化の出力につながれたソ
ースとを有する。トランジスタ聞は、トランジスタ９の
ゲートに接続され九ゲートと、トランジスタ駒のドレイ
ンに接続され九ドレインと、グラウンドにつながれたソ
ースとを有する。
増幅器Ｉは、Ｐチャネルトランジスタ郭とＮチャネルト
ランジスタωとから成る。トランジスタ（イ）ハ、トラ
ンジスタ８のドレインに接続されたゲートと、接地され
たソースと、増幅器Ｉの出力を供給するドレインとを有
する。トランジスタ詔は、ＶＤＤ　Ｋ　＃続されたソー
スと、トランジスタωのドレインに接続されたドレイン
と、増幅曇化の出力を受けるゲートとを有する。
増幅器部は、Ｐチャネルトランジスタ６２とＮチャネル
トランジスターから成る。トランジスタ６２は、トラン
ジスタωのドレインに接続されたゲートと、増幅器４６
の出力及び入力バッファあの出方を供給しトランジスタ
μｓのゲートに接続されたドレインと、ＶＤＤＫｍ続さ
れたソースとを有する。
トランジスタ例は、トランジスタ印のドレインに接続さ
れたゲートと、トランジスタ圏のドレインに接続された
ドレインと、接地され九ソースとを有する。
インバータ栃、４２およびクロス接続された増幅器Ｉ、
４６は、伝統的なＣＭＯ８レベルシフト回路として接続
されている。インバータ切の入力が論理１１＃だと、ト
ランジスタ＆はターンオンし、インバータ切の出力は実
質的にグラウンドレベルにな力、トランジスタ団、６４
はターンオフ、トランジスタ５４Ｆｉターンオンする。
そうすると、トランジスタ９のソースはトランジスタω
のゲートにつながれ、トランジスタ６０は十分にターン
オンし、これによシトランジスタωのドレインは実質的
にグラウンドレベルとなシ、トランジスタ区はターンオ
ンする。結局、論理゛′１”は、入力バッファ％の出力
によって実質的にＶＤＤで供給される。反対に論理＠０
”がインバータ物の入力に加えられたときは、トランジ
スタカがターンオンし、実質的にトランジスタ（資）の
ソース電圧であるインバータ物の出力が供給される。そ
うすると、インバータ物の出力によシトランシスターが
ターンオンし、トランジスタ例のドレイン及び入力バッ
ファあの出力が実質的にグラウンドレベルとなる。更に
、トランジスタ（資）がオンすれば、トランジスタカが
ターンオンし、インバータ４２の出力は実質的にグラウ
ンドレベルとな９、トランジスタωはターンオンするで
あろう。トランジスタ例のドレインが実質的にグラウン
ドレベルだと、トランジスタカはトランジスタωのドレ
インとトランジスタ６２のゲートに実質的にＶＤＤを供
給するから、トランジスタ圏はオフとなる。
ＣＭＯ８レベルシフト回路のこのような動作は、インバ
ータ４２、増幅器Ｉ、４６の一つのトランジスタがスタ
ティック状態でオフとなることｔ−＊保する。結局、こ
れら三つの回路は、スタティック状態で電流路を形成し
ない。伝統的な動作中、インバータ４２と同様にインバ
ータ物は、レベルシフトに必要なＣＭＯ８信号を発生す
る０Ｍ０８回路と同じ電源に接続される。論理″″１＃
管実質的に正電源電圧とし、論理“０＃ヲ負電源電圧と
すると、トランジスタ（資）、５２の一つは、スタティ
ック状態において常にオフとなる。動作中、インバータ
４０　、４２は、インバータとクロス接続増幅器の間を
実際に明確にするレベルシフトインターフェイスとして
のクロス接続増幅器Ｉ、４６に真の出力とコンプリメン
タリ出力とを供給する出力バッファの働きをする。
しかし、入力バッファあの作用は、ＴＴＬ論理回路胡と
インバータ物の間のインターフェイスを明確にする。Ｔ
ＴＬ論理回路関で発生したＴＴＬ信号の論理“＠１＃は
、通常は５ボルトであるが、２．０ボルトからＶＣＣの
間の値を取シ得る。もし、２．０ボルトの論理″″１＃
を受信したときトランジスタカ、５２のソースがＶＣＣ
に接続されていれば、トランジスタ（資）、５２は共に
オンし、電力の浪費となる電流径路が形成される。従っ
て、基準電圧発生器物の基準電圧ｖ４ｇが、トランジス
タ（資）、５２０ソースにつながれている。基準電圧Ｖ
４ｍは、ＴＴＬ信号が論理＠１’に対して最も低い電圧
レベル、この場合２．０ボルトであるとき、トランジス
タ（資）がオフになるように、選ばれている。トランジ
スタ（資）が確実にオフとなる為には、基準電圧Ｖ４１
は、論理″″１＃の最低電圧レベルからトランジスタ（
資）の最大閾値電圧を差し引いた値、この場合、２．０
ボルトから−０，４ボルトを差し引い九２．４ボルトよ
シ小さくなければならない。従って、基準電圧ＶａＳは
、２．４ボルトより小さくすべきである。
第２図の基準電圧発生器ｎは、２．４ボルトより小さな
基準電圧ＶＲＩを発する基準電圧発生器化として用いる
ことができる。従来の基準電圧発生器を用いることもで
きる。インバータ（社）によシ、正電源端子と負電源端
子間の電流径路が断たれることで電力セーブが行なわれ
るが、他の基準電圧発生器を用いたのでは、電流を十分
に相殺することはできないであろう。
基準電圧発生器絽の有用性は、ＴＴＬ’ｉ使用した場合
において、正電源電圧ＶＣＣと論理“１”の最低電圧レ
ベルとの実質的な差が２．０ボルトであるときに現れる
。論理１１”の最低電圧レベルがＶＣＣの閾値電圧ｖ０
゜以内であれば、ｖｃｃか或はＶＤＤがｖｃＣと本質的
に同電圧であればＶＤＤにトランジスタ（資）のソース
を接続することによって、ＴＴＬ信号が論理″″１”に
なったとき、トランジスタカは確実にオフするであろう
。従って、基準電圧発生器絽は、論理＠１”の最低電圧
レベルから閾値電圧ｖＴｉｌｔ−差引いた値がＶＣＣよ
シ小さいときに必要とされる。
このとき、基準電圧ＶａＳは、論理＠１”から閾値電圧
Ｖ、。を引いた値よ’）　Ｖｃｃに近づかない値に選定
される。
基準電圧ｖ４ａｔ−選定する際には、論理“０”のＴ−
ＴＬ信号の状態、即ちグラウンドレベルかう０．８ボル
トの論理′″０”の状態を考慮しなければならない。
トランジスタ刃は、ＴＴＬ信号が０．８ボルトのときオ
ンしなければならない。従って、トランジスタカのソー
ス電圧即ちｖａｓは、０．８ボルトから最低の閾値電圧
ｖＴＳ。を引いた値、すなわち０．８から−０，８ｔ−
引いた１、６ボルトよシ大きくなければならない。従っ
て、基準電圧ｖ４ｓ＃ｉ、１．６ボルトから２．４ボル
トの間にあるべきである。スピードに関する理由から、
その電圧は、二つの電圧の、高い方に近づけるべきであ
る。
以上、本発明の好ましい実施例について説明したが、本
発明は種々の方法にて変形でき、また特に上述し九以外
の多くの実施例も想到できることは、当業者なら理解で
きるであろう。添附した特許請求の範囲は、本発明の真
の精神と範囲内の全ての変形を含むものである。
（実施の態様） 特許請求の範囲記載のＴＴＬ−ＣＭＯ８人カバツカバッ
ファて、 第１導電形の第１）７ンジスタの第２電流電他に接続さ
れ九制御電極と、０ＭＯ８基準電圧に接続された第１電
流電極と、第２電流電極とを有する落１導電形の第２ト
ランジスタ、 第１導電形の第２トランジスタの制御電極に接続された
制御電極と、Ｉ！１電源端子に接続された＃１１電流電
極と、＃！１導電形の第２トランジスタの第２電流電極
に接続され九第２電流電極とを有する第２導電形の第２
トランジスタ、 第１導電形の第２トランジスタの第２電流電極に接続さ
れた制御電極と、第１電源熾子に接続された第１電流電
極と、第２電流電極とを有する第２導電形の第３トラン
ジスタ、 第２電源端子に接続された第１電流電極と、第２導電形
の第３トランジスタの第２電極に接続された第２電流電
極と、制御電極とを有する第１導電形の第３トランジス
タ、 第１導電形の第１トランジスタの第２電流電極に接続さ
れた制御電極と、第１電源電圧端子に接続されたｌｓ１
電流電極と、第１導電形の第３トランジスタの制御電極
に接続され第２出力を供給する第２電流電極とを有する
第２導電形の第４トランジスタと、 第２導電形の第３トランジスタの第２電流電極に接続さ
れた制御電極と、第２電源供給端子に接続された第１電
流電也と、第２導電形の第４トランジスタの第２電流電
極に接続された第２電流電極と會有する第１導電形の第
４トランジスタとを具備したことｔＷ徴とするＴＴＬ−
ＣＭＯ８入力バツ７ア。
発明の詳細 な説明したように、本発明に依れば、トランジスタ団、
５２のいずれか一万がスタテック状態において確実にオ
フ状態となるので、低消費電力なＴＴＬ−ＣＭＯ８人カ
バツカバッファできる。
【図面の簡単な説明】
第１図は従来の基準電圧発生器の回路図、第２図は本発
明実施例に用いる基準電圧発生器の回路図、第３図は本
発明実施例のＴＴＬ−ＣＭＯ８人カバツカバッファ図で
ある。 詞は抵抗、２６，２８，３０，５２．５６，６０．６４
はＰチャンネルトランジスタ、蕊は入力バッファ、４０
．４２はインバーｐ、ａ、４６は増幅器、５２，５６，
６０，６４ＵＮチヤンネルトランジスタである。 特許出願人　　モトローラ・インコーポレーテツド代理
人弁理士　玉　蟲　久　五　部 ２面の浄書（内容に変ｆなし） ＦＩＣ，３ 手続補正書 昭和５８年　２月１５日 特許庁長官　若杉和夫　殿 １、事件の表示 昭和５７年特許願第２２３６４３号 ２、発明の名称 ＴＴＬ−ＣＭＯ３入カバソファ ３、補正をする者 事件との関係　　特許出願人 住所　　アメリカ合衆国イリノイ州６０１９６゜シャン
ハーグ、イー・アルゴンフィン・ロード、　　１３０３
番 名称　　モトローラ・インコーボレーテソド代表者　ヒ
ンセント・ジェイ・ラウナー４、代理人 住所　東京都豊島区南長崎２丁目５番２号７、補正の内
容　　別紙の通り

Claims (1)

  1. 【特許請求の範囲】 ＴＴＬ入力信号がＴＴＬ供給電圧とＴＴＬ基準電圧との
    間にあるとき第１論理状態の出力信号を発するＴＴＬ−
    ＣＭ０８人カバツカバッファて、ＴＴＬ信号を受ける制
    御電極と、基準電圧につながれ九菖１電流電極と、Ｋ　
    １出力を供給する第２電流電極とを有する所定閾値電圧
    の第１導電形の第１トランジスタ、 前記Ｉ１１導電形の第１トランジスタの制御電極に接続
    された制御電極と、第１電源端子に接続された第１電流
    電極と、前記第１導電形の第１トランジスタの第２電流
    電極に接続された第２電流電極とを有する第２導電形の
    第１トランジスタ、第２電源端子と第１電源端子とに接
    続され、Ｔ−ＴＬ基準電圧から前記第１導電形の第１ト
    ランジスタの闇値電圧を差し引いた電圧よシ第１電源電
    圧に近くない電圧の０ＭＯ８基準電圧を供給する基準電
    圧発生手段とを具備したことｔ−特徴とするＴＴＬ−Ｃ
    ＭＯ８人カバツカバッ
JP57223643A 1981-12-21 1982-12-20 Ｔｔｌ−ｃｍｏｓ入力バツフア Pending JPS58116817A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/332,646 US4471242A (en) 1981-12-21 1981-12-21 TTL to CMOS Input buffer
US332646 1989-04-03

Publications (1)

Publication Number Publication Date
JPS58116817A true JPS58116817A (ja) 1983-07-12

Family

ID=23299192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57223643A Pending JPS58116817A (ja) 1981-12-21 1982-12-20 Ｔｔｌ−ｃｍｏｓ入力バツフア

Country Status (3)

Country Link
US (1) US4471242A (ja)
EP (1) EP0082567A3 (ja)
JP (1) JPS58116817A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路
JPS60143498A (ja) * 1983-12-29 1985-07-29 Mitsubishi Electric Corp 半導体入力回路
JPS63305616A (ja) * 1987-06-08 1988-12-13 Sony Corp 信号レベル変換回路

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585955B1 (en) * 1982-12-15 2000-11-21 Tokyo Shibaura Electric Co Internally regulated power voltage circuit for mis semiconductor integrated circuit
US4555642A (en) * 1983-09-22 1985-11-26 Standard Microsystems Corporation Low power CMOS input buffer circuit
NL8304400A (nl) * 1983-12-22 1985-07-16 Philips Nv Digitale geintegreerde schakeling met complementaire veldeffekttransistoren.
US4558237A (en) * 1984-03-30 1985-12-10 Honeywell Inc. Logic families interface circuit and having a CMOS latch for controlling hysteresis
US4672243A (en) * 1985-05-28 1987-06-09 American Telephone And Telegraph Company, At&T Bell Laboratories Zero standby current TTL to CMOS input buffer
US4656374A (en) * 1985-06-17 1987-04-07 National Semiconductor Corporation CMOS low-power TTL-compatible input buffer
GB2178618A (en) * 1985-07-27 1987-02-11 Stc Plc Input buffer circuit for static ram
US4642488A (en) * 1985-09-03 1987-02-10 Codex Corporation CMOS input buffer accepting TTL level inputs
US4820937A (en) * 1985-09-19 1989-04-11 Xilinx, Incorporated TTL/CMOS compatible input buffer
GB2192105A (en) * 1986-06-25 1987-12-31 Philips Nv Cmos-input circuit
US4783607A (en) * 1986-11-05 1988-11-08 Xilinx, Inc. TTL/CMOS compatible input buffer with Schmitt trigger
US4717845A (en) * 1987-01-02 1988-01-05 Sgs Semiconductor Corporation TTL compatible CMOS input circuit
US4841175A (en) * 1987-01-23 1989-06-20 Siemens Aktiengesellschaft ECL-compatible input/output circuits in CMOS technology
US5059835A (en) * 1987-06-04 1991-10-22 Ncr Corporation Cmos circuit with programmable input threshold
US4763021A (en) * 1987-07-06 1988-08-09 Unisys Corporation CMOS input buffer receiver circuit with ultra stable switchpoint
KR900001817B1 (ko) * 1987-08-01 1990-03-24 삼성전자 주식회사 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼
US4845388A (en) * 1988-01-20 1989-07-04 Martin Marietta Corporation TTL-CMOS input buffer
US4833350A (en) * 1988-04-29 1989-05-23 Tektronix, Inc. Bipolar-CMOS digital interface circuit
US5019729A (en) * 1988-07-27 1991-05-28 Kabushiki Kaisha Toshiba TTL to CMOS buffer circuit
US5136179A (en) * 1988-10-31 1992-08-04 Teledyne Industries, Inc. Logic level discriminator
US4916337A (en) * 1989-03-07 1990-04-10 Integrated Device Technology, Inc. TTL to CMOS logic level translator
JPH0355914A (ja) * 1989-07-25 1991-03-11 Fujitsu Ltd 半導体装置
US5017811A (en) * 1989-10-27 1991-05-21 Rockwell International Corporation CMOS TTL input buffer using a ratioed inverter with a threshold voltage adjusted N channel field effect transistor
JP2982196B2 (ja) * 1990-02-06 1999-11-22 日本電気株式会社 異電源インターフェース回路
DE4012914A1 (de) * 1990-04-23 1991-10-24 Siemens Ag Cmos-schaltstufe
US5153451A (en) * 1991-08-19 1992-10-06 Motorola, Inc. Fail safe level shifter
US5229666A (en) * 1991-10-16 1993-07-20 National Semiconductor Corporation Single-ended complementary MOSFET sense amplifier
US5304867A (en) * 1991-12-12 1994-04-19 At&T Bell Laboratories CMOS input buffer with high speed and low power
US5216299A (en) * 1992-02-13 1993-06-01 Standard Microsystems Corporation Low power noise rejecting TTL to CMOS input buffer
US5359240A (en) * 1993-01-25 1994-10-25 National Semiconductor Corporation Low power digital signal buffer circuit
US5355032A (en) * 1993-03-24 1994-10-11 Sun Microsystems, Inc. TTL to CMOS translator circuit and method
US5410266A (en) * 1993-10-18 1995-04-25 Hewlett-Packard Company Circuit for conversion of shifted differential ECL voltage levels to CMOS voltage levels with process compensation
US5521531A (en) * 1993-12-13 1996-05-28 Nec Corporation CMOS bidirectional transceiver/translator operating between two power supplies of different voltages
KR100392556B1 (ko) * 1994-01-31 2003-11-12 주식회사 하이닉스반도체 시모스회로용입력버퍼
US5883538A (en) * 1996-11-13 1999-03-16 Micron Technology, Inc. Low-to-high voltage CMOS driver circuit for driving capacitive loads
TW265489B (en) * 1994-07-20 1995-12-11 Micron Technology Inc Low-to-high voltage cmos driver circuit for driving capacitive loads
US5502405A (en) * 1994-11-08 1996-03-26 Cypress Semiconductor Corporation Method and apparatus for CML/EC to CMOS/TTL translators
US5955893A (en) * 1996-12-16 1999-09-21 Macronix International Co., Ltd. Power saving buffer circuit buffer bias voltages
JP3366222B2 (ja) * 1997-06-17 2003-01-14 日本電気株式会社 出力回路
US6411126B1 (en) * 2000-12-21 2002-06-25 Texas Instruments Incorporated Output slew rate control for a differential transmission line driver
GB0516068D0 (en) 2005-08-04 2005-09-14 Champion Technologies Ltd Well treatment
GB0600692D0 (en) 2006-01-13 2006-02-22 Champion Technologies Ltd Well treatment
GB0616469D0 (en) 2006-08-17 2006-09-27 Champion Technologies Ltd Well treatment
JP2009182123A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675144A (en) * 1969-09-04 1972-07-04 Rca Corp Transmission gate and biasing circuits
US3739194A (en) * 1971-07-21 1973-06-12 Microsystems Int Ltd Static bipolar to mos interface circuit
US3916430A (en) * 1973-03-14 1975-10-28 Rca Corp System for eliminating substrate bias effect in field effect transistor circuits
JPS5738996B2 (ja) * 1973-03-20 1982-08-18
US3975649A (en) * 1974-01-16 1976-08-17 Hitachi, Ltd. Electronic circuit using field effect transistor with compensation means
JPS5238852A (en) * 1975-09-22 1977-03-25 Seiko Instr & Electronics Ltd Level shift circuit
US4039862A (en) * 1976-01-19 1977-08-02 Rca Corporation Level shift circuit
US4048518A (en) * 1976-02-10 1977-09-13 Intel Corporation MOS buffer circuit
US4128775A (en) * 1977-06-22 1978-12-05 National Semiconductor Corporation Voltage translator for interfacing TTL and CMOS circuits
US4258272A (en) * 1979-03-19 1981-03-24 National Semiconductor Corporation TTL to CMOS input buffer circuit
DE2929383A1 (de) * 1979-07-20 1981-02-12 Ibm Deutschland Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren
US4380710A (en) * 1981-02-05 1983-04-19 Harris Corporation TTL to CMOS Interface circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路
JPH0578211B2 (ja) * 1983-11-11 1993-10-28 Fujitsu Ltd
JPS60143498A (ja) * 1983-12-29 1985-07-29 Mitsubishi Electric Corp 半導体入力回路
JPS63305616A (ja) * 1987-06-08 1988-12-13 Sony Corp 信号レベル変換回路

Also Published As

Publication number Publication date
EP0082567A3 (en) 1984-07-18
EP0082567A2 (en) 1983-06-29
US4471242A (en) 1984-09-11

Similar Documents

Publication Publication Date Title
JPS58116817A (ja) Ｔｔｌ−ｃｍｏｓ入力バツフア
JP3037031B2 (ja) パワーオン信号発生回路
US4581545A (en) Schmitt trigger circuit
US4544854A (en) Analog switch structure having low leakage current
US5317214A (en) Interface circuit having differential signal common mode shifting means
EP0196110A2 (en) Sensing amplifier for random access memory
JPH07202651A (ja) 低電力消耗型の比較回路
JP2000013202A (ja) トライステート感知回路とこれを備える信号発生回路
US20080238513A1 (en) Hysteresis Circuit Without Static Quiescent Current
JP2577450B2 (ja) アナログ−ディジタル変換回路
US4764689A (en) Sample-and-hold circuit arrangement
JP3003625B2 (ja) Ｃｍｌｃｍｏｓ変換回路
EP0060115A2 (en) Static RAM memory circuit
JP3182607B2 (ja) 電流ソースセル装置
JP2740796B2 (ja) メモリ用読み出し増幅器
US4147940A (en) MOS Interface circuit
EP0883240B1 (en) Inverting amplifying circuit
JPH06338191A (ja) センス増幅回路及びその駆動方法
JPH02181514A (ja) 集積化デジタル増幅器およびこれを備える集積回路
KR920004343B1 (ko) 인터페이스 회로
US4217505A (en) Monostable multivibrator
CA2428408A1 (en) High speed output buffers using voltage followers
US5032741A (en) CDCFL logic circuits having shared loads
JPH01161913A (ja) クロックドライバー回路
JPH09270684A (ja) 比較器