JPS5811586B2 - デイジタルビ−ムフオ−マ - Google Patents

Description

【発明の詳細な説明】 本発明はソーナーなどに用いられるフェーズドアレイの
ビーム形成を実行するディジタルビームフォーマ、特に
、円筒形プレイおよびリニアアレイのような幾何学的に
対称なセンサアレイを用いる場合に有効なディジタルビ
ームフォーマに関スる。

従来、ソーナー用のビームフォーマとしては、タップ付
アナログ遅延線と加算増幅器を用いたアナログ型のもの
、シフトレジスタと加算器を用いたディジタル型のもの
などが用いられているが、このうち前者はアナログ遅延
線による波形ひずみが生ずること、小型化がむずかしい
こと、また、後者はシフトレジスタの出力タップ数を多
く必要とするためにＬＳＩ化されたシフトレジスタが用
いられず、多数のＩＣを必要とし、消費電力が増えるな
どの欠点を持っていた。

また、特公昭４３−１４９１１には電子計算機を用いて
同様の機能を実現する方法が述べられているが、通常の
電子計算機で用いているランダムアクセスメモリ（以下
ＲＡＮと略記する）を遅延素子として用いるため、遅延
時間はメモリアドレスによって指定されるが、新しいデ
ータが入力されるごとに遅延時間とメモリアドレスの関
係を変更しなければならず、この変更にかなりの時間を
要するため処理速度が上らない。

また、このアドレスの変更を避けるため、変更すべきす
べてのアドレスの組合せについて事前にプログラムを作
成しておくことも可能であるが、プログラム量が膨大に
なり、経済的でないなどの欠点を持っている。

本発明はこれらの欠点を解決するため、遅延素子として
ＲＡＭを用い、入力信号の標本化周期に等しい周期で歩
進するカウンタと、センサ番号に対するタップ番号の関
係を格納するリードオンメモリ（以下ＲＯＭと略記する
）の出力とから算出したアドレスによりＲＡＭを制御し
て遅延時間を変え、所望のビームを形成するものであり
、これによりＬＳＩの使用による小型化、小電力化が達
成されると共に、プログラムの変更のみによってセンサ
アレイの規模や形状が異なる種々のソープに適用でき、
かつ、センサアレイの幾何学的対称性を利用してメモリ
容量の節約を図れるビームフォーマを実現するものであ
る。

第１図は本発明が実現しようとしているビームフォーマ
の機能を表わすブロック図であり、１−１．１−２．・
・・、１−にはに個のセンサに対応する入力端子、２−
１．２−２．・・・、２−にはタップ付遅延線、３−１
．３−２．・・・、３−には減衰器、４は加算器、５は
出力端子である。

ここで、入力端子１−１、タップ付遅延線２−１、減衰
器３−１、加算器４、出力端子５からなる系は、１つの
センサに対してトランスバーサルフィルタをなしており
、ビームフォーマはこれらに個のトランスバーサルフィ
ルタの和であると見なすことができる。

また、方位の異なる多数のビームを形成することが必要
な場合には、第１図の回路を並列に多数用いればよいが
、このときタップ付遅延線２−１．２−２．・・・、２
−には共用できる。

なお、通常は、１つのタップ付遅延線に接がれる減衰器
の数は１ビーム出力当り１個のことが多く、また、その
利得がすべて等しい（シェーディングなしの）場合もあ
る。

第２図は本発明の一実施例を示す図であり、１−１．１
−２．・・・、１−には入力端子、５は出力端子、６は
マルチプレクサ、７はＡ／Ｄ変換器、８は入力バッファ
、９はＲＡＭ、１０は乗算器、１１は加算機、１２はン
ジスタ、１３は出力バッファ、１４はＲＡＭアドレス発
生器、１５はＮ進カウンタ（Ｎは各遅延線のタップ数）
であるゼロアドレスカウンタ、１６はに進カウンタ（Ｋ
はセンサ数）、１７はテーブルメモリ、１８はテーブル
メモリカウンタ、１９はスタートアドレステーブル、２
０はプログラムメモリ、２１はプログラムメモリカウン
タである。

ここで、入力端子１−１．１−２．・・・、１−Ｋに加
えらハた入力信号はマルチプレクサ６により時分割多重
化され、Ａ／Ｄ変換器７によりテイジタル符号に変換さ
れ、入力バッファ８に一旦格納される。

一方、プログラムメモリ２０は、０２部とＬＩＴ部に分
けられており、第３図に示すように、０２部には入力命
令Ｗ、ビーム形成命令ＢＦ、ビーム番号ＢＯ，Ｂ１．・
・・、リターン命令ＲＴＮが書かれ、ＬＩＴ部にはこれ
らの命令を実行するときに最初に使われるセンサの番号
に０．に１．・・・が書かれており、プログラムメモリ
カウンタ２１によってそのアドレスが指定され、その内
容が順次に読み出される。

その０２部はスタートアドレステーブル１９に送られ、
各命令に対応するマイクロプログラムおよびテーブルが
格納されているテーブルメモリ１７の先頭アドレスを指
示し、それをテーブルメモリカウンタ１８にロードする
。

また、そのＬＩＴ部はに進カウンタ１６にロードされる
。

テーブルメモリ１７は、通常はリードオンリメモリ（以
下ＲＯＭと略記する）が使われ、入力バッファ８の読出
し、ＲＡＭの書込み、レジスタ１２のロードおよびリセ
ット、出力バッファ１３の書込み、ゼロアドレスカウン
タ１５のクロック、テーブルメモリカウンタ１８のコー
ドおよびクロック、プログラムメモリカウンタ２１のク
ロックおよびクリアを制御するマイクロ命令を格納する
０部、トランスバーサルフィルタのタップ番号を表わす
０部、センサ番号を表わすに進カウンタのロードとクロ
ックの制御信号を格納するΔに部、および減衰器の重み
を格納するＷ部に分けられている。

入力命令に対応するテーブルメモリのに語には、その０
部に全ゼロが、Δに部の初めの番地にロード信号、他の
番号にクロック信号が、ｃ部のすべての番地に入力バツ
ファ読出しとＲＡＭ書込み信号が書かれ、この命令がプ
ログラムメモリ２０から呼ばれると、第３図の定数に０
かに進カウンタ１６にロードされ、この命令に対応する
マイクロプログラムの先頭アドレスがスタードアトンス
テープル１９からテーブルメモリカウンタ１８にロード
され、ついでに進カウンタ１６とテーブルメモリカウン
タ１８が順次にに一１段だけ歩進する。

このとき、ＲＡＭアドレス発生器１４は、ゼロアドレス
カウンタ１５の出力とテーブルメモリ１７の０部の出力
とに進カウンタ１６の出力とからＲＡＭ９のアドレスを
発生し、テーブルメモリ１７のｃ部の信号により入力バ
ッファ８に貯えられている信号をＲＡＭ９のこのアドレ
スに書き込む。

次の第１表に、テーブルメモリ１７に書き込まれる命令
の例を示す。

ここでは、センサ数に＝１６とした。

テーブルメモリ１７の＃０〜＃１５（第０番地〜第１５
番地）には入力命令Ｗに対応するマイクロ命令およびデ
ータ、＃１６〜＃３１にはビーム形成命令ＢＦ、Ｂｏに
対応するマイクロ命令およびデータ、＃３２〜＃４７に
はビーム形成命令ＢＦ、Ｂ１に対応するマイクロ命令お
よびデータが書き込まれ、他も同様である。

こむでＣ部のマイクロ命令は、入力命令Ｗに対しては入
力バッファ８を読出し、ＲＡＭ９に書込むこと（ＩＮＰ
ＵＴ）、ビーム形成命令ＢＦに対してはＲＡＭ９を読出
し、乗算器１０によってテーブルメモリ１７のＷ部の出
力と乗じ、加算器１１によってレジスタ１２の内容に加
算すること（ＳＵＭ）および最後のステップでは加算し
た結果を出力バッファ１３に送り出し、レジスタ１２を
クリアすること（ＯＵＴＰＵＴ）を意味する。

また、Ｃ部のＣＫはゼロアドレスカウンタ１５を歩進さ
せるクロック信号であり、入力命令Ｗの最初でのみ用い
られる。

Δに部のＣＫおよびＬはに進カウンタ１６のクロックお
よびロード信号である。

ＲＡＭアドレス発生器１４は、第４ａ図または第４ｂ図
の構成を持つ。

ここで、１４−１はゼロアドレスカウンタ１５からの入
力端子、１４−２はテーブルメモリ１７のｎ部の出力か
らの入力端子、１４−３はに進カウンタの出力からの入
力端子、２２はｍｏｄＮ減算器、２３および２４はそれ
ぞれ×Ｎおよび×に乗算器、２５は加算器、１４−４は
出力端子でありゼロアドレスカウンタ１５の出力を基準
として、第に番目のセンサ（ｋはに進カウンタ１６によ
って指定される）に対するタップ付遅延線の第ｎ番目の
タップ（ｎはテーブルメモリ１７のｎ部によって指定さ
れる）の出力信号に対応する信号が格納されているＲＡ
Ｍ９のアドレスを算出し出力する。

第４ａ図を用いると、１つのセンサから入力されたＮ語
の信号は、ＲＡＭ９の引続くアドレスを持つ部分に貯え
られ、第４ｂ図を用いると、それらはＲＡＭ９のに語お
きのアドレスを持つ部分に貯えられ、いずれの場合にも
ＲＡＭ９はに×Ｎ語の容量を必要とする。

すなわち、第４ａ図の例を用いた場合で、センサ番号に
０のセンサについて考えた場合、そのＮ個の信号は０〜
Ｎ−１なるアドレスに貯えられ、またゼロアドレスカウ
ンタ１５のカウント値をｉとした場合、このアドレスが
最新の信号となるので、ＲＡＭ９におけるアドレスと第
１図におけるタップ番号０〜Ｎとの関係は次の第２表に
示す如くなる。

ここで、ＮまたはＫが２の中敷の場合には、Ｎ倍または
に倍の演算は単なるシフトにより実現され、かつ、加算
器２５は不要になる。

Ｎが２の中敷のときには第４ａ図を、Ｋが２の中敷のと
きには第４ｂ図を用いるのが得策であるが、前者はセン
サ番号を上位ビットとしてアドレス区分を指定し且つゼ
ロアドレスカウンタ１５の値をタップ番号で変化させた
値を下位ビットとしてアドレス区分内のアドレス順位を
指定する場合であり、後者はその上位ビットと下位ビッ
トの関係が単に逆になった場合であり、両者は同一の機
能を果すものである。

ビーム形成命令の場合、前と同様に、プログラムメモリ
２０のＬＩＴ部の内容かに進カウンタ１６にロードされ
、この命令に対応するマイクロプログラムの先頭番地が
スタートアドレステーブル１９からテーブルメモリカウ
ンタ１８にロードされ、ついでテーブルメモリカウンタ
１８が逐次に歩進し、Ｋ進カウンタ１６はテーブルメモ
リ１７のΔに部に書込まれたクロック制御信号により１
段歩進または保持して、この命令の実行に必要なセンサ
番号を順次に発生する。

例えばビーム番号Ｂ０に対するビーム形成命令ＢＰにお
いては、テーブルメモリ１７のアドレス１６に対応して
センサ番号に１が発生され、アドレス１７．１８゜・・
・３１に対応して順次センサ番号に２．に３．・・・に
１５．に０が発生される。

テーブルメモリ１７のｎ部とＷ部には、このに進カウン
タによって発生されるセンサ番号に対するタップ番号の
重みがそれぞれ書き込まれ、またｃ部には、このマイク
ロプログラムの最後の番地にレジスタ１２のリセットと
出力バッファ１３の書込み信号が、その他の番地にレジ
スタ１２のロード信号が書込まれており、テーブルメモ
リカウンタ１８の歩進につれて順次に発生されるセンサ
番号ｋ、タップ番号ｎ、および重みＷを用い、まずＲＡ
Ｍアドレス発生器１４はこのセンサ番号にとタップ番Ｍ
ｎとゼロアドレスカウンタ１５の出力とから対応するＲ
ＡＭ９のアドレスを発生して、ＲＡＭ９の出力端にこの
アドレスに貯えられている信号を読み出し、この信号と
重みＷとの積を乗算器１０により算出し、加算器１１と
レジスタ１２によってその積を累加して、指定のビーム
に対応する出力信号を算出し、出力バッファ１３に一旦
針える。

この出力信号を必要に応じて出力バッファ１３から出力
端子５へ読み出す。

なお、テーブルメモリ１７のｃ部には入力命令の最後の
アドレスにゼロアドレスカウンタ１５のクロック信号が
各命令の最後のアドレスにプログラムメモリカウンタ２
１のクロックおよびテーブルメモリカウンタ１８のロー
ド信号が書かれる。

このようにして、プログラムメモリ２０に書かれた各命
令は、書かれている順序に従って実行され、逐次的にい
くつかのビーム出力が計算される。

プログラムメモリ２０に書かれた最後のメモリにはリタ
ーン命令が付加されていて、この命令が実行されると、
プログラムメモリカウンタ２１のクリア信号が発生し、
プログラムメモリ２０の最初の命令に戻る。

このような動作を繰返して、周期的に標本化される信号
を入力しながら、多数のビームを同時に形成することを
可能とする。

さて、第２図の系は、異なる方位のビームのビーム形成
命令に対応するマイクロプログラムをそれぞれ別個に書
くことにより、一般の複雑な幾何学的形状を持つセンサ
アレイに対して用いることができるが、円筒形アレイの
場合には、その幾何学的対称性を利用して、テーブルメ
モリ１７の容量を節約することができる。

いま、Ｋ個のセンサは円周上に等間隔に配列されている
ものとすると、ビーム形成の演算において、タップ番号
ｎと重みＷは変えず、センサ番号ｋを相対的に１つづつ
ずらせると、ビームの方位を３６０／Ｋ（度）だけ回転
したことになる。

この操作はビーム形成命令のＬＩＴ部を１だけ増加また
は減少させるだけで容易に実現できるから、隣接するビ
ームの方位の差を３６０／に×Ｌ（度）とするにはＬ個
の異なるビーム形成命令があればよく、テーブルメモリ
１７の容量を一般形アレイとして用いる場合に比べてほ
ぼ１／Ｋにすることができる。

すなわち、単にビームの方位が３６０／Ｋ（度）の整数
倍だけ回転したビーム形成命令は、センサ番号を書き換
えるだけで実現でき、例えば第３図におけるビーム番号
Ｂ０とＢ３とのビーム形成命令ＢＦが単に３６０／Ｋ（
度）の３倍だけ回転したものに相当する場合はセンサ番
号に１のものをセンサ番号に４のものに置き換え、且つ
他のものもそれに応じて置き換えるのみで実現できる。

すなわち、ビーム番号Ｂ０のビーム形成命令においては
、テーブルメモリ１７のアドレス１６〜３１を用いてセ
ンサ番号に１．に２．・・・、に１５゜Ｋ０を順次発生
させたが、ビーム番号Ｂ３においては、プログラムメモ
リ２０からセンサ番号に４をに進カウンタ１６へ送り、
且つテーブルメモリ１７においてビーム番号Ｂ０と全く
同じ１６〜３１なるアドレスを指定して順次に４．に５
．・・・。

Ｋ１５．に０．に１．に２．に３なるセンサ番号を出力
させることによって、そのビーム形成命令ＢＦが実行さ
れる。

また、リニアアレイ、だ円形アレイのように１または２
つの対称面を持つアレイの場合にも、第２図におけるに
進カウンタ１６を、第５図に示すように、可逆に進カウ
ンタに変え、その前進、逆進（Ｕ／Ｄ）の切換えをビー
ム形成命令のＬＩＴ部の１部で行うようにすることによ
り、テーブルメモリの容量を節約することができる。

リニアアレイの場合、ブロードサイド方向からエンドフ
ァイア方向までの９０度の間に方位を持つビームを、第
２図の場合と同様にして作り、このとき、ＫＣカウンタ
のＵ／ＤをＵ（前進）に切換え、命令のＬＩＴ部の他の
部分をゼロとする。

逆の９０度の範囲のビームは、同じ命令のＬＩＴ部のみ
を、Ｕ／Ｄの部分をＤ（後退）に、他の部分をに−１に
すればよく、テーブルメモリの容量をほぼ半分にするこ
とができる。

また、だ円形アレイのような対称面を２面持つアレイの
場合には、第１象限の方位のビームのみを第２図の場合
と同様にして作り、第３象限のビームは第１象限のビー
ムをそのビーム形成命令のＬＩＴ部を１８０度分だけシ
フトさせることにより得、第２象限のビームは第１象限
のビームを折返して（Ｕ／ＤをＤにすることに相当する
）、そして第４象限のビームは第２象限のビームを１８
０度回転させることにより得られる。

このようにして、テーブルメモリの容量をほぼ１／４に
することができる。

ここで、各センサの出力信号に対する標本化周波数ｆｓ
は、タップ間隔の粗さによる利得損失を抑えるために、
通常は入力信号の最適周波数の５〜６倍に選ばれるが、
ビームフォーマの出力においては通常の標本化定理が満
足されればよいから、信号の帯域幅によって、ビームフ
ォーマの出力信号の標本を１／２またはそれ以下に間引
くことができる。

したがって、例えば１／２に間引くときには、第３図の
プログラムの例のように、２回の入力命令に対して各ビ
ーム形成を１回行なえばよい。

１回の入力命令で各センサの出力信号が１サンプルずつ
入力されるので、入力命令が実行される平均時間間隔が
標本化周期１／ｆｓよりも短かければ、標本化周波数ｆ
ｓで標本化されるセンサ出力信号のビーム形成の処理が
可能である。

従って、高速な部品を用いれば１つのビームフォーマで
多数のビームを形成できることになる。

なお、リニアアレイの場合には、重みＷはビーム方向が
変っても各センサについて不変とすることもあるが、こ
の場合には、テーブルメモリのＷ部のみを独立に設け、
そのアドレスをに進カウンタ１６の出力から取ることに
よりさらにテーブルメモリの容量を節約することも可能
である。

以上のように、タップ付遅延線としてＲＡＭを用いたた
め、各タップ出力に対応する接続線が省け、ＬＳＩ、Ｒ
ＡＭを使うことによりＩＣの個数も大幅に減少できる。

また、プログラムメモリおよびテーブルメモリの内容を
書き替えることにより形状の異なるセンサアレイに対し
て用いることができる、幾何学的対称性を持つアレイに
対してはメモリ容量を節約できる等の利点を持つ。

【図面の簡単な説明】

第１図は本発明が実現するビームフォーマの機能を表わ
すブロック図、第２図は本発明の一実施例を示すブロッ
ク図、第３図は第２図におけるプログラムメモリに書か
れるプログラムの一例を示す図、第４ａ図および第４ｂ
図は第２図のＲＡＭアドレス発生器の内容を示すブロッ
ク図、第５図は第２図におけるに進カウンタの他の例を
示す図である。 １・・・入力端子、５・・・出力端子、６・・・マルチ
プレクサ、７・・・Ａ／Ｄ変換器、８・・・入力バッフ
ァ、９・・・ＲＡＭ、１０・・・乗算器、１１・・・加
算器、１２・・・レジスタ、１３・・・出力バッファ、
１４・・・ＲＡＭアドレス発生器、１５・・・ゼロアド
レスカウンタ、１６・・・Ｋ進カウンタ、１７・・・テ
ーブルメモリ、１８・・・テーブルメモリカウンタ、１
９・・・スタートアドレステーブル、２０・・・プログ
ラムメモリ、２１・・・プログラムメモリカウンタ、２
２・・・減算器、２３・・・乗算器、２４・・・乗算器
、２５・・・加算器。

Claims (1)

1. 【特許請求の範囲】 １ センサ数をに個とし且つタップ数をＮ個としてＮＸ
   Ｋ語のセ／す出力を記憶し得るランダムアクセスメモリ
   ９と、 入力命令に対応するマイクロプログラムかに個のアドレ
   スを用いて記述され且つその各アドレスには特定のタッ
   プ番号とセンサ番号の増分とが記憶され、並びにビーム
   形成命令に対応するマイクロプログラムが複数のアドレ
   スを用いて記述され且つその各アドレスにはタップ番号
   とセンサ番号の増分とが記憶されているテーブルメモリ
   １７と、入力命令もしくはビーム形成命令に関する０２
   部と先頭センサ番号に関するＬＩＴ部とで記述されたプ
   ログラムを記憶しているプログラムメモ１ルを含み、前
   記テーブルメモリ１７から入力命令もしくはビーム形成
   命令に対応した前記マイクロプログラムを各アドレス毎
   に順次読み出させる手段１８〜２１と、 プログラムメモリの入力命令によってセンサのサンプル
   周期と同期して歩進される第１カウンタ１５と、 入力命令もしくはビーム形成命令に対応した前記先頭セ
   ンサ番号が前記各マイクロプログラムの先頭アドレスが
   読み出された時点でロードされ且つ後続のアドレスが続
   み出される毎にセンサ番号の増分に従って歩進される第
   ２カウンタ１６と、前記ランダムアクセスメモリ９のア
   ドレスを同じセンサ番号の各Ｎ語を夫々連続するアドレ
   スに対応させて指定するか又は同じタップ番号の各に語
   を夫々連続するアドレスに対応させて指定するアドレス
   発生器であって、第１カウンタ１５の値を基準にしてテ
   ーブルメモリ１７から読み出されたタップ番号で変化さ
   せた値と第２カウンタ１６から読み出された値とでアド
   レスコードを発生させるもの１４とを備え、 複数のビーム方向がテーブルメモリ１７における共通の
   マイクロプログラムとプログラムメモリにおける異なる
   先頭センサ番号とによって形成されることを特徴とした
   ディジタルビームフォーマ。