JPS5810921A - アナログデイジタル変換方式 - Google Patents
アナログデイジタル変換方式Info
- Publication number
- JPS5810921A JPS5810921A JP10888881A JP10888881A JPS5810921A JP S5810921 A JPS5810921 A JP S5810921A JP 10888881 A JP10888881 A JP 10888881A JP 10888881 A JP10888881 A JP 10888881A JP S5810921 A JPS5810921 A JP S5810921A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- time
- converters
- conversion
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、低速度なアナログディジタル変換器を複数組
合せ、それらアナログディジタル変換器に同一アナログ
信号を時間をずらしつつ周期的にアナログディジタル変
換させることによって、全体としてアナログディジタル
変換が高速に行なわれるようにした方式に関するもので
ある。
合せ、それらアナログディジタル変換器に同一アナログ
信号を時間をずらしつつ周期的にアナログディジタル変
換させることによって、全体としてアナログディジタル
変換が高速に行なわれるようにした方式に関するもので
ある。
近年モノリシックIC製造技術の進歩によシ変換時間が
50μS程度の比較的低速度なアナログディジタル変換
器(以下、A−D変換器と称す)は廉価となっているこ
とから、その入手は各易なものとなっている。しかしな
がら、変換時間が10μ8程度以下の高速度なものはそ
のモノリシック化が困難であるばかりか、出力ビツト数
を大きくして必要な精度を確保するためには構成部品の
精度もそれに応じて高めなければならず、これがために
調整やエージングに多くの時間を要し、一般に高価なも
のとなっているのが実状である。
50μS程度の比較的低速度なアナログディジタル変換
器(以下、A−D変換器と称す)は廉価となっているこ
とから、その入手は各易なものとなっている。しかしな
がら、変換時間が10μ8程度以下の高速度なものはそ
のモノリシック化が困難であるばかりか、出力ビツト数
を大きくして必要な精度を確保するためには構成部品の
精度もそれに応じて高めなければならず、これがために
調整やエージングに多くの時間を要し、一般に高価なも
のとなっているのが実状である。
一方、近年高周波信号あるいは高周波成分を含むアナロ
グ信号を忠実に、アナログディジタル変換(以下、A−
D変換と称す)する場合が多々あるが、このような場合
に高速度なA−D変換益金用イいるとすれば、A−D変
換がいきおい不経済に行なわれることは明らかである。
グ信号を忠実に、アナログディジタル変換(以下、A−
D変換と称す)する場合が多々あるが、このような場合
に高速度なA−D変換益金用イいるとすれば、A−D変
換がいきおい不経済に行なわれることは明らかである。
よって本発明の目的は、高周波信号あるいは^周波成分
が含まれるアナログ信号を高速に、しかも経済的にA、
−D変換し得る方式を供するにある。
が含まれるアナログ信号を高速に、しかも経済的にA、
−D変換し得る方式を供するにある。
この目的のため本発明は、前段にサンプルホールド回路
を有する複数のA−D変換器に同一アナログ信号を時間
をずらしつつ周期的にA−D変換させる一方、各A−D
変換器より周期的に得られるA−D変換出力を1系続出
力として合成することによって、全体としてA−D変換
が高速に行なわれるようにしたことを特徴とする。
を有する複数のA−D変換器に同一アナログ信号を時間
をずらしつつ周期的にA−D変換させる一方、各A−D
変換器より周期的に得られるA−D変換出力を1系続出
力として合成することによって、全体としてA−D変換
が高速に行なわれるようにしたことを特徴とする。
以下、本発明を第1図、第2図により説明する。
第1図は本発明に係るA−D変換器の構成を示したもの
であり、1周期あるいは一定時間T内にアナログ信号A
DkNサンプリングする場合にはN個のA−D変換器2
(2t〜2n) を用意し、これらA−D変換器21
〜2nによって全体としてA−Di換が高速に行なわれ
るようにしたものである。この場合A−D変換器21〜
2n個々の、サンプルホールドに要する時間をも含めた
変換時間は勿論上記時間T以内される。
であり、1周期あるいは一定時間T内にアナログ信号A
DkNサンプリングする場合にはN個のA−D変換器2
(2t〜2n) を用意し、これらA−D変換器21
〜2nによって全体としてA−Di換が高速に行なわれ
るようにしたものである。この場合A−D変換器21〜
2n個々の、サンプルホールドに要する時間をも含めた
変換時間は勿論上記時間T以内される。
ここで第2図(a)〜(d)を参照して上記回路動作を
説明すれば以下のようである。即ち、A−D変換器21
〜2nは各々その前段にサンプ、ルホールド回路1(1
1〜In)を有しており、各サンプルホールド回路1、
〜1nにはアナログ信号ADが共通に入力されるように
なっている。この状態で各サンプルホールド回路11〜
1nに対して第2図(a)〜(d)に示す如くのタイミ
ングでサンプリングパルスを与えるようにすれば、サン
プルホールド回路11〜1nには時間T/N ’t−お
いて順次アナログ信号ADがサンプリングホールドされ
るものである。しかして、サンプリングホールド後各A
−D変換器21〜2nにホールドされたアナログ信号f
A/p変換せしめれば、各変換器21〜2nからは少
なくともサンプリング時点から時間T以内にA−D変換
出力が得られるわけである。よって、各変換器21〜2
nより得られるA−D変換出力をマルチプレクサ5に入
力せしめた状態でマルチプレクサ6を適当に制御すれば
、マルチプレクサ6からは一定時間T/N間隔でA−D
変換出力が1系統のディジタル信号DDとして順次選択
出力されるものである。変換時間が比較的大きい場合で
あってもA−D変換器を複数用い、上記の如くタイミン
グでサンプリングホールド、A−D変換、A−D変換出
力の取込を制、御する場合は、高周波信号あるいは高周
蛎成分を含むアナログ信号ADを忠実にA−D変換し得
、あたかも変換時間が1/NとされたA−D変換器と同
様に動作するわけである。ただ異なるところは時間遅れ
だけである。A−D変換器21〜2n各々の変換時間は
一足であるから、マルチプレクサ3より得られるディジ
タル信号DDはマルチプレクサ5に対する選択出力制御
タイミング如何によって蛾も少なくてその変換時間程度
、最も多くて時間T程度サンプリング時点から遅れて得
られるからである。
説明すれば以下のようである。即ち、A−D変換器21
〜2nは各々その前段にサンプ、ルホールド回路1(1
1〜In)を有しており、各サンプルホールド回路1、
〜1nにはアナログ信号ADが共通に入力されるように
なっている。この状態で各サンプルホールド回路11〜
1nに対して第2図(a)〜(d)に示す如くのタイミ
ングでサンプリングパルスを与えるようにすれば、サン
プルホールド回路11〜1nには時間T/N ’t−お
いて順次アナログ信号ADがサンプリングホールドされ
るものである。しかして、サンプリングホールド後各A
−D変換器21〜2nにホールドされたアナログ信号f
A/p変換せしめれば、各変換器21〜2nからは少
なくともサンプリング時点から時間T以内にA−D変換
出力が得られるわけである。よって、各変換器21〜2
nより得られるA−D変換出力をマルチプレクサ5に入
力せしめた状態でマルチプレクサ6を適当に制御すれば
、マルチプレクサ6からは一定時間T/N間隔でA−D
変換出力が1系統のディジタル信号DDとして順次選択
出力されるものである。変換時間が比較的大きい場合で
あってもA−D変換器を複数用い、上記の如くタイミン
グでサンプリングホールド、A−D変換、A−D変換出
力の取込を制、御する場合は、高周波信号あるいは高周
蛎成分を含むアナログ信号ADを忠実にA−D変換し得
、あたかも変換時間が1/NとされたA−D変換器と同
様に動作するわけである。ただ異なるところは時間遅れ
だけである。A−D変換器21〜2n各々の変換時間は
一足であるから、マルチプレクサ3より得られるディジ
タル信号DDはマルチプレクサ5に対する選択出力制御
タイミング如何によって蛾も少なくてその変換時間程度
、最も多くて時間T程度サンプリング時点から遅れて得
られるからである。
以上説明したように本発明は、複数のA−D変換器に同
一アナログ信号を時間をずらしつつ周期的にA−D変換
させる一方、それら複数のA−D変換器の出力を時間を
ずらしつつ周期的に取り込み1系統のディジタル信号と
して合成するようにしたものである。したがって本発明
によれば、A−D変換器自体の変換時間が比較的大きい
場合であっても高周波信号あるいは高周波成分が含まれ
るアナログ信号全高速に、しかも経済的にA−D!快し
得るという効果が得られる。
一アナログ信号を時間をずらしつつ周期的にA−D変換
させる一方、それら複数のA−D変換器の出力を時間を
ずらしつつ周期的に取り込み1系統のディジタル信号と
して合成するようにしたものである。したがって本発明
によれば、A−D変換器自体の変換時間が比較的大きい
場合であっても高周波信号あるいは高周波成分が含まれ
るアナログ信号全高速に、しかも経済的にA−D!快し
得るという効果が得られる。
第1図は、本発明に係るA−D変換器の一般的構成を示
す図、第2図(a)、 (b)、 (c)、 (d)は
、第1図におけるサンプリングホールド回路各々に対し
て与えられるサンプリングパルスのタイミング説明図で
ある、。 1(11〜In)・・・サンプルホールド回路、2(2
,〜2n)・・・A−D変換器、3・・・マルチプレク
サ。 代理人 弁理士 秋 本 正 実
す図、第2図(a)、 (b)、 (c)、 (d)は
、第1図におけるサンプリングホールド回路各々に対し
て与えられるサンプリングパルスのタイミング説明図で
ある、。 1(11〜In)・・・サンプルホールド回路、2(2
,〜2n)・・・A−D変換器、3・・・マルチプレク
サ。 代理人 弁理士 秋 本 正 実
Claims (1)
- 前段にサンプルホールド回路を有する複数のアナログデ
ィジタル変換器に同一アナログ信号を互いに時間をずら
した状態で周期的にアナログディジタル変換させる一方
、該複数のアナログディジタル変換器より得られるアナ
ログディジタル変換出力を周期的、且つ選択的に取り込
み1系統のディジタル信号として合成すること’t%徴
とするアナログディジタル変換方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10888881A JPS5810921A (ja) | 1981-07-14 | 1981-07-14 | アナログデイジタル変換方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10888881A JPS5810921A (ja) | 1981-07-14 | 1981-07-14 | アナログデイジタル変換方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5810921A true JPS5810921A (ja) | 1983-01-21 |
Family
ID=14496138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10888881A Pending JPS5810921A (ja) | 1981-07-14 | 1981-07-14 | アナログデイジタル変換方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5810921A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043922A (ja) * | 1983-08-22 | 1985-03-08 | Toko Inc | アナログディジタル変換装置 |
JPS6454428U (ja) * | 1987-09-29 | 1989-04-04 | ||
JPH0454713A (ja) * | 1990-06-25 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理回路 |
JP2008527925A (ja) * | 2005-01-12 | 2008-07-24 | テラネティクス インコーポレイテッド | 高速サンプリングアーキテクチャ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS504969A (ja) * | 1973-05-16 | 1975-01-20 | ||
JPS5216154A (en) * | 1975-07-30 | 1977-02-07 | Hitachi Denshi Ltd | High speed ad converter of multi processing system |
JPS5246656B2 (ja) * | 1973-01-10 | 1977-11-26 |
-
1981
- 1981-07-14 JP JP10888881A patent/JPS5810921A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5246656B2 (ja) * | 1973-01-10 | 1977-11-26 | ||
JPS504969A (ja) * | 1973-05-16 | 1975-01-20 | ||
JPS5216154A (en) * | 1975-07-30 | 1977-02-07 | Hitachi Denshi Ltd | High speed ad converter of multi processing system |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043922A (ja) * | 1983-08-22 | 1985-03-08 | Toko Inc | アナログディジタル変換装置 |
JPS6454428U (ja) * | 1987-09-29 | 1989-04-04 | ||
JPH0454713A (ja) * | 1990-06-25 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理回路 |
JP2008527925A (ja) * | 2005-01-12 | 2008-07-24 | テラネティクス インコーポレイテッド | 高速サンプリングアーキテクチャ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE29938T1 (de) | Verfahren und anordnung zur direkt digitalen/digitalen abtastratenumsetzung. | |
US4101964A (en) | Digital filter for pulse code modulation signals | |
JPS57208768A (en) | Digitizing system for video signal | |
JPS5793726A (en) | A/d converter | |
JPS5810921A (ja) | アナログデイジタル変換方式 | |
JPS6125392A (ja) | カラ−ビデオ信号処理装置 | |
JPH0645936A (ja) | アナログ・デジタル変換方式 | |
JPS60160222A (ja) | 信号変換装置 | |
JP2644682B2 (ja) | 相関処理回路 | |
US5055917A (en) | Output apparatus for image signals | |
JPS61179619A (ja) | 信号変換器 | |
JP2638814B2 (ja) | 並列形ad変換器 | |
JPH0927750A (ja) | アナログデジタル変換器 | |
JPS6043922A (ja) | アナログディジタル変換装置 | |
JPS58159023A (ja) | アナログ・デジタル変換回路 | |
JPS61122741A (ja) | デ−タアクイジシヨンシステム | |
JPH03238923A (ja) | A/d変換装置 | |
JPS60130261A (ja) | 主走査線密度変換方式 | |
JPS6029029A (ja) | Ad変換器 | |
JPH0865165A (ja) | Ad変換器 | |
SU1478347A1 (ru) | Устройство дл измерени уровн шума в паузах речи | |
JPS5812423A (ja) | 多入力デジタル・アナログ変換方式 | |
SU1092721A1 (ru) | Способ автоматического выбора диапазона аналого-цифрового преобразовани и устройство дл его осуществлени | |
JPH07177032A (ja) | アナログ−デジタル変換装置 | |
JPH0715326A (ja) | 信号変換装置 |