JPS58106545A - 露光方法 - Google Patents
露光方法Info
- Publication number
- JPS58106545A JPS58106545A JP56205689A JP20568981A JPS58106545A JP S58106545 A JPS58106545 A JP S58106545A JP 56205689 A JP56205689 A JP 56205689A JP 20568981 A JP20568981 A JP 20568981A JP S58106545 A JPS58106545 A JP S58106545A
- Authority
- JP
- Japan
- Prior art keywords
- marker
- film
- spacer
- resist
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、光、電子ビームおよびX線等を用いる露光方
法の改良に関する。
法の改良に関する。
発明の技術的背景とその問題点
最近、Jounal of 5cience and
Technolog)r+1見PI 620 (197
9)に見られるように、被加工基板に凹凸が存在する場
合にも高精度の・ぐターンを形成する技術が開発さ扛て
いる。
Technolog)r+1見PI 620 (197
9)に見られるように、被加工基板に凹凸が存在する場
合にも高精度の・ぐターンを形成する技術が開発さ扛て
いる。
この技術では、まず第1図(a)に示す如く基板1上に
設けられた被加工物2上にスペーサ膜3を回転塗布し、
このスペーサ膜3土にトランスファ刃側4およびレゾス
ト5を被着する。
設けられた被加工物2上にスペーサ膜3を回転塗布し、
このスペーサ膜3土にトランスファ刃側4およびレゾス
ト5を被着する。
ここで、スペーサ膜3は回転塗布によシ被加工物2土に
形成されるので、その表面は基板1の凹凸に拘らす略平
坦となる。スペーサ膜3の膜厚が小さいとスペーサ材表
面に基板の凹凸の影響が現われるので、スペーサ膜表面
の平坦性全確実にするためスペーサM3の膜厚としては
通常2〜3〔μm)が選は扛る。トランスファ膜4には
、スペーサ膜3を反応性イオンエツチング法やイオンビ
ームエツチング法等で加工する際にマスクとして利用で
きる物質が選ばれる。
形成されるので、その表面は基板1の凹凸に拘らす略平
坦となる。スペーサ膜3の膜厚が小さいとスペーサ材表
面に基板の凹凸の影響が現われるので、スペーサ膜表面
の平坦性全確実にするためスペーサM3の膜厚としては
通常2〜3〔μm)が選は扛る。トランスファ膜4には
、スペーサ膜3を反応性イオンエツチング法やイオンビ
ームエツチング法等で加工する際にマスクとして利用で
きる物質が選ばれる。
次に、第1図(b)に示す如く前記レノスト5を所望・
やターンに露光し現像したのち、レジスト5をマスクと
してトランスファ膜4全エツチングする。就いて、トラ
ンスファ膜4をマスクとしてスペーサ膜3をエツチング
Liのち、スペーサ膜3をマスクとして被カロエ物2を
エツチングする。しかるのち、トランスファ膜3を除去
することによって第1図(C)に示す如く被加工物2が
所望iRパターン加工されることになる。ここで、前言
己レジスト5は基板1の凹凸の影響を受けることなく平
坦な表面に形成さnている。このため、基板11の凹凸
に起因する露光特性の劣化を招くこと□ なく、良好な露光全行い得る。このように、スペーサ膜
3、トランスファ膜4およびレジスト5を用いる多層構
造方式は、基板11の凹凸の影響を受けずに露光できる
優れた技術である。なお、レジスト5とスペーサ膜3と
の組み合わせによってはトランスファ膜4を用いカい場
合もある。
やターンに露光し現像したのち、レジスト5をマスクと
してトランスファ膜4全エツチングする。就いて、トラ
ンスファ膜4をマスクとしてスペーサ膜3をエツチング
Liのち、スペーサ膜3をマスクとして被カロエ物2を
エツチングする。しかるのち、トランスファ膜3を除去
することによって第1図(C)に示す如く被加工物2が
所望iRパターン加工されることになる。ここで、前言
己レジスト5は基板1の凹凸の影響を受けることなく平
坦な表面に形成さnている。このため、基板11の凹凸
に起因する露光特性の劣化を招くこと□ なく、良好な露光全行い得る。このように、スペーサ膜
3、トランスファ膜4およびレジスト5を用いる多層構
造方式は、基板11の凹凸の影響を受けずに露光できる
優れた技術である。なお、レジスト5とスペーサ膜3と
の組み合わせによってはトランスファ膜4を用いカい場
合もある。
ところが、上述した多層構造方式の露光方法にあっては
、その位置合わせに問題があった。この問題全第2図を
用い電子ビーム露光を例にとシ説明する。位置合わせに
は凹状或いは凸状の位置合わせ用マーカが利用されるが
、この場合凸状のマーカ6とする。基板1土に設けられ
たマーカ6を電子ビーム7で走査し、マーカ6から発生
する反射電子8の信号をもとにして露光するパターンの
位置が決められる。この場合、マーカ6の土に膜厚の大
きい多層構造、つまりスペーサ膜3およびトランスファ
膜4が存在すると、電子ビーム7はマーカ6に到達する
貰でに多層構造内で減衰と散乱を受ける。貰た、反射電
子8でも同様に多層構造内で減衰と散乱を受ける。その
結果、反射電子−@号の強度およびコントラストが低下
し、高精度の位置合わせが困難となる。なお、この問題
は光露光、X線露光、イオンビーム露光においても同様
である。
、その位置合わせに問題があった。この問題全第2図を
用い電子ビーム露光を例にとシ説明する。位置合わせに
は凹状或いは凸状の位置合わせ用マーカが利用されるが
、この場合凸状のマーカ6とする。基板1土に設けられ
たマーカ6を電子ビーム7で走査し、マーカ6から発生
する反射電子8の信号をもとにして露光するパターンの
位置が決められる。この場合、マーカ6の土に膜厚の大
きい多層構造、つまりスペーサ膜3およびトランスファ
膜4が存在すると、電子ビーム7はマーカ6に到達する
貰でに多層構造内で減衰と散乱を受ける。貰た、反射電
子8でも同様に多層構造内で減衰と散乱を受ける。その
結果、反射電子−@号の強度およびコントラストが低下
し、高精度の位置合わせが困難となる。なお、この問題
は光露光、X線露光、イオンビーム露光においても同様
である。
発明の目的
本発明の目的は、スペーサ膜やトランスファ膜等の多層
構造内での電子、イオン、光或いはX線の減衰や散乱等
を小さくすることができ、位置合わせ精度の向上に寄与
し得る露光方法を提供することにある。
構造内での電子、イオン、光或いはX線の減衰や散乱等
を小さくすることができ、位置合わせ精度の向上に寄与
し得る露光方法を提供することにある。
発明の概要
本発明の骨子は、マーカの高さとスペーサ膜の膜厚との
関係が信号発生に及ぼす影響をつきとめ、マーカの高さ
とスペーサ膜の膜厚との関係を適当な条件に規定するこ
とによって、前記位置合わせ精度低下の問題を解決する
ことにある。すなわち、回転塗布法によりスペーサ膜を
設けるに際し、第3図に示す如く基板11土に設けられ
た凸状のマーカ12の高さよシスペーサ膜13の膜厚を
小さくすると、マーカ12土にはほとんどスペーサ膜J
3が形成さ扛す、マ5− 一力12の原型がそのまま保たれる。このスペーサ膜1
3土に薄いトランスファ膜14および電子ビームレジス
ト15を被着し、電子ビーム走査で位置合わせを実施す
ると前記第2図に示した従来法に比して信号の強度およ
びコントラストが飛躍的に向上し、位置合わせ精度が大
幅に改善されることが判明した。そしてこの場合、レジ
スト15の露光精度はトランスファ膜13を用いない従
来法に比して十分高かった。凍だ、第4図に示す如くス
ペーサ膜13の膜厚がマーカ12の高さよシ小さく、ス
ペーサ膜13およびトランスファ膜14の膜厚の合計が
マーカ12の高さよシ大きくても従来よ)位置合わせ精
度が大幅に改善さrた。さらに、$5図に示す如くトラ
ンスファ膜14を用いない多層構造方式の場合、スペー
サ膜13のM厚をマーカ12の高さよシ小さくすればよ
い。
関係が信号発生に及ぼす影響をつきとめ、マーカの高さ
とスペーサ膜の膜厚との関係を適当な条件に規定するこ
とによって、前記位置合わせ精度低下の問題を解決する
ことにある。すなわち、回転塗布法によりスペーサ膜を
設けるに際し、第3図に示す如く基板11土に設けられ
た凸状のマーカ12の高さよシスペーサ膜13の膜厚を
小さくすると、マーカ12土にはほとんどスペーサ膜J
3が形成さ扛す、マ5− 一力12の原型がそのまま保たれる。このスペーサ膜1
3土に薄いトランスファ膜14および電子ビームレジス
ト15を被着し、電子ビーム走査で位置合わせを実施す
ると前記第2図に示した従来法に比して信号の強度およ
びコントラストが飛躍的に向上し、位置合わせ精度が大
幅に改善されることが判明した。そしてこの場合、レジ
スト15の露光精度はトランスファ膜13を用いない従
来法に比して十分高かった。凍だ、第4図に示す如くス
ペーサ膜13の膜厚がマーカ12の高さよシ小さく、ス
ペーサ膜13およびトランスファ膜14の膜厚の合計が
マーカ12の高さよシ大きくても従来よ)位置合わせ精
度が大幅に改善さrた。さらに、$5図に示す如くトラ
ンスファ膜14を用いない多層構造方式の場合、スペー
サ膜13のM厚をマーカ12の高さよシ小さくすればよ
い。
本発明はこのような点に着目し、凸状の位置合わせ用マ
ーカが設けられた半導体基板上に上記マーカの高さよシ
厚みの小さいスペーサ膜或6一 いは該スペーサ膜とトランスファ膜とを設けたのち、上
記スペーサ膜或いはトランスファ膜上に感光性、感荷電
粒子性或いは感X線性のレジストを設け、仄いて前記マ
ーカ金柑いて位置合わせしたのち上記レジス)k所望パ
ターンに露光するようにした方法である。
ーカが設けられた半導体基板上に上記マーカの高さよシ
厚みの小さいスペーサ膜或6一 いは該スペーサ膜とトランスファ膜とを設けたのち、上
記スペーサ膜或いはトランスファ膜上に感光性、感荷電
粒子性或いは感X線性のレジストを設け、仄いて前記マ
ーカ金柑いて位置合わせしたのち上記レジス)k所望パ
ターンに露光するようにした方法である。
発明の効果
本発明によnば、被加工基板の凹凸に起因する露光精度
低下を防止できるのは勿論、スに一す膜やトランスファ
膜等からなる多層構造内での電子、イオン、光或いはX
線の減衰および散乱を小さくすることができるので、位
置合わせ用マーカ全利用する位置合わせ精度の大幅な向
上をはかり得る。
低下を防止できるのは勿論、スに一す膜やトランスファ
膜等からなる多層構造内での電子、イオン、光或いはX
線の減衰および散乱を小さくすることができるので、位
置合わせ用マーカ全利用する位置合わせ精度の大幅な向
上をはかり得る。
発明の実施例
第6図(a)〜(C)は本発明の一実施例に係わる露光
工程を示す断面図である。ます、第6図(a)に示す如
く面方位(100)のシリコンウェーハ・21の表面に
異方性湿式エツチング技術を用いて高は3〔μm〕の位
置合わせ用マーカ22を形成する。次いで、第6図(b
)に示す如くス啄−サ膜としてフォトレジスト23(商
品名0FPR−800、東京応化製)全膜厚2〔μm〕
だけ回転塗布する。
工程を示す断面図である。ます、第6図(a)に示す如
く面方位(100)のシリコンウェーハ・21の表面に
異方性湿式エツチング技術を用いて高は3〔μm〕の位
置合わせ用マーカ22を形成する。次いで、第6図(b
)に示す如くス啄−サ膜としてフォトレジスト23(商
品名0FPR−800、東京応化製)全膜厚2〔μm〕
だけ回転塗布する。
次に、スパッタ蒸着法を用い第6図(e)に示す如くト
ランスファ膜としてシリコン膜24を0.2〔μm〕だ
け被着し、このシリコン膜24上に電子ビームレジスト
(PMMA ) 25 f膜厚0.4〔μm〕だけ塗布
する。次に加速電圧20〔K■〕の電子ビームを用いて
マーカ22上を走査しマーカ検出を行ったところ、信号
強度およびコントラストが従来の2倍にも改善された。
ランスファ膜としてシリコン膜24を0.2〔μm〕だ
け被着し、このシリコン膜24上に電子ビームレジスト
(PMMA ) 25 f膜厚0.4〔μm〕だけ塗布
する。次に加速電圧20〔K■〕の電子ビームを用いて
マーカ22上を走査しマーカ検出を行ったところ、信号
強度およびコントラストが従来の2倍にも改善された。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記マーカとしては前記スペーサの影響を
受けることが少ない角錐形状かよシ有効であるが、凸形
状であれば用いてもよい。!、た、電子ビーム露光等の
荷電粒子を用いた露光ではスペーサ膜、トランスファ膜
およびレノストが絶縁性であるためにチャージアップに
よる位置合わせ不良が生じるが、この場合レジスト上に
導電膜を設けるようにすれはよい。また、電子ビーム露
光に限らす、光露光、X線露光およびイオンビーム露光
にも適用できるのは勿論のことである。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
い。例えば、前記マーカとしては前記スペーサの影響を
受けることが少ない角錐形状かよシ有効であるが、凸形
状であれば用いてもよい。!、た、電子ビーム露光等の
荷電粒子を用いた露光ではスペーサ膜、トランスファ膜
およびレノストが絶縁性であるためにチャージアップに
よる位置合わせ不良が生じるが、この場合レジスト上に
導電膜を設けるようにすれはよい。また、電子ビーム露
光に限らす、光露光、X線露光およびイオンビーム露光
にも適用できるのは勿論のことである。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
第1図(a)〜(c)は多層構造方式を用いた従来の露
光方法を示す断面図、第2図は上記従来方法の問題点を
説明するための断面図、第3図乃至第5図はそれぞれ本
発明の詳細な説明するための断面図、第6図(a)〜(
C)は本発明の一実施例に係わる露光工程を示す断面図
である。 11・・・基板、12・・・マーカ、13・・・スペー
サPIK、14・・・トランスファ膜M、15−レジス
ト、21・・・シリコンウェーハ、22・・・マーカ、
23・・・フォトレジスト、24・・・シリコンm、2
5・・・電子ビームレジスト。 出願人代理人 弁理士 鈴 江 武 彦9− 第3 図 第4図 第5図
光方法を示す断面図、第2図は上記従来方法の問題点を
説明するための断面図、第3図乃至第5図はそれぞれ本
発明の詳細な説明するための断面図、第6図(a)〜(
C)は本発明の一実施例に係わる露光工程を示す断面図
である。 11・・・基板、12・・・マーカ、13・・・スペー
サPIK、14・・・トランスファ膜M、15−レジス
ト、21・・・シリコンウェーハ、22・・・マーカ、
23・・・フォトレジスト、24・・・シリコンm、2
5・・・電子ビームレジスト。 出願人代理人 弁理士 鈴 江 武 彦9− 第3 図 第4図 第5図
Claims (3)
- (1)凸状の位置合わせ用マーカが設けられた半導体基
板上に上記マーカの高さより厚みの小すイスヘーサ膜或
いは該スペーサ膜とトランスファ膜とを設ける工程と、
上記スペーサ膜或いはトランスファ膜上に感光性、感荷
電粒子性或いは感X線性のレジストヲ設ける工程と、前
記マーカを用いて位置合わせしたのち上記レジストを所
望パターンに露光する工程とを具備したことを特徴とす
る露光方法。 - (2) 前記ス被−サ膜およびトランスファ膜の合計
厚みが前記マーカの高さより小さいことを特徴とする特
許請求の範囲第1項記載の露光方法0 - (3) 前記マーカの形状が角錐であること全特徴と
する特許請求の範囲第1項記載の露光方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56205689A JPS58106545A (ja) | 1981-12-19 | 1981-12-19 | 露光方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56205689A JPS58106545A (ja) | 1981-12-19 | 1981-12-19 | 露光方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58106545A true JPS58106545A (ja) | 1983-06-24 |
Family
ID=16511071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56205689A Pending JPS58106545A (ja) | 1981-12-19 | 1981-12-19 | 露光方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58106545A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4936930A (en) * | 1988-01-06 | 1990-06-26 | Siliconix Incorporated | Method for improved alignment for semiconductor devices with buried layers |
-
1981
- 1981-12-19 JP JP56205689A patent/JPS58106545A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4936930A (en) * | 1988-01-06 | 1990-06-26 | Siliconix Incorporated | Method for improved alignment for semiconductor devices with buried layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hatzakis | Electron resists for microcircuit and mask production | |
KR930000293B1 (ko) | 미세패턴형성방법 | |
US4352870A (en) | High resolution two-layer resists | |
US6051346A (en) | Process for fabricating a lithographic mask | |
JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
JPS58106545A (ja) | 露光方法 | |
JPS63244844A (ja) | イメージ形成方法 | |
JPS6246976B2 (ja) | ||
JPS61128251A (ja) | X線露光用マスク | |
JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
GB2109539A (en) | Electron beam alignment | |
JPH09306822A (ja) | プラズマエチング方法及びフォトマスクの製造方法 | |
JPH0226016A (ja) | 回路パターンの描画方法 | |
JPS607131A (ja) | パタ−ン形成方法 | |
JP3004240B2 (ja) | 貫通孔および埋め込みパターンの形成方法、ビーム調整方法、ならびに荷電ビーム露光方法 | |
JPS5934632A (ja) | X線マスクの製造方法 | |
JP4425720B2 (ja) | パターン形成方法 | |
JP2607460B2 (ja) | 露光方法 | |
JPH07325385A (ja) | ホトレジスト膜の形成方法とホトプレート | |
TW200841132A (en) | Electron lithography method | |
GB2064152A (en) | High-resolution Resist Composite | |
JP2561511B2 (ja) | マスクブランクス | |
JP2664218B2 (ja) | 白点修正方法 | |
JPS59107517A (ja) | パタ−ンの形成方法 | |
JPS6354726A (ja) | レジスト膜のエツチング方法 |