JPS58102532A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58102532A JPS58102532A JP20098081A JP20098081A JPS58102532A JP S58102532 A JPS58102532 A JP S58102532A JP 20098081 A JP20098081 A JP 20098081A JP 20098081 A JP20098081 A JP 20098081A JP S58102532 A JPS58102532 A JP S58102532A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- pellet
- thermal expansion
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体ペレットを鋼材に直接ダイボンディン
グする半導体装置に関し、特に大サイズのべシラトラ用
いてもペレットにクラックの発生がないなどの利点を有
する半導体装置である。
グする半導体装置に関し、特に大サイズのべシラトラ用
いてもペレットにクラックの発生がないなどの利点を有
する半導体装置である。
発明の技術的背景
従来、約６ｆｆロ以下というような小サイズのシリコン
ペレットヲ、コレクタ電極となる銅片（例えばステム）
に直接はんだ付けしてダイボンディングをした場合には
、１８０〜３５０℃のはんだ付は温度から常温にもどし
ても、ペレットサイズが小さいためクラックは発生しな
い。例えば、ペレットサイズが６Ｈ口であり、はんだ付
は温度が２７５℃である場合の熱収縮差を計算してみる
と、シリコンペレットは熱膨張°係数αがα＝ ７．３
Ｘ１０ ’ Ｕ’であるので約１１μｍ収縮し、一方銅
はα＝１７．０Ｘ１０−６℃−１であるので約２５．５
μｍ収縮し、両者の熱収縮差は約１４μｍである。この
ような熱収縮差によれば、シリコンペレットは凸状に反
っている筈であるが、この歪ははんだ層の弾性変形や塑
性変形によって緩和されて、実直にはクラックを起すま
でに至らない。
ペレットヲ、コレクタ電極となる銅片（例えばステム）
に直接はんだ付けしてダイボンディングをした場合には
、１８０〜３５０℃のはんだ付は温度から常温にもどし
ても、ペレットサイズが小さいためクラックは発生しな
い。例えば、ペレットサイズが６Ｈ口であり、はんだ付
は温度が２７５℃である場合の熱収縮差を計算してみる
と、シリコンペレットは熱膨張°係数αがα＝ ７．３
Ｘ１０ ’ Ｕ’であるので約１１μｍ収縮し、一方銅
はα＝１７．０Ｘ１０−６℃−１であるので約２５．５
μｍ収縮し、両者の熱収縮差は約１４μｍである。この
ような熱収縮差によれば、シリコンペレットは凸状に反
っている筈であるが、この歪ははんだ層の弾性変形や塑
性変形によって緩和されて、実直にはクラックを起すま
でに至らない。
しかし、シリコンペレットが約７ｆ１ロ以上に大きくな
ると、銅とシリコンとの熱収縮差による歪は大きくなり
、シリコンペレットにかかる応力が弾性限界を越えて、
ダイボンデインク後の冷却時或はその後の工程の温度サ
イクル中に、ペレットクラックが発生する。このため、
従来は、鋼材とシリコンペレットとの中間にシリコンと
熱膨張係数αが近い例えばＭｏ板やＷ板の熱緩衝板を介
してダイボンディングを行っていた。
ると、銅とシリコンとの熱収縮差による歪は大きくなり
、シリコンペレットにかかる応力が弾性限界を越えて、
ダイボンデインク後の冷却時或はその後の工程の温度サ
イクル中に、ペレットクラックが発生する。このため、
従来は、鋼材とシリコンペレットとの中間にシリコンと
熱膨張係数αが近い例えばＭｏ板やＷ板の熱緩衝板を介
してダイボンディングを行っていた。
これを第１図によって説明すると、ペレット１、熱緩衝
用Ｍｏ板２、コレクタ電極となる銅板６、セラミック絶
縁板４、放熱用銅ペース５からなり、これらははんだ層
７〜１０等によって固着されている。この場合、シリコ
ンペレットが１０ｆｆ口であり、はんだ付は温度２７５
℃であるとして、前記したと同様に、シリコンペレット
１とＭｏ板２との間の熱収縮差を計算すると、Ｍｏの熱
膨張係数αがα＝４．９〜５．ｌＸ１０”℃″″１であ
るので熱収縮差は約５，４−となる。同様Ｍｏ板２と銅
板６との間の熱収縮差は約３０μｍとなる。従ってシリ
コンペレットに加わる応力は小さいのでクラックは起ら
ず、Ｍｏ板は大きな応力を受けるが、縦弾性係数が大き
くまたシリコンペレットの厚さよりはるかに厚い０．５
〜ｔ、Ｏｎ或はそれ以上の厚さにし゛て゛あるために、
クラックや反りの発生、を抑えることかできる。
用Ｍｏ板２、コレクタ電極となる銅板６、セラミック絶
縁板４、放熱用銅ペース５からなり、これらははんだ層
７〜１０等によって固着されている。この場合、シリコ
ンペレットが１０ｆｆ口であり、はんだ付は温度２７５
℃であるとして、前記したと同様に、シリコンペレット
１とＭｏ板２との間の熱収縮差を計算すると、Ｍｏの熱
膨張係数αがα＝４．９〜５．ｌＸ１０”℃″″１であ
るので熱収縮差は約５，４−となる。同様Ｍｏ板２と銅
板６との間の熱収縮差は約３０μｍとなる。従ってシリ
コンペレットに加わる応力は小さいのでクラックは起ら
ず、Ｍｏ板は大きな応力を受けるが、縦弾性係数が大き
くまたシリコンペレットの厚さよりはるかに厚い０．５
〜ｔ、Ｏｎ或はそれ以上の厚さにし゛て゛あるために、
クラックや反りの発生、を抑えることかできる。
背景技術の問題点
以上のように、半導体ペレットヲ鋼材に直接ダイボンデ
ィングをするときは、ペレットに歪やクラックを発生す
るおそれがある。また、Ｍｏ板やＷ板など熱緩衝板を介
してダイボンディングをしたときは、半導体素子を実動
作させて発熱させると熱緩衝板による熱伝導性に損失が
生ずる。またＭ。
ィングをするときは、ペレットに歪やクラックを発生す
るおそれがある。また、Ｍｏ板やＷ板など熱緩衝板を介
してダイボンディングをしたときは、半導体素子を実動
作させて発熱させると熱緩衝板による熱伝導性に損失が
生ずる。またＭ。
板などは高価であるので装置の原価高となるのは避けら
れない。
れない。
発明の目的
本発明の目的は、鋼材の実質的な熱膨張係数を半導体ペ
レットの熱膨張係数に近づけた、銅又は銅合金からなる
部材を具備する半導体装置を提供 。
レットの熱膨張係数に近づけた、銅又は銅合金からなる
部材を具備する半導体装置を提供 。
することにある。また別の目的は、特に大サイズの半導
体ペレットであっても、ペレットに歪やり ゛ラッ
クを生ぜずに、鋼材に直接ダイポンディングをすること
ができる半導体装置を提供すること、さらにペレットか
らの放熱特性のよい半導体装置を提供することにある。
体ペレットであっても、ペレットに歪やり ゛ラッ
クを生ぜずに、鋼材に直接ダイポンディングをすること
ができる半導体装置を提供すること、さらにペレットか
らの放熱特性のよい半導体装置を提供することにある。
発明の概要
既に、銅とセラミックのような非金属耐火材料と全接触
させて配置し、反応性雰囲気中で加熱して生成する共晶
を利用して両者を強靭に接合すること、接合させたもの
から回路パターンを形成すること、およびこの方法によ
り非金属耐火材料間の気密封止をすることは知られてい
る（％開昭４９−１７３８１ ）。また本発明者らは、
適量の酸素を含有させた銅や銅合金と非金属耐火材料と
を、不活性ガス雰囲気中で接触加熱しても、同様な共晶
により接合することを確認している。
させて配置し、反応性雰囲気中で加熱して生成する共晶
を利用して両者を強靭に接合すること、接合させたもの
から回路パターンを形成すること、およびこの方法によ
り非金属耐火材料間の気密封止をすることは知られてい
る（％開昭４９−１７３８１ ）。また本発明者らは、
適量の酸素を含有させた銅や銅合金と非金属耐火材料と
を、不活性ガス雰囲気中で接触加熱しても、同様な共晶
により接合することを確認している。
本発明者らは、かかる共晶によって非金属耐火材料上に
接合された銅の熱膨張係数が、シリコンなど半導体ベレ
ットのそれに著しく近づき、熱緩衝板を介在させずに４
０３１１１１０というような大サイズのペレットを直接
接合基板の銅面にダイボンディングしてもペレットクラ
ックを生じないこと、加えてペレットからの熱放散性が
向上すること見出して本発明をなすに至った。
接合された銅の熱膨張係数が、シリコンなど半導体ベレ
ットのそれに著しく近づき、熱緩衝板を介在させずに４
０３１１１１０というような大サイズのペレットを直接
接合基板の銅面にダイボンディングしてもペレットクラ
ックを生じないこと、加えてペレットからの熱放散性が
向上すること見出して本発明をなすに至った。
即ち、本発明は、銅又は銅合金のシートラ、非金属耐火
材料板の少なくとも一面に接触させて配置し、加熱して
生成する共晶を利用して接合した基板と、該基板の銅又
は銅合金面にダイボンディングした半導体ペレットとを
具備することを特徴とする半導体装置である。
材料板の少なくとも一面に接触させて配置し、加熱して
生成する共晶を利用して接合した基板と、該基板の銅又
は銅合金面にダイボンディングした半導体ペレットとを
具備することを特徴とする半導体装置である。
先ず、加熱して生成する共晶を、銅と酸素との共晶を例
にとって説明する。酸素１ｔｏ、ｏｏｓ重量％以上０・
３９重量−未満含有した銅を、１０６５℃に加熱すると
、α銅とＣｕ２Ｏとの共融体（その温度での酸素含量は
０．３９重量％である）と固体α銅とが共存する。そし
てこの共存状態は１０６５〜１０８３℃の範囲内で保持
される。この共存状態において銅はシート原形を止めか
つその表面は共融体によって濡れてくる。そしてこの共
存状態の銅シートとセラミックのような非金属耐火材料
板とを接触させて冷却すれば、シート表面の共融体はα
銅とＣｕ２Ｏとの共晶となって固化し、銅シートをセラ
ミ、りに接合させることができる。
にとって説明する。酸素１ｔｏ、ｏｏｓ重量％以上０・
３９重量−未満含有した銅を、１０６５℃に加熱すると
、α銅とＣｕ２Ｏとの共融体（その温度での酸素含量は
０．３９重量％である）と固体α銅とが共存する。そし
てこの共存状態は１０６５〜１０８３℃の範囲内で保持
される。この共存状態において銅はシート原形を止めか
つその表面は共融体によって濡れてくる。そしてこの共
存状態の銅シートとセラミックのような非金属耐火材料
板とを接触させて冷却すれば、シート表面の共融体はα
銅とＣｕ２Ｏとの共晶となって固化し、銅シートをセラ
ミ、りに接合させることができる。
このような共晶として、上記した銅／酸素共晶以外にも
、銅／燐、銅／硫黄、その他の元素との共晶が利用でき
ることが特開昭４９−１７３８１号に開示されている。
、銅／燐、銅／硫黄、その他の元素との共晶が利用でき
ることが特開昭４９−１７３８１号に開示されている。
また、銅に代えてベリリウム、ニッケル、銀、アルミニ
ウム、亜鉛、錫、鉛等との銅合金も使用できる。
ウム、亜鉛、錫、鉛等との銅合金も使用できる。
共晶生成のための酸素などの元素は、特開昭４９−１７
３８１号の開示のように反応性ガス雰囲気から供給させ
てもよいが、ｏ、ｏｏｓ重量％以上０．３９重量−未満
の酸素を含有する銅を非反応性雰囲気中で加熱するよう
に、予め銅シートに含有させた方が量産性に富み、良質
の接合基板かえられる。
３８１号の開示のように反応性ガス雰囲気から供給させ
てもよいが、ｏ、ｏｏｓ重量％以上０．３９重量−未満
の酸素を含有する銅を非反応性雰囲気中で加熱するよう
に、予め銅シートに含有させた方が量産性に富み、良質
の接合基板かえられる。
非金属耐火材料としては、アルミナ、べＩＪ ＩＪア、
フォルステライト、ジルコン、マグネシア、石英、スピ
ネル等が挙げられ、共晶はこれらすべての非金属耐火材
料に対して良好な接合を示す。前記のうちでも、熱膨張
係数が半導体ペレットのそれに近いか、或はそれより小
さいものが好ましい。
フォルステライト、ジルコン、マグネシア、石英、スピ
ネル等が挙げられ、共晶はこれらすべての非金属耐火材
料に対して良好な接合を示す。前記のうちでも、熱膨張
係数が半導体ペレットのそれに近いか、或はそれより小
さいものが好ましい。
発明の実施例
以下に実施例により本発明を具体的に説明する。
第２図に示す半導体素子において、基板２０は、９６チ
Ａｌ２Ｏ３のセラミック板（厚さ１．０ ＭＭ ） ２
１に、酸素含有量０．０４重量％の電解銅箔（厚さ２５
０μｍ）２２を密着させて、コンベア一式加熱炉中に仕
込み、Ｎ気流中１０７０℃に１０分間保持し、徐冷して
取り出して得たもので、銅箔がセラミック板に強固に接
合したものである。
Ａｌ２Ｏ３のセラミック板（厚さ１．０ ＭＭ ） ２
１に、酸素含有量０．０４重量％の電解銅箔（厚さ２５
０μｍ）２２を密着させて、コンベア一式加熱炉中に仕
込み、Ｎ気流中１０７０℃に１０分間保持し、徐冷して
取り出して得たもので、銅箔がセラミック板に強固に接
合したものである。
この基板２０上の銅表面の熱膨張係数αを測定したとこ
ろ、約１１ Ｘ １０” ’Ｃ”程度であった。これは
α＝７．７Ｘ１０″℃−１であるアルミナによって、α
−１７，０Ｘ１０”℃−１の銅が実質的に熱膨張係数が
低下したものである。この１１ Ｘ １０−６℃−１の
熱膨張係数をもつ基板上の銅と１５１１１０のシリコン
ペレットとの間の、温度差２５０℃における熱収縮差を
計算してみると約１４μｍであって、この程度の数値で
あればペレットクラックが生じないと予想できる。そし
て実際にダイボンディングしても割れず、その後の温度
サイクル試験（−５５℃〜１５０℃）でも半導体装置の
特性異常が認められなかった。
ろ、約１１ Ｘ １０” ’Ｃ”程度であった。これは
α＝７．７Ｘ１０″℃−１であるアルミナによって、α
−１７，０Ｘ１０”℃−１の銅が実質的に熱膨張係数が
低下したものである。この１１ Ｘ １０−６℃−１の
熱膨張係数をもつ基板上の銅と１５１１１０のシリコン
ペレットとの間の、温度差２５０℃における熱収縮差を
計算してみると約１４μｍであって、この程度の数値で
あればペレットクラックが生じないと予想できる。そし
て実際にダイボンディングしても割れず、その後の温度
サイクル試験（−５５℃〜１５０℃）でも半導体装置の
特性異常が認められなかった。
基板上の銅の熱膨張係数の低下は一次的に銅シートの厚
さとセラミック片の厚さによって決まる。
さとセラミック片の厚さによって決まる。
その低下は、共晶の種類によってはほぼ変らず、銅・銅
合金や七ラミックの種類によっては水準が異なるだけで
ある。第６図に、アルミナ（ＩＭＭ厚Ａ曲線、２ｆｆ厚
Ｂ曲線）を用い銅厚を変えたときの熱膨張係数の関係を
示す。第３図でわかるように、銅厚が０．６Ｈ以下にな
ると（銅の弾性限界をこえたためであろう）、セラミッ
クの熱膨張係数ニ近ツイテくる。従って、最も好ましい
銅とセラミックの組合せの一例を挙げれば、２Ｍ厚のセ
ラミックに５０ ｐｍ厚の銅箔の組合せであって、この
場合ペレットのはんだ付けを歪が生じないように理想的
に行えば、４０ｊｌｆｆ口以上のペレットも熱緩衝板な
しにダイボンディングできることがわかった。
合金や七ラミックの種類によっては水準が異なるだけで
ある。第６図に、アルミナ（ＩＭＭ厚Ａ曲線、２ｆｆ厚
Ｂ曲線）を用い銅厚を変えたときの熱膨張係数の関係を
示す。第３図でわかるように、銅厚が０．６Ｈ以下にな
ると（銅の弾性限界をこえたためであろう）、セラミッ
クの熱膨張係数ニ近ツイテくる。従って、最も好ましい
銅とセラミックの組合せの一例を挙げれば、２Ｍ厚のセ
ラミックに５０ ｐｍ厚の銅箔の組合せであって、この
場合ペレットのはんだ付けを歪が生じないように理想的
に行えば、４０ｊｌｆｆ口以上のペレットも熱緩衝板な
しにダイボンディングできることがわかった。
次に、銅厚がＩＢでセラミックと同厚であり、この銅を
セラミック片面に接合した場合には、±１チ程度の反り
が生ずる。銅厚がセラミック厚以上となると更に反りが
大となり、そのためにペレットクラックが発生するよう
になる。この場合の一つの対策としては、第２図に示す
ように、セミラック板の両面に夫々銅箔２２．２３ （
２枚の銅箔は同厚であることが好ましい）を同時に接合
すれば反りを回避できる。また別の対策としては、ＩＭ
Ｍ厚の銅を接合するのにｏ、５８Ｍ厚の銅箔を２枚重ね
て接合することも↓い。しかし、両面に銅を接合する場
合銅厚がセラミック厚よりはるかに厚いときは、勿論反
りはないが、ダイボンディングの時或はその後の温度サ
イクル時に、セラミ、り板の破損のおそれがある。
セラミック片面に接合した場合には、±１チ程度の反り
が生ずる。銅厚がセラミック厚以上となると更に反りが
大となり、そのためにペレットクラックが発生するよう
になる。この場合の一つの対策としては、第２図に示す
ように、セミラック板の両面に夫々銅箔２２．２３ （
２枚の銅箔は同厚であることが好ましい）を同時に接合
すれば反りを回避できる。また別の対策としては、ＩＭ
Ｍ厚の銅を接合するのにｏ、５８Ｍ厚の銅箔を２枚重ね
て接合することも↓い。しかし、両面に銅を接合する場
合銅厚がセラミック厚よりはるかに厚いときは、勿論反
りはないが、ダイボンディングの時或はその後の温度サ
イクル時に、セラミ、り板の破損のおそれがある。
本発明においてダイボンディングされる半導体ペレット
の種類は制限されない。なぜならば本発明は、銅の変更
された熱膨張係数を有利に利用するものであるからであ
る。そしてまた、はんだ付け、共晶接合、ろう付け、有
機接着剤付けなど、ダイボンディングの方法によっても
本発明は制限されない。
の種類は制限されない。なぜならば本発明は、銅の変更
された熱膨張係数を有利に利用するものであるからであ
る。そしてまた、はんだ付け、共晶接合、ろう付け、有
機接着剤付けなど、ダイボンディングの方法によっても
本発明は制限されない。
ペレットやセラミック板のクラック或は反りなどが発生
しないという面から実用的なものと確認できたペレット
サイズ、銅厚、セラミック厚の具体的組合せ範囲を第１
表に示す。
しないという面から実用的なものと確認できたペレット
サイズ、銅厚、セラミック厚の具体的組合せ範囲を第１
表に示す。
第１表
１４ ０．４０ ０．５
１５ ０．５０ １．０
１６ ０．５０ ２．０
このように、本発明の基板上の銅は、共晶によって接合
されたものであるので、基板上の銅の熱膨張係数が非金
属耐火材料板の熱膨張係数に近づいたものとなり、半導
体ペレットの熱膨張係数との関係において利用すること
ができる。その利用の一つとして、従来熱緩衝板を介さ
ずに銅に直接グイボンディングできるシリコンペレット
のサイズが約６ｍ口以下であったものが、約７ｎロ以上
例えば４０１１１０のものを銅に直接ダイボンディング
することができる。このことは工程の単純化、高価なＭ
ｏ板の不要化など半導体装置のコストダウンに寄与する
ところが大きい。なお、本発明は、銅厚とセラミック厚
との関係によって制限されると解されてはならない。
されたものであるので、基板上の銅の熱膨張係数が非金
属耐火材料板の熱膨張係数に近づいたものとなり、半導
体ペレットの熱膨張係数との関係において利用すること
ができる。その利用の一つとして、従来熱緩衝板を介さ
ずに銅に直接グイボンディングできるシリコンペレット
のサイズが約６ｍ口以下であったものが、約７ｎロ以上
例えば４０１１１０のものを銅に直接ダイボンディング
することができる。このことは工程の単純化、高価なＭ
ｏ板の不要化など半導体装置のコストダウンに寄与する
ところが大きい。なお、本発明は、銅厚とセラミック厚
との関係によって制限されると解されてはならない。
さらに本発明の装置は、熱緩衝板がないこと及び銅と絶
縁層であるセラミック板との間に、はんだ層など固着層
がないことのために、ペレット下の銅が比較的薄、いも
のであっても、熱伝導性が高く、ペレットからの熱放散
性がよい。
縁層であるセラミック板との間に、はんだ層など固着層
がないことのために、ペレット下の銅が比較的薄、いも
のであっても、熱伝導性が高く、ペレットからの熱放散
性がよい。
具体的に説明すると、第４図（＆）に示す従来例の熱抵
抗Ｒｉｈ（Ｊ−ｃ）＝０．１７〜０．２２℃／Ｗ、第４
図（ｂ）に示す参考例の熱抵抗Ｒ−０，３０〜０．３６
℃席、第ｔｈ（ｊ−ｅ）− ４図（ｅ）の実施例の熱抵抗Ｒｔｈ（ｊ−ｃ） ” ０
．２２〜０．２６℃席であった。ただし、４１は１３．
６１ｆｌ１口のシリコンペレット、４２は０．５ｆｆ厚
のＭｏ板、４３は３．５１１’ｌｌ厚のＣｕ板、４４は
０．５１ｆｌ厚のアルミナ板、４５は３Ｈ厚のＣｕベー
ス、４６はＣｕシー） ０．２５１１１１／アルミナ
′・板０．５ ｙｎｘ ／ Ｃｕシート０．２５
ｆｆ組合せの本発明による共晶接合基板であり、Ｓは
固着はんだ層である。
抗Ｒｉｈ（Ｊ−ｃ）＝０．１７〜０．２２℃／Ｗ、第４
図（ｂ）に示す参考例の熱抵抗Ｒ−０，３０〜０．３６
℃席、第ｔｈ（ｊ−ｅ）− ４図（ｅ）の実施例の熱抵抗Ｒｔｈ（ｊ−ｃ） ” ０
．２２〜０．２６℃席であった。ただし、４１は１３．
６１ｆｌ１口のシリコンペレット、４２は０．５ｆｆ厚
のＭｏ板、４３は３．５１１’ｌｌ厚のＣｕ板、４４は
０．５１ｆｌ厚のアルミナ板、４５は３Ｈ厚のＣｕベー
ス、４６はＣｕシー） ０．２５１１１１／アルミナ
′・板０．５ ｙｎｘ ／ Ｃｕシート０．２５
ｆｆ組合せの本発明による共晶接合基板であり、Ｓは
固着はんだ層である。
本発明の装置の一例として第５図（ａ）の回路構成のも
のを第５図（ｂ）の構造とした電力用モジュール１挙げ
る。
のを第５図（ｂ）の構造とした電力用モジュール１挙げ
る。
発明の効果
本発明によれば、銅又は銅合金のシートが共晶によって
非金属耐火材料板に接合された基板は、基板の銅又は銅
合金表面の熱膨張係数が実質的に低下するので、銅又は
銅合金面に熱緩衝板を介さずに半導体ペレッｌダイボン
デインクしてもペレットクラックを生ずるおそれがなく
、ペレットに発生する熱の放散もよく、製作工程が簡単
となり、高価な熱緩衝板を必要としないなど数々の利点
を生ずる。
非金属耐火材料板に接合された基板は、基板の銅又は銅
合金表面の熱膨張係数が実質的に低下するので、銅又は
銅合金面に熱緩衝板を介さずに半導体ペレッｌダイボン
デインクしてもペレットクラックを生ずるおそれがなく
、ペレットに発生する熱の放散もよく、製作工程が簡単
となり、高価な熱緩衝板を必要としないなど数々の利点
を生ずる。
第１図は熱緩衝板が必要な従来例の半導体装置を示す側
面図、第２図は本発明の実施例の半導体装置の側面図、
第６図は本発明における銅厚−セラミック厚−基板上銅
面熱膨張係数の関係を示すグラフ、第４図は従来例（同
図６））、参考例（同図（ｂ））、実施例（同図（Ｃ）
）の熱抵抗試験試料の説明図、第５図は本発明の具体例
の回路構成歯（同図（ａ））及び分解斜視図（同図Φ）
）である。 特許出願人 東京芝浦電気株式会’？ｆ 。
面図、第２図は本発明の実施例の半導体装置の側面図、
第６図は本発明における銅厚−セラミック厚−基板上銅
面熱膨張係数の関係を示すグラフ、第４図は従来例（同
図６））、参考例（同図（ｂ））、実施例（同図（Ｃ）
）の熱抵抗試験試料の説明図、第５図は本発明の具体例
の回路構成歯（同図（ａ））及び分解斜視図（同図Φ）
）である。 特許出願人 東京芝浦電気株式会’？ｆ 。
Claims (1)
- 【特許請求の範囲】 １ 銅又は銅合金のシートラ、非金属耐火材料板の少な
くとも一面に接触させて配置し、加熱して生成する共晶
を利用して接合した基板と、該基板の銅又は銅合金面に
ダイボンディングした半導体ペレットとを具備すること
を特徴とする一半導体装置。 ２ 基板を接合するに用いる銅又は銅合金のシートが、
非金属耐火材料板の厚さより厚くないものである、特許
請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20098081A JPS58102532A (ja) | 1981-12-15 | 1981-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20098081A JPS58102532A (ja) | 1981-12-15 | 1981-12-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58102532A true JPS58102532A (ja) | 1983-06-18 |
| JPH0376578B2 JPH0376578B2 (ja) | 1991-12-05 |
Family
ID=16433508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20098081A Granted JPS58102532A (ja) | 1981-12-15 | 1981-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58102532A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089935A (ja) * | 1983-10-21 | 1985-05-20 | Hitachi Ltd | 半導体装置 |
| US6605868B2 (en) * | 1998-12-10 | 2003-08-12 | Kabushiki Kaisha Toshiba | Insulating substrate including multilevel insulative ceramic layers joined with an intermediate layer |
| US7750310B2 (en) | 2005-08-16 | 2010-07-06 | Hitachi, Ltd. | Semiconductor radioactive ray detector, radioactive ray detection module, and nuclear medicine diagnosis apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4917381A (ja) * | 1972-04-20 | 1974-02-15 | ||
| JPS55128837A (en) * | 1979-03-28 | 1980-10-06 | Nec Corp | Base for mounting semiconductor chip |
-
1981
- 1981-12-15 JP JP20098081A patent/JPS58102532A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4917381A (ja) * | 1972-04-20 | 1974-02-15 | ||
| JPS55128837A (en) * | 1979-03-28 | 1980-10-06 | Nec Corp | Base for mounting semiconductor chip |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089935A (ja) * | 1983-10-21 | 1985-05-20 | Hitachi Ltd | 半導体装置 |
| US6605868B2 (en) * | 1998-12-10 | 2003-08-12 | Kabushiki Kaisha Toshiba | Insulating substrate including multilevel insulative ceramic layers joined with an intermediate layer |
| US7750310B2 (en) | 2005-08-16 | 2010-07-06 | Hitachi, Ltd. | Semiconductor radioactive ray detector, radioactive ray detection module, and nuclear medicine diagnosis apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0376578B2 (ja) | 1991-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4969738B2 (ja) | セラミックス回路基板およびそれを用いた半導体モジュール | |
| JP4015023B2 (ja) | 電子回路用部材及びその製造方法並びに電子部品 | |
| US4563383A (en) | Direct bond copper ceramic substrate for electronic applications | |
| JPH0261539B2 (ja) | ||
| JP7159395B2 (ja) | 回路基板および半導体モジュール | |
| JP2002043482A (ja) | 電子回路用部材及びその製造方法並びに電子部品 | |
| US3248681A (en) | Contacts for semiconductor devices | |
| JP4360847B2 (ja) | セラミック回路基板、放熱モジュール、および半導体装置 | |
| JPH04192341A (ja) | 半導体装置 | |
| JPS58102532A (ja) | 半導体装置 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JPH09298260A (ja) | 放熱板 | |
| JP2005032833A (ja) | モジュール型半導体装置 | |
| Carlson et al. | Thermal expansion mismatch in electronic packaging | |
| JPH08274423A (ja) | セラミックス回路基板 | |
| JP2011210745A (ja) | パワーモジュール用基板及びその製造方法 | |
| JPS639665B2 (ja) | ||
| JP5614127B2 (ja) | パワーモジュール用基板及びその製造方法 | |
| JPH10167804A (ja) | セラミックス基板及びそれを用いた回路基板とその製造方法 | |
| JP2503778B2 (ja) | 半導体装置用基板 | |
| JPS6381956A (ja) | 半導体装置用パツケ−ジ | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JP2006041231A (ja) | セラミック回路基板および電気装置 | |
| JP2014096432A (ja) | 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法 | |
| JPH0294649A (ja) | 半導体装置用基板 |