JPS58101310A - 電流制御回路 - Google Patents
電流制御回路Info
- Publication number
- JPS58101310A JPS58101310A JP56199764A JP19976481A JPS58101310A JP S58101310 A JPS58101310 A JP S58101310A JP 56199764 A JP56199764 A JP 56199764A JP 19976481 A JP19976481 A JP 19976481A JP S58101310 A JPS58101310 A JP S58101310A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- power supply
- pace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 241000251468 Actinopterygii Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明祉出力電流を制御する電流制御回路に関する。
一般に絶対温度に比例した電流を出力する電流源は、
ＰＴＡＴ （Ｐｒｅｐｅｒｔｉｅｌａｌ Ｔｏ Ａｂｓ
＋ｅ１ｗｔｓｔ＠ｍｐ＠ｒａｔｍｒ・）電流源と呼ばれ
ている。このＰＴＡＴｌｌｆｉｉｌは、九とえば第１図
に示すようにトランジスタＱｓ＠〜Ｑｎ・と抵抗Ｒ南と
を有している。この回路で得られる出力電流■、は次式
で与えられる。
ＰＴＡＴ （Ｐｒｅｐｅｒｔｉｅｌａｌ Ｔｏ Ａｂｓ
＋ｅ１ｗｔｓｔ＠ｍｐ＠ｒａｔｍｒ・）電流源と呼ばれ
ている。このＰＴＡＴｌｌｆｉｉｌは、九とえば第１図
に示すようにトランジスタＱｓ＠〜Ｑｎ・と抵抗Ｒ南と
を有している。この回路で得られる出力電流■、は次式
で与えられる。
々ツタ両種
上記（１）式において、工建ツタ面積は一定であるから
対数項は定数である。を九、抵抗１！ｔｏｅの温度係数
を一定とすると、上記電流Ｘ、は絶対温度に比例すゐこ
とになる。すなわち である。
対数項は定数である。を九、抵抗１！ｔｏｅの温度係数
を一定とすると、上記電流Ｘ、は絶対温度に比例すゐこ
とになる。すなわち である。
本発明は、上述したＰＴＡＴ電流源回路の特性に着目し
、絶対温度に比例した電流を出力する電流源を入出力ト
ランジスタの両方に利用し、入力電流を入力トランジス
タのコレクタ電流と等しくさせると共に入出力トランジ
スタのペース電位を勢しくさせるような制御を行なう回
路構成とすることによって、増幅率を任意に可変でき、
簡単な回路構成にて喪好な精度を得る電流制御回路を提
供することを目的とする。
、絶対温度に比例した電流を出力する電流源を入出力ト
ランジスタの両方に利用し、入力電流を入力トランジス
タのコレクタ電流と等しくさせると共に入出力トランジ
スタのペース電位を勢しくさせるような制御を行なう回
路構成とすることによって、増幅率を任意に可変でき、
簡単な回路構成にて喪好な精度を得る電流制御回路を提
供することを目的とする。
以下、図面を参照して本発明の一実施例を説明する。第
２図に示す電流制御回路は前述したＰＴＡＴ電流源を用
いてパイー−ラトランジスタの出力電流を制御するもの
である０本回路は入力電流１１．、を供給し、一端が圧
電１１Ｋｍ！絖され為入力電流源！１．ｆと、この入力
電流源！２．ｆの他端にコレクタが接続され、エンツタ
が負電源に接続される第１トランジスタ（入力トランジ
スタ）Ｑｌと、コレクタが出力電流！。を得る出力端子
ＯＵＴ＄Ｃｉｉ続され、ニオツタが上記負電源に＊＊声
れる第２トランジスタ（出方トランジスタ）Ｑｓと、こ
れら第１．第２トランジスタＱ鳳−ＱｍＯペースにそれ
ぞれの一端が接続され、他端が魚篭ＩＮＫ共通接続され
る＠１及び第２のＰＴＡ？電流源Ｚｔ、ｅ ｆｔｚと、
これら電流源Ｉ、、 、 Ｉ、。
２図に示す電流制御回路は前述したＰＴＡＴ電流源を用
いてパイー−ラトランジスタの出力電流を制御するもの
である０本回路は入力電流１１．、を供給し、一端が圧
電１１Ｋｍ！絖され為入力電流源！１．ｆと、この入力
電流源！２．ｆの他端にコレクタが接続され、エンツタ
が負電源に接続される第１トランジスタ（入力トランジ
スタ）Ｑｌと、コレクタが出力電流！。を得る出力端子
ＯＵＴ＄Ｃｉｉ続され、ニオツタが上記負電源に＊＊声
れる第２トランジスタ（出方トランジスタ）Ｑｓと、こ
れら第１．第２トランジスタＱ鳳−ＱｍＯペースにそれ
ぞれの一端が接続され、他端が魚篭ＩＮＫ共通接続され
る＠１及び第２のＰＴＡ？電流源Ｚｔ、ｅ ｆｔｚと、
これら電流源Ｉ、、 、 Ｉ、。
〇一端及び第１．第２トランジスタＱｒ−Ｑ嘗のペース
にそれぞれ一端が接続され、他端が共通接続される第１
．第２抵抗Ｒ凰、魁と、これら第１．第２抵抗１．凰諺
の共通接続点にニオツタが接続され、コレクタが正電源
に、ペースが電流源’ｒａｔと第１トツンジスタＱ１の
相互接続点に接続され、この第１トランジスタＱｓのコ
レクタ電流を入力電流Ｉ、、、 Ｋ等しくする丸めの第
３トランジスタＱｓを具備している。
にそれぞれ一端が接続され、他端が共通接続される第１
．第２抵抗Ｒ凰、魁と、これら第１．第２抵抗１．凰諺
の共通接続点にニオツタが接続され、コレクタが正電源
に、ペースが電流源’ｒａｔと第１トツンジスタＱ１の
相互接続点に接続され、この第１トランジスタＱｓのコ
レクタ電流を入力電流Ｉ、、、 Ｋ等しくする丸めの第
３トランジスタＱｓを具備している。
上記電流制御回路によれば、出力電流！ は・
入力電流Ｉ、、、 Ｋ比例することになる０次に、上記
回路の動作の解析を行なうと、第３トランジスタＱｓの
工々νりの電圧は２つの系統から求められる。その１つ
紘図中ム点の電圧でＴｏ〕、これ社第１トランジスタＱ
ｓのペース・工ｔνり間電圧Ｖ□（ｑｌ）と第１抵抗］
１１の電圧降下との和であシ、他の１つは図中Ｂ点の電
圧であ〕、これは第２トランジスタＱｓのペース・工ｔ
ｙタ間電圧ｖ＠Ｈ（Ｑｓ ）と第２抵抗Ｒ，の電圧降下
との和であるｉこれらＡ、Ｂ点両方の電圧は等しいから
、ＶＢ（Ｑｔ ）＋ ＩｙＩ Ｒｔ −Ｖｌｌ（Ｑｍ
）＋ ＩＢ Ｒｔ ”・・（３）と表わせる。ζこで、
電流源！、夏 はＰ’ＦＡＴ！１！２ 電流源であ）、その電流は前記（２）式で表わされ声量
電圧は次式で示される。
回路の動作の解析を行なうと、第３トランジスタＱｓの
工々νりの電圧は２つの系統から求められる。その１つ
紘図中ム点の電圧でＴｏ〕、これ社第１トランジスタＱ
ｓのペース・工ｔνり間電圧Ｖ□（ｑｌ）と第１抵抗］
１１の電圧降下との和であシ、他の１つは図中Ｂ点の電
圧であ〕、これは第２トランジスタＱｓのペース・工ｔ
ｙタ間電圧ｖ＠Ｈ（Ｑｓ ）と第２抵抗Ｒ，の電圧降下
との和であるｉこれらＡ、Ｂ点両方の電圧は等しいから
、ＶＢ（Ｑｔ ）＋ ＩｙＩ Ｒｔ −Ｖｌｌ（Ｑｍ
）＋ ＩＢ Ｒｔ ”・・（３）と表わせる。ζこで、
電流源！、夏 はＰ’ＦＡＴ！１！２ 電流源であ）、その電流は前記（２）式で表わされ声量
電圧は次式で示される。
ζヒで、！８社逆ノ譬イアス飽和電流、Ａ重、ム嘗はト
ランジスタＱ１−Ｑｓのエミッタ面積である。上記（４
）、（５）式を（３） ＊ Ｋ代入して出力電流−を求
めると、 鵞九−工書ツタ両種ム廖ａＡ１の比ム嘗／ム暑も一定と
なぁ、ｉ！１らに、抵抗比Ｒ１／Ｒ南、ＲｓＺ鼠−一一
定と考えてよいからαも定数となる・従うて、出力電流
！、は入力電流！１．ｆに比−することになる、上配ニ
オツタ画積比ムｌ／ム１と前述した定数に１、抵抗比”
／Ｌｍ、Ｒ嘗／Ｒ増を造画に選べば出力電流り、を入力
電流”ｒ＊ｆよ〕大きくも小さくもすることができる。
ランジスタＱ１−Ｑｓのエミッタ面積である。上記（４
）、（５）式を（３） ＊ Ｋ代入して出力電流−を求
めると、 鵞九−工書ツタ両種ム廖ａＡ１の比ム嘗／ム暑も一定と
なぁ、ｉ！１らに、抵抗比Ｒ１／Ｒ南、ＲｓＺ鼠−一一
定と考えてよいからαも定数となる・従うて、出力電流
！、は入力電流！１．ｆに比−することになる、上配ニ
オツタ画積比ムｌ／ム１と前述した定数に１、抵抗比”
／Ｌｍ、Ｒ嘗／Ｒ増を造画に選べば出力電流り、を入力
電流”ｒ＊ｆよ〕大きくも小さくもすることができる。
っま）、増幅率Ｇは（７）式％式％
上記回路によれば、増幅率Ｇを任意に可変できるばかり
でなく、増幅率温度係数が無く、簡単な回路にて嵐好な
精度を得ることができる。
でなく、増幅率温度係数が無く、簡単な回路にて嵐好な
精度を得ることができる。
第３図は、前述した第２図の回路における第３トランジ
スタＱ３を点線で示すような回路に変形した電流制御回
路を示している。すなわち、この回路は、それぞれのコ
レクタが正電源ＫＩ［Ｉ続され、ペースが相互接続され
て第１トランジスタＱ１と入力電流源”ｒ＋ｅｆとの相
互接続点にＩＩｔ＃！されたカレント２ラ一回路を構成
するトランジスタＱｕ−Ｑ話と、これらトランジスタＱ
ｕ ｅＱｕのそれぞれのニオツタと前記抵抗Ｒ１，Ｂｓ
とＯ他端間に設けられ、ペース・コレクタが相互にえす
き掛けされたトランジスタＱ錦、Ｑ１４とで構成される
。第３図の回路においては、トランジスタＱｓｔ ＝Ｑ
ｕのペース・工建ツタ間電圧をＶ□（Ｑｓｓ ） ＋
Ｖｌｌ（Ｑｔｓ） ｙ ％’Ｈ１１（Ｑｔｓ） ｓ Ｖ
ｌＢ（Ｑｓｎ）？表わせば、 Ｖｌｌ（Ｑｓ ）＋Ｒｓ ・Ｉｙ１＋ＶＢ（Ｑｔｓ）＋
Ｖ、、（Ｑｔｓ）”” ｖｌｇ（Ｑ寓）十Ｒｓ ・Ｉｙ
２＋Ｖｌｌ（Ｑｌ４）＋Ｖｌｌ（Ｑｓｔ）＝・＜８）が
成立する。この回路ではトランジスタ。１凰とＱｕ（Ｄ
各ｗｖクタ電流が等しく、トランゾｘｐＱ１ｓと９１４
の各コレクタ電流が尋しいので、Ｖ□（Ｑｓｔ）＝Ｖ□
（Ｑｕ） ＶＩＢ（Ｑｎ） −Ｖｌｌ（Ｑｌ４） であ）、これを上式（８）に代入すると前述し九（３）
式と同じＫｎる。っｔシ、トランジスタ。錦とＱｌ４の
エンツタ電圧は等しいことが分る。なお、この回路の動
作は前記実施例と同様であ〕、その効果もまた同様であ
る。
スタＱ３を点線で示すような回路に変形した電流制御回
路を示している。すなわち、この回路は、それぞれのコ
レクタが正電源ＫＩ［Ｉ続され、ペースが相互接続され
て第１トランジスタＱ１と入力電流源”ｒ＋ｅｆとの相
互接続点にＩＩｔ＃！されたカレント２ラ一回路を構成
するトランジスタＱｕ−Ｑ話と、これらトランジスタＱ
ｕ ｅＱｕのそれぞれのニオツタと前記抵抗Ｒ１，Ｂｓ
とＯ他端間に設けられ、ペース・コレクタが相互にえす
き掛けされたトランジスタＱ錦、Ｑ１４とで構成される
。第３図の回路においては、トランジスタＱｓｔ ＝Ｑ
ｕのペース・工建ツタ間電圧をＶ□（Ｑｓｓ ） ＋
Ｖｌｌ（Ｑｔｓ） ｙ ％’Ｈ１１（Ｑｔｓ） ｓ Ｖ
ｌＢ（Ｑｓｎ）？表わせば、 Ｖｌｌ（Ｑｓ ）＋Ｒｓ ・Ｉｙ１＋ＶＢ（Ｑｔｓ）＋
Ｖ、、（Ｑｔｓ）”” ｖｌｇ（Ｑ寓）十Ｒｓ ・Ｉｙ
２＋Ｖｌｌ（Ｑｌ４）＋Ｖｌｌ（Ｑｓｔ）＝・＜８）が
成立する。この回路ではトランジスタ。１凰とＱｕ（Ｄ
各ｗｖクタ電流が等しく、トランゾｘｐＱ１ｓと９１４
の各コレクタ電流が尋しいので、Ｖ□（Ｑｓｔ）＝Ｖ□
（Ｑｕ） ＶＩＢ（Ｑｎ） −Ｖｌｌ（Ｑｌ４） であ）、これを上式（８）に代入すると前述し九（３）
式と同じＫｎる。っｔシ、トランジスタ。錦とＱｌ４の
エンツタ電圧は等しいことが分る。なお、この回路の動
作は前記実施例と同様であ〕、その効果もまた同様であ
る。
第４図は本発Ｉｊ１の他の実施例に係る電流制御回路で
あり、この回路は、電圧比較回路ＡＩを用いて出力電流
！。管制御するようになっている。
あり、この回路は、電圧比較回路ＡＩを用いて出力電流
！。管制御するようになっている。
この回路で社、前記第２図の回路に比べてトランジスタ
Ｑｓが省略され、電流、源！？２の一端が正電源に変更
接続されておシ、さらに新たにエイツタがＡ点に、コレ
クタが正電源に、ペースが入力電流源Ｉ と第１トラ
ンジスタＱ、の相互接ｒ＠ｆ 読点にそれぞれ接続されるトランジスタＱｖｓと、Ａ点
に反転入力端子が、Ｂ点に非反転入力端子が接続される
電圧比較器ＡＩと、この電圧比較器ム星の出力端子にそ
のペースが接続され、工２ツタが負電源に接続されるト
ランジスタｑ幼と、このトランジスタＱａのコレクタに
その一端が接続され、他端が正電源に接続される電流源
！ｄと、この電流源■６とトランジスタＱｌのコレクタ
との相互接続点に峙−スが接続され、前記第２トランジ
スタＱ３にダーリントン接続されるトランジスタＱｓｓ
とが設けられている・上記回路におりて、いま出力電
流Ｉ が大きく・ なりてＶ□（Ｑｌ）が大きくなり、ｍ点の電圧がＡ点の
電圧より大きくなって Ｖ、、（Ｑｌ ）＋Ｉ、２−Ｒｓ＞Ｖ、、（Ｑｌ ）＋
Ｉ、、−Ｒ１−−−−−−（９）となると、電圧比較回
路ＡＩの出力はハイレベル′ｍＨｍとなシ、トランジス
タＱＷをオンさせ、トランジスタＱｕのペース電流を減
らして第２トランジスタＱ嘗の出力電流！・。を減少さ
せ、上式（９）の不等号を反転させる。
Ｑｓが省略され、電流、源！？２の一端が正電源に変更
接続されておシ、さらに新たにエイツタがＡ点に、コレ
クタが正電源に、ペースが入力電流源Ｉ と第１トラ
ンジスタＱ、の相互接ｒ＠ｆ 読点にそれぞれ接続されるトランジスタＱｖｓと、Ａ点
に反転入力端子が、Ｂ点に非反転入力端子が接続される
電圧比較器ＡＩと、この電圧比較器ム星の出力端子にそ
のペースが接続され、工２ツタが負電源に接続されるト
ランジスタｑ幼と、このトランジスタＱａのコレクタに
その一端が接続され、他端が正電源に接続される電流源
！ｄと、この電流源■６とトランジスタＱｌのコレクタ
との相互接続点に峙−スが接続され、前記第２トランジ
スタＱ３にダーリントン接続されるトランジスタＱｓｓ
とが設けられている・上記回路におりて、いま出力電
流Ｉ が大きく・ なりてＶ□（Ｑｌ）が大きくなり、ｍ点の電圧がＡ点の
電圧より大きくなって Ｖ、、（Ｑｌ ）＋Ｉ、２−Ｒｓ＞Ｖ、、（Ｑｌ ）＋
Ｉ、、−Ｒ１−−−−−−（９）となると、電圧比較回
路ＡＩの出力はハイレベル′ｍＨｍとなシ、トランジス
タＱＷをオンさせ、トランジスタＱｕのペース電流を減
らして第２トランジスタＱ嘗の出力電流！・。を減少さ
せ、上式（９）の不等号を反転させる。
逆に、出力電流Ｉ０が小さくなってｖａｍ（Ｑｓ ）が
小さくなシ、Ｂ点の電圧がＡ点の電圧よシ小さくなりて ＶＢ（（ｂ ）＋Ｉｙ２４ｍ＜ＶＢ（Ｑｔ ）＋Ｉｙ１
・Ｒｓとなると、電圧比較回路Ａ１の出力はローレベル
＠Ｌ＃となシ、トランジスタＱ！Ｉをオフさせ、第２ト
ランジスタＱｓの出力電流！。を増加させようと動作す
る０本回路における平衡条件もＡ点、Ｂ点の電位が等し
いという前記（３）式にて与えられ、前述の実施例と同
様の効果を有する。
小さくなシ、Ｂ点の電圧がＡ点の電圧よシ小さくなりて ＶＢ（（ｂ ）＋Ｉｙ２４ｍ＜ＶＢ（Ｑｔ ）＋Ｉｙ１
・Ｒｓとなると、電圧比較回路Ａ１の出力はローレベル
＠Ｌ＃となシ、トランジスタＱ！Ｉをオフさせ、第２ト
ランジスタＱｓの出力電流！。を増加させようと動作す
る０本回路における平衡条件もＡ点、Ｂ点の電位が等し
いという前記（３）式にて与えられ、前述の実施例と同
様の効果を有する。
上記第４図の電圧比較回路Ａ、の異体的回路を第５図に
示す、この電圧比較回路ム１は、Ａ点およびＢ点にそれ
ぞれのペースが接続され、エンツタが相互接続されて電
流源！１を介して正電源に接続されるトランジスタＱｓ
ｓｔＱ鰭と、このトランジスタＱｓｔＯコレクタ及びト
ランジスタＱｌのペースにそのコレクタが接続され、二
２ツタが負電源Ｋｎ続されるトランジスタＱｓｓ と、
このトランジスタＱｌのペースにそのペースが相互接続
され、エミッタが負電源に、コレクタが誼ペース及び前
記トランジスタＱｓｓのコレクタにそれぞれ接続される
トランジスタＱｕを有している。？：、の回路動作は前
述の通シであるのでその説明は省略する。
示す、この電圧比較回路ム１は、Ａ点およびＢ点にそれ
ぞれのペースが接続され、エンツタが相互接続されて電
流源！１を介して正電源に接続されるトランジスタＱｓ
ｓｔＱ鰭と、このトランジスタＱｓｔＯコレクタ及びト
ランジスタＱｌのペースにそのコレクタが接続され、二
２ツタが負電源Ｋｎ続されるトランジスタＱｓｓ と、
このトランジスタＱｌのペースにそのペースが相互接続
され、エミッタが負電源に、コレクタが誼ペース及び前
記トランジスタＱｓｓのコレクタにそれぞれ接続される
トランジスタＱｕを有している。？：、の回路動作は前
述の通シであるのでその説明は省略する。
第６図は、ノ奢ワートランジスタＱｓの出力電流！、を
検出して制御する電流制御回路を示している０本回路は
、前記第３図の回路において入力電流源！１．．を除去
し、電流源”２２の一端を正電源に変更接続し、出力ト
ランジスタＱｍにＩ−リントン接続されるトランジスタ
Ｑｎを設けると共に１このトランジスタＱｓｓのペース
に出力電流！。管制御するための出力制御回路Ｃ８を設
けている。この回路では、出力電流！。に比例する電流
が第１トランジスタＱ１のコレクツから得られる。従っ
て、第１トランジスタＱ１のコレクタから信号を取シ出
してトランジスタＱｓｓに帰還させれば、出力トランジ
スタＱｍの電流を制限することができ、本回路鉱・９ワ
ートランジスタＱ■の出力制御回路として動作する。仁
の回路を簡略化した回路を第７図に示す。トランジスタ
ＱｔｓｅＱｘｓをトランジスタＱａで置き換えると共に
、トランジスタＱｌ、Ｑ１４をトランジスタＱＢｌＫて
置き換えるようにしている。第６図、第７図の回路も前
述と同様の効果を有するものである。
検出して制御する電流制御回路を示している０本回路は
、前記第３図の回路において入力電流源！１．．を除去
し、電流源”２２の一端を正電源に変更接続し、出力ト
ランジスタＱｍにＩ−リントン接続されるトランジスタ
Ｑｎを設けると共に１このトランジスタＱｓｓのペース
に出力電流！。管制御するための出力制御回路Ｃ８を設
けている。この回路では、出力電流！。に比例する電流
が第１トランジスタＱ１のコレクツから得られる。従っ
て、第１トランジスタＱ１のコレクタから信号を取シ出
してトランジスタＱｓｓに帰還させれば、出力トランジ
スタＱｍの電流を制限することができ、本回路鉱・９ワ
ートランジスタＱ■の出力制御回路として動作する。仁
の回路を簡略化した回路を第７図に示す。トランジスタ
ＱｔｓｅＱｘｓをトランジスタＱａで置き換えると共に
、トランジスタＱｌ、Ｑ１４をトランジスタＱＢｌＫて
置き換えるようにしている。第６図、第７図の回路も前
述と同様の効果を有するものである。
以上説明したように本発明によれば、絶対温度に比例し
九ｉ′流を出力する電流源を入出力トランジスタの両方
に利用し、入力電流を入力トランジスタのコレクタ電流
と等しくさせると共に入出力トランジスタのペース電位
を等しくさせるような制御を行なう回路構成としている
ので、増幅率を任意に可変でき、簡単な回路構成にて良
好な精度を得る電流制御回路を提供できる。
九ｉ′流を出力する電流源を入出力トランジスタの両方
に利用し、入力電流を入力トランジスタのコレクタ電流
と等しくさせると共に入出力トランジスタのペース電位
を等しくさせるような制御を行なう回路構成としている
ので、増幅率を任意に可変でき、簡単な回路構成にて良
好な精度を得る電流制御回路を提供できる。
第１図は絶対温度に比例した電流を出力する電流源回路
の構成図、第２図は本発明の一実施例に係る電流制御回
路の構成図、第３図は第２図の回路の一部を変更し要電
流制御回路の構成図、第４図は本発明の他の実施例に係
る電流制御回路の構成図、第５Ｅは第４図の電圧比較同
第１膿 路を一興体例に置き換えた電流制御回路の構成図、第６
図は本発明の異なる実施例に係る電流制御回路の構成図
、第７図は第６図の回路を簡略化し要電流制御回路の構
成図である。 Ｑｔ・・・入力トランジスタ、Ｑｌ・・・出力トランジ
スタｓ Ｑｓ ＊Ｑｎ −Ｑｔａ ＊ Ｑｍ ′Ｑｌ
ｌ Ｉ Ｑｍｓ −Ｑｈ ”°トランジスタ’ ”ｒ
ｅｆ費１ｔｔ ｅ Ｉｙｔ ＋ Ｉ４ ａ １１…電流
源、ＲＭ、Ｒ１・・・抵抗、０ＵＴ−・・出力端。 出願人代理人 弁理士 鈴 江 武 彦＼、 第２１１ 第３１１ 第４１Ｉ 第５図 第６１ｍ
の構成図、第２図は本発明の一実施例に係る電流制御回
路の構成図、第３図は第２図の回路の一部を変更し要電
流制御回路の構成図、第４図は本発明の他の実施例に係
る電流制御回路の構成図、第５Ｅは第４図の電圧比較同
第１膿 路を一興体例に置き換えた電流制御回路の構成図、第６
図は本発明の異なる実施例に係る電流制御回路の構成図
、第７図は第６図の回路を簡略化し要電流制御回路の構
成図である。 Ｑｔ・・・入力トランジスタ、Ｑｌ・・・出力トランジ
スタｓ Ｑｓ ＊Ｑｎ −Ｑｔａ ＊ Ｑｍ ′Ｑｌ
ｌ Ｉ Ｑｍｓ −Ｑｈ ”°トランジスタ’ ”ｒ
ｅｆ費１ｔｔ ｅ Ｉｙｔ ＋ Ｉ４ ａ １１…電流
源、ＲＭ、Ｒ１・・・抵抗、０ＵＴ−・・出力端。 出願人代理人 弁理士 鈴 江 武 彦＼、 第２１１ 第３１１ 第４１Ｉ 第５図 第６１ｍ
Claims (4)
- （１） 入力電流を供給する入力電流源と、この入力
電流源０＊１ｍＷＣＩレクタが接続されエンツタが第２
電１［ＫＩｉｍ！される入力用の第１トランジスタと、
コレクタが出力電流を得る出力端にニオツタが前記第３
電源にそれぞれ接続される出力用Ｏ第２トランジスタと
、他端が前記第１トランジスタＯペースに接続され絶対
温度に比例した電流を出力する第１電流源と、同じく他
端が前記第２トランジスタのペースに！Ｉ続され絶対温
度に比例した電流を出力する第２電流源と、前記第１．
第２トツンジスタのペースに対応して一端が接続される
第１．第２抵抗と、これらの第１．第２抵抗の他端シよ
び前記第１トランジスタＩＱｍレクタに！Ｉ［吉れこの
第１トランジスタのコレクタ電流を前記入力電流に等し
く微意すると共に前記第１．第２抵抗の舎他端Ｏ電圧を
等しく設定する制御手段とを具備してす〕、前記第１ト
ランジスタのコレクタ電流と前記第２トランジスタの出
力電流との関係を所定制御するようにし九ことを４１１
１１とする電流制御回路。 - （２） 前記制御手段は、コレクタが第１電源にペー
スが前記第１トランジスタのコレクタにニオツタが前記
第１＃第２抵抗の各他端にそれぞれ接続されるトランジ
スタＱｓであ〕、前記第３電流源の一端は前記第２電源
に接続されてなることを特徴とする特許請求の範囲第１
項記載の電流制御回路。 - （３）前記制御手段は、；レクタが前記第１電源にペー
スが前記第１トランジスタのコレクタに接続されるトラ
ンジスタＱ１１ と、このトランジスタ（ｂｔのペース
にそのペースが相互接続されコレクタが上記第１電源に
接続されるトランジスタＱ錦と、これらトランジスタＱ
ｏ ｅＱｕそれぞれの工電ツタと前記第１．第２抵抗
の他端とＯＭＫそＯ−レクタ・工電ツタ通路が設けられ
ペース・；レクタが互いにたすき掛けされるトランジス
タＱｓｓ ｅＱｓｍ とを具備してなり、前記第２電
流源の一端は前記＃Ｉ２電Ｉｌ［Ｋ接続されてなること
を特徴とする特許請求の範囲第１項記載の電流制御回路
。 - （４） 前記制御手段は、；レクタが第１電源にペー
スが前記第１トランジスタのコレクタに工建ツタが前記
第１抵抗Ｏ他端に接続されるトランジスタＱ鵬と、前記
第１抵抗の他端にその反転入力端子−１ＪＡＩＩ続され
前記第２抵抗の他端にその非反転入力端子が接続される
電圧比較回路と、この電圧比較回路の出力端子にそのペ
ースが接続されニオツタが第２電源にコレクタが電流源
！４を介して前記第１電源にそれぞれ接続されるトラン
ジスタＱｌと、このトランジスタＱｍのコレクタにそ０
−１−スが接続され前記第２トランジスタにダーリント
ン接続されるトランジスタＱ−とを具備してな）、前記
第２電流源の一端は前記第１電源に接続されてなること
を特徴とする特許請求の範囲第１項記載の電流制御回（
５）前記電圧比較回路は、それぞれのペースが前記第１
．第２抵抗の他端に接続され工建ツタが相互接続される
トランジスタＱｍ ｅＱｓｍと、これらトランジスタ
Ｑｓｘ−Ｑ謔のエミッタ相互接続点に一端が接続され他
端が前記第１電源に接続される電流源１１と、上記トラ
ンジスタＱｍのコレクタ及び前記トランジスタＱｕのペ
ースにそのコレクタが接続されニオツタが第２電源に接
続されるトランジスタＱｕ と、このトランジスタＱｓ
ｍのペースにそのペースが相互接続されエミッタが第２
電源にコレクタが該ペース及び上記トランジスタＱｕの
コレクタに接続されるトランジスタＱｕ とを具備して
なることを特徴とする特許請求の範囲第４項記載の電流
制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56199764A JPS58101310A (ja) | 1981-12-11 | 1981-12-11 | 電流制御回路 |
| US06/446,771 US4475077A (en) | 1981-12-11 | 1982-12-03 | Current control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56199764A JPS58101310A (ja) | 1981-12-11 | 1981-12-11 | 電流制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58101310A true JPS58101310A (ja) | 1983-06-16 |
Family
ID=16413223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56199764A Pending JPS58101310A (ja) | 1981-12-11 | 1981-12-11 | 電流制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4475077A (ja) |
| JP (1) | JPS58101310A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60129816A (ja) * | 1983-12-17 | 1985-07-11 | Rohm Co Ltd | 出力回路 |
| US4965510A (en) * | 1981-09-16 | 1990-10-23 | Siemens Aktiengesellschaft | Integrated semiconductor circuit |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4644252A (en) * | 1985-12-16 | 1987-02-17 | Pioneer Magnetics, Inc. | Noise isolator circuit for power supply fan |
| DE3545039A1 (de) * | 1985-12-19 | 1987-07-02 | Sgs Halbleiterbauelemente Gmbh | Spannungsbegrenzungsschaltung |
| IT1229678B (it) * | 1989-04-27 | 1991-09-06 | Sgs Thomson Microelectronics | Generatore di corrente variabile indipendente dalla temperatura. |
| US4947103A (en) * | 1989-09-13 | 1990-08-07 | Motorola, Inc. | Current mirror have large current scaling factor |
| US5015942A (en) * | 1990-06-07 | 1991-05-14 | Cherry Semiconductor Corporation | Positive temperature coefficient current source with low power dissipation |
| US5068595A (en) * | 1990-09-20 | 1991-11-26 | Delco Electronics Corporation | Adjustable temperature dependent current generator |
| CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
| US5399914A (en) * | 1993-10-18 | 1995-03-21 | Allegro Microsystems, Inc. | High ratio current source |
| US5617056A (en) * | 1995-07-05 | 1997-04-01 | Motorola, Inc. | Base current compensation circuit |
| US6445170B1 (en) * | 2000-10-24 | 2002-09-03 | Intel Corporation | Current source with internal variable resistance and control loop for reduced process sensitivity |
| US6448811B1 (en) | 2001-04-02 | 2002-09-10 | Intel Corporation | Integrated circuit current reference |
| US6522174B2 (en) * | 2001-04-16 | 2003-02-18 | Intel Corporation | Differential cascode current mode driver |
| US6753734B2 (en) | 2001-06-06 | 2004-06-22 | Anadigics, Inc. | Multi-mode amplifier bias circuit |
| US6515546B2 (en) | 2001-06-06 | 2003-02-04 | Anadigics, Inc. | Bias circuit for use with low-voltage power supply |
| US6842075B2 (en) * | 2001-06-06 | 2005-01-11 | Anadigics, Inc. | Gain block with stable internal bias from low-voltage power supply |
| US6791356B2 (en) * | 2001-06-28 | 2004-09-14 | Intel Corporation | Bidirectional port with clock channel used for synchronization |
| KR100468715B1 (ko) * | 2001-07-13 | 2005-01-29 | 삼성전자주식회사 | 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기 |
| US20090121770A1 (en) * | 2007-03-29 | 2009-05-14 | Linear Technology Corporation | Method for clamping a semiconductor region at or near ground |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4317082A (en) * | 1978-11-06 | 1982-02-23 | National Semiconductor Corporation | Current mirror circuit |
| JPS5659321A (en) * | 1979-08-09 | 1981-05-22 | Toshiba Corp | Constant-current regulated power circuit |
| JPS6058601B2 (ja) * | 1980-04-14 | 1985-12-20 | 株式会社東芝 | 変換回路 |
| JPS5714918A (en) * | 1980-07-02 | 1982-01-26 | Sony Corp | Constant current circuit |
-
1981
- 1981-12-11 JP JP56199764A patent/JPS58101310A/ja active Pending
-
1982
- 1982-12-03 US US06/446,771 patent/US4475077A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965510A (en) * | 1981-09-16 | 1990-10-23 | Siemens Aktiengesellschaft | Integrated semiconductor circuit |
| JPS60129816A (ja) * | 1983-12-17 | 1985-07-11 | Rohm Co Ltd | 出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4475077A (en) | 1984-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58101310A (ja) | 電流制御回路 | |
| JP2577897B2 (ja) | 定電圧電源回路 | |
| US4216435A (en) | Voltage-to-current converter apparatus | |
| US4243948A (en) | Substantially temperature-independent trimming of current flows | |
| JP2837080B2 (ja) | 乗算回路 | |
| JPS62219777A (ja) | ガンマ補正回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| KR100375386B1 (ko) | 집적회로의웨이퍼단계온도보상 | |
| US5869957A (en) | Voltage divider circuit, differential amplifier circuit and semiconductor integrated circuit device | |
| JPH10163770A (ja) | 直流制御差動ベース電圧発生回路 | |
| JPS592415A (ja) | 増幅器 | |
| JPS63234307A (ja) | バイアス回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP2546832B2 (ja) | エスカレ−チィング・アラ−ト回路 | |
| JP2901538B2 (ja) | 基準電圧発生回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPS60257611A (ja) | 可変利得増幅器のバランス制御回路 | |
| JPS5941622Y2 (ja) | トランジスタ増幅器 | |
| JP3441260B2 (ja) | 差動増幅回路におけるオフセット調整回路 | |
| JPS5997208A (ja) | 温度補償回路 | |
| JPS58194412A (ja) | 制御回路 | |
| JPH0430612A (ja) | 利得制御増幅回路 | |
| JPS5835612A (ja) | 安定化電源回路 | |
| JPH02224411A (ja) | 差動増幅器 | |
| JPH01303807A (ja) | ベキ乗回路 |