JPH1195726A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 階調電圧生成手段で生成される多階調電圧を
よりきめ細かく調整することが可能な液晶表示装置を提
供する。 【解決手段】 階調電圧生成手段で生成された多階調の
階調電圧を映像信号電圧として各画素に印加する液晶表
示装置において、階調電圧生成手段は、複数の階調基準
電圧間を分圧して多階調の階調電圧を生成する抵抗分圧
回路を有し、当該抵抗分圧回路の各分圧抵抗は、直列接
続された複数個の基準抵抗の各接続点、および直列接続
された複数個の基準抵抗における両端の基準抵抗の互い
に他の基準抵抗と接続されない端部の中から選択された
少なくとも１個と、前記選択された少なくとも１個以外
の前記直列接続された複数個の基準抵抗の各接続点、お
よび直列接続された複数個の基準抵抗における両端の基
準抵抗の互いに他の基準抵抗と接続されない端部の中か
ら選択された少なくとも１個との間の合成抵抗である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ、ワークステーション等に用いられる液晶表示装
置に係わり、特に、多階調表示が可能な液晶表示装置の
映像信号線駆動回路（ドレインドライバ）に適用して有
効な技術に関する。

【０００２】

【従来の技術】画素毎に能動素子（例えば、薄膜トラン
ジスタ）を有し、この能動素子をスイッチング駆動する
アクティブマトリクス型液晶表示装置は、ノート型パソ
コン等の表示装置として広く使用されている。このアク
ティブマトリクス型液晶表示装置は、能動素子を介して
画素電極に映像信号電圧（階調電圧）を印加するため、
各画素間のクロストークがなく、単純マトリックス形液
晶表示装置のようにクロストークを防止するための特殊
な駆動方法を用いる必要がなく、多階調表示が可能であ
る。

【０００３】このアクティブマトリクス型液晶表示装置
の１つに、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｅｒ）方式の液晶表示パネル（ＴＦＴ−ＬＣＤ）
と、液晶表示パネルの上側に配置されるドレインドライ
バと、液晶表示パネルの側面に配置されるゲートドライ
バおよびインタフェース部とを備えるＴＦＴ方式の液晶
表示モジュールが知られている。

【０００４】このＴＦＴ方式の液晶表示モジュールおい
ては、多階調表示を可能にするため、ドレインドライバ
内に多階調電圧生成回路を備えている。なお、このよう
な技術は、例えば、特願平７−２８９５４６号に記載さ
れている。

【０００５】

【発明が解決しようとする課題】前記ドレインドライバ
内の多階調電圧生成回路は、電源回路から供給される複
数の階調基準電圧間を分圧する抵抗分圧回路で構成され
る。この場合に、図１９に示すように、一般に液晶層に
印加する電圧と透過率との関係はリニアではなく、透過
率の高いところ、および低いところでは、液晶層に印加
する電圧に対する透過率の変化は少なく、その中間とな
るところでは透過率の変化が大きい。

【０００６】そのため、前記ドレインドライバ内の多階
調電圧生成回路を構成する抵抗分圧回路の各分圧抵抗の
抵抗値は同一ではなく、液晶層に印加する電圧と透過率
との関係に合わせて所定の重み付けが成されている。

【０００７】また、近年、液晶表示装置においては、６
４階調表示から２５６階調表示へとより多階調表示が進
みつつある。

【０００８】そして、このような多階調の表示画像を液
晶表示パネルにリニアに表示するためには、この多階調
電圧生成回路を構成する抵抗分圧回路の各分圧抵抗の抵
抗値を精細に調整することが要望されている。しかしな
がら、従来の多階調電圧生成回路においては、抵抗分圧
回路の各分圧抵抗の抵抗値を精細に調整することが困難
であった。

【０００９】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、階調電圧生成手段で生成される多階調
電圧をよりきめ細かく調整することが可能となる技術を
提供することにある。

【００１０】本発明の前記目的と新規な特徴は、本明細
書の記述及び添付図面によって明らかになるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１２】マトリクス状に配置された複数の画素を有
する液晶表示パネルと、階調電圧生成手段を有し、当該
階調電圧生成手段で生成された多階調の階調電圧の中の
任意の階調電圧を映像信号電圧として前記各画素に印加
する駆動手段とを具備する液晶表示装置において、前記
階調電圧生成手段は、複数の階調基準電圧を分圧して多
階調の階調電圧を生成する抵抗分圧回路を有し、当該抵
抗分圧回路の各分圧抵抗は、直列接続された複数個の基
準抵抗の各接続点、および直列接続された複数個の基準
抵抗における両端の基準抵抗の互いに他の基準抵抗と接
続されない端部の中から選択された少なくとも１個と、
前記選択された少なくとも１個以外の前記直列接続され
た複数個の基準抵抗の各接続点、および直列接続された
複数個の基準抵抗における両端の基準抵抗の互いに他の
基準抵抗と接続されない端部の中から選択された少なく
とも１個との間の合成抵抗であることを特徴とする。

【００１３】また、前記駆動手段は半導体集積回路で構
成され、前記半導体集積回路は、前記多階調の階調電圧
が出力される複数の階調電圧配線層と、前記複数の階調
電圧配線層と同一方向に延在して設けられる前記複数の
基準抵抗を構成する複数の抵抗配線層と、前記各階調電
圧配線層と前記各抵抗配線層とを絶縁する層間絶縁膜
と、前記層間絶縁膜に設けられ、前記各階調電圧配線層
と前記各抵抗配線層とを接続するスルーホールとを有
し、前記スルーホールの数および設置位置を適宜に選択
して、前記分圧抵抗の抵抗値を所定の値に調整すること
を特徴とする。

【００１４】さらに、前記各分圧抵抗の抵抗値は、液晶
層に印加する電圧と透過率との関係に合わせて所定の重
み付けがなされていることを特徴とする。

【００１５】

【発明の実施の形態】以下、本発明実施の形態を図面を
参照して説明する。

【００１６】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００１７】図１は、本発明の実施の形態１のＴＦＴ方
式の液晶表示モジュールの概略構成を示すブロック図で
ある。

【００１８】本実施の形態の液晶表示モジュール（ＬＣ
Ｍ）は、液晶表示パネル（ＴＦＴ−ＬＣＤ）１０の上側
にドレインドライバ１３０が配置され、また、液晶表示
パネル１０の側面に、ゲートドライバ１４０、インタフ
ェース部１００が配置される。

【００１９】インタフェース部１００はインタフェース
基板に実装され、また、ドレインドライバ１３０、ゲー
トドライバ１４０も、それぞれ専用のプリント基板に実
装される。

【００２０】図２は、図１に示す液晶表示パネル１０の
一例の等価回路を示す図である。

【００２１】なお、図２は回路図であるが、実際の幾何
学的配置に対応して描かれており、同図に示すように、
液晶表示パネル１０は、マトリクス状に形成される複数
の画素を有する。

【００２２】各画素は、隣接する２本の信号線（ドレイ
ン信号線（Ｄ）またはゲート信号線（Ｇ））と、隣接す
る２本の信号線（ゲート信号線（Ｇ）またはドレイン信
号線（Ｄ））との交差領域内に配置される。

【００２３】各画素は薄膜トランジスタ（ＴＦＴ１，Ｔ
ＦＴ２）を有し、各画素の薄膜トランジスタ（ＴＦＴ
１，ＴＦＴ２）のソース電極は、画素電極（ＩＴＯ１）
に接続され、画素電極（ＩＴＯ１）とコモン電極（ＩＴ
Ｏ２）との間に液晶層（ＬＣ）が設けられるので、薄膜
トランジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極とコ
モン電極（ＩＴＯ２）との間には、液晶容量（ＣLC）が
等価的に接続される。

【００２４】また、薄膜トランジスタ（ＴＦＴ１，ＴＦ
Ｔ２）のソース電極と前段のゲート信号線（Ｇ）との間
には、付加容量（ＣADD ）が接続される。

【００２５】図３は、図１に示す液晶表示パネル１０の
他の例の等価回路を示す図である。

【００２６】図２に示す例では、全段のゲート信号線
（Ｇ）とソース電極との間に付加容量（ＣADD ）が形成
されているが、図３に示す例の等価回路では、共通信号
線（ＣＯＭ）とソース電極との間に保持容量（ＣＳＴ
Ｇ）が形成されている点が異なっている。

【００２７】本発明は、どちらにも適用可能であるが、
前者の方式では、全段のゲート信号線（Ｇ）パルスが付
加容量（ＣADD ）を介して画素電極（ＩＴＯ１）に飛び
込むのに対し、後者の方式では、飛び込みがないため、
より良好な表示が可能となる。なお、図２および図３に
おいて、ＡＲは表示領域である。

【００２８】図２あるいは図３に示す液晶表示パネル１
０において、列方向に配置された各画素の薄膜トランジ
スタ（ＴＦＴ１，ＴＦＴ２）のドレイン電極は、それぞ
れドレイン信号線（Ｄ）に接続され、各ドレイン信号線
（Ｄ）は、列方向に配置された画素の液晶に映像信号電
圧（表示データ電圧）を印加するドレインドライバ１３
０に接続される。

【００２９】また、行方向に配置された各画素における
薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のゲート電極
は、それぞれゲート信号線（Ｇ）に接続され、各ゲート
信号線（Ｇ）は、１水平走査時間、薄膜トランジスタ
（ＴＦＴ１，ＴＦＴ２）のゲートに走査駆動電圧（正の
バイアス電圧あるいは負のバイアス電圧）を供給するゲ
ートドライバ１４０に接続される。ここで、図１に示す
液晶表示パネル１０は、６４０×３×４８０画素から構
成される。

【００３０】図１に示すインタフェース部１００は、表
示制御装置１１０と電源回路１２０とから構成される。

【００３１】表示制御装置１１０は、１個の半導体集積
回路（ＬＳＩ）から構成され、コンピュータ本体側から
送信されてくるクロック信号、ディスプレイタイミング
信号、水平同期信号、垂直同期信号の各表示制御信号お
よび表示用データ（Ｒ・Ｇ・Ｂ）を基に、ドレインドラ
イバ１３０、および、ゲートドライバ１４０を制御・駆
動する。

【００３２】表示制御装置１１０は、ディスプレイタイ
ミング信号が入力されると、これを表示開始位置と判断
し、受け取った単純１列の表示データを、表示データの
バスライン１３３を介してドレインドライバ１３０に出
力する。

【００３３】その際、表示制御装置１１０は、ドレイン
ドライバ１３０のデータラッチ回路に表示データをラッ
チするための表示制御信号である表示データラッチ用ク
ロック（Ｄ２）を信号線１３１を介して出力する。

【００３４】この場合に、本体コンピュータ側からの表
示データは、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の各データを１つの組にして単位時間毎に転送
する。ここで、表示データは、各色毎６ビットの１８ビ
ットで構成されている。

【００３５】また、表示制御装置１１０は、ディスプレ
イタイミング信号の入力が終了するか、または、ディス
プレイタイミング信号が入力されてから所定の一定時間
が過ぎると、１水平分の表示データが終了したものとし
て、ドレインドライバ１３０のラッチ回路に蓄えていた
表示データを液晶表示パネル１０のドレイン信号線
（Ｄ）に出力するための表示制御信号である出力タイミ
ング制御用クロック（Ｄ１）を信号線１３２を介してド
レインドライバ１３０に出力する。

【００３６】また、表示制御装置１１０は、垂直同期信
号入力後に、第１番目のディスプレイタイミング信号が
入力されると、これを第１番目の表示ラインと判断して
信号線１４２を介してゲートドライバ１４０にフレーム
開始指示信号を出力する。

【００３７】さらに、表示制御装置１１０は、水平同期
信号に基づいて、１水平走査時間毎に、順次液晶表示パ
ネル１０の各ゲート信号線（Ｇ）に正のバイアス電圧を
印加するように、信号線１４１を介してゲートドライバ
１４０へ１水平走査時間周期のシフトクロックであるク
ロック（Ｇ１）を出力する。

【００３８】これにより、液晶表示パネル１０の各ゲー
ト信号線（Ｇ）に接続された複数の薄膜トランジスタ
（ＴＦＴ１，ＴＦＴ２）が、１水平走査時間の間導通す
る。以上の動作により、液晶表示パネル１０に画像が表
示される。

【００３９】図１に示す電源回路１２０は、正電圧生成
回路１２１、負電圧生成回路１２２、コモン電極（対向
電極）電圧生成回路１２３、ゲート電極電圧生成回路１
２４から構成される。

【００４０】正電圧生成回路１２１、負電圧生成回路１
２２は、それぞれ直列抵抗分圧回路で構成され、正極性
の５値の階調基準電圧（Ｖ０〜Ｖ４）を、負電圧生成回
路１２２は負極性の５値の階調基準電圧（Ｖ５〜Ｖ９）
を出力する。この正極性の階調基準電圧（Ｖ０〜Ｖ
４）、および負極性の階調基準電圧（Ｖ５〜Ｖ９）は、
各ドレインドライバ１３０に供給される。また、各ドレ
インドライバ１３０には、表示制御装置１１０からの交
流化信号（交流化タイミング信号；Ｍ）も、信号線１３
５を介して供給される。

【００４１】コモン電極電圧生成回路１２３はコモン電
極（ＩＴＯ２）に印加する駆動電圧を、ゲート電極電圧
生成回路１２４は薄膜トランジスタ（ＴＦＴ１，ＴＦＴ
２）のゲートに印加する駆動電圧（正のバイアス電圧お
よび負のバイアス電圧）を生成する。

【００４２】一般に、液晶層（ＬＣ）は、長時間同じ電
圧（直流電圧）が印加されていると、液晶層（ＬＣ）の
傾きが固定化され、結果として残像現象を引き起こし、
液晶層（ＬＣ）の寿命を縮めることになる。

【００４３】これを防止するために、従来の液晶表示装
置においては、液晶層（ＬＣ）に印加する液晶駆動電圧
をある一定時間毎に交流化、即ち、コモン電極（ＩＴＯ
２）の液晶駆動電圧を基準にして、画素電極（ＩＴＯ
１）に印加される液晶駆動電圧を、一定時間毎に正電圧
側／負電圧側に変化させるようにしている。

【００４４】この液晶層（ＬＣ）に交流電圧を印加する
駆動方法として、コモン対称法とコモン反転法の２通り
の方法が知られている。コモン反転法とは、コモン電極
（ＩＴＯ２）と画素電極（ＩＴＯ１）に印加される電圧
を共に交互に反転させる方法であり、また、コモン対称
法とは、コモン電極（ＩＴＯ２）に印加される電圧を一
定とし、画素電極（ＩＴＯ１）に印加する電圧を、コモ
ン電極（ＩＴＯ２）に印加される電圧を基準にして、交
互に正、負に反転させる方法である。

【００４５】このコモン対称法は、画素電極（ＩＴＯ
１）に印加される電圧の振幅が、コモン反転法の場合に
比べ２倍となり、低電圧のドライバが使用できないと言
う欠点があるが、低消費電力と表示品質の点で優れてい
るドット反転法あるいはＶライン反転法が使用可能であ
る。本実施の形態の液晶表示モジュールでは、その駆動
方法として、前記ドット反転法を使用している。

【００４６】図４は、図１に示すドレインドライバ１３
０からドレイン信号線（Ｄ）に出力される液晶駆動電
圧、即ち、画素電極（ＩＴＯ１）に印加される液晶駆動
電圧と、コモン電極（ＩＴＯ２）に印加される液晶駆動
電圧との関係を示す図である。

【００４７】なお、図４では、ドレインドライバ１３０
からドレイン信号線（Ｄ）に出力される液晶駆動電圧
は、液晶表示パネル１０の表示面に黒を表示する場合の
液晶駆動電圧を示している。

【００４８】図４に示すように、ドレインドライバ１３
０から奇数番目のドレイン信号線（Ｄ）に出力される液
晶駆動電圧（ＶＤＨ）と、ドレインドライバ１３０から
出力される偶数番目のドレイン信号線（Ｄ）に出力され
る液晶駆動電圧（ＶＤＬ）とは、コモン電極（ＩＴＯ
２）に印加される液晶駆動電圧（ＶＣＯＭ）に対して逆
極性、即ち、奇数番目のドレイン信号線（Ｄ）に出力さ
れる液晶駆動電圧（ＶＤＨ）が正極性（または負極性）
であれば、偶数番目のドレイン信号線（Ｄ）に出力され
る液晶駆動電圧（ＶＤＬ）は負極性（または正極性）で
ある。

【００４９】そして、その極性は１ライン毎に反転さ
れ、さらに、各ライン毎の極性が、フレーム毎に反転さ
れる。

【００５０】このドット反転法を使用することにより、
隣り合うドレイン信号線（Ｄ）に印加される電圧が逆極
性となるため、コモン電極（ＩＴＯ２）やゲート電極
（Ｇ）に流れる電流が隣同志で打ち消し合い、消費電力
を低減することができる。

【００５１】また、コモン電極（ＩＴＯ２）に流れる電
流が少なく電圧降下が大きくならないため、コモン電極
（ＩＴＯ２）の電圧レベルが安定し、表示品質の低下を
最小限に抑えることができる。

【００５２】図５は、図１に示すドレインドライバ１３
０の一例の概略構成示すブロック図である。なお、ドレ
インドライバ１３０は、１個の半導体集積回路（ＬＳ
Ｉ）から構成される。

【００５３】同図において、正極性階調電圧生成回路１
５１ａは、正電圧生成回路１２１から入力される正極性
の５値の階調基準電圧（Ｖ０〜Ｖ４）に基づいて、正極
性の６４階調分の階調電圧を生成し、電圧バスライン１
５８ａを介して出力回路１５７に出力する。負極性階調
電圧生成回路１５１ｂは、負電圧生成回路１２２から入
力される負極性の５値の階調基準電圧（Ｖ５〜Ｖ９）に
基づいて、負極性の６４階調分の階調電圧を生成し、電
圧バスライン１５８ｂを介して出力回路１５７に出力す
る。

【００５４】また、ドレインドライバ１３０の制御回路
１５２内のシフトレジスタ回路１５３は、表示制御装置
１１０から入力される表示データラッチ用クロック（Ｄ
２）に基づいて、入力レジスタ回路１５４のデータ取り
込み用信号を生成し、入力レジスタ回路１５４に出力す
る。

【００５５】入力レジスタ回路１５４は、シフトレジス
タ回路１５３から出力されるデータ取り込み用信号に基
づき、表示制御装置１１０から入力される表示データラ
ッチ用クロック（Ｄ２）に同期して、各色毎６ビットの
表示データを出力本数分だけラッチする。

【００５６】ストレージレジスタ回路１５５は、表示制
御装置１１０から入力される出力タイミング制御用クロ
ック（Ｄ１）に応じて、入力レジスタ回路１５４内の表
示データをラッチする。このストレージレジスタ回路１
５５に取り込まれた表示データは、レベルシフト回路１
５６を介して出力回路１５７に入力される。

【００５７】出力回路１５７は、正極性の６４階調分の
階調電圧、あるいは負極性の６４階調分の階調電圧の中
から、表示データに対応した１つの階調電圧を選択し、
各ドレイン信号線（Ｄ）に出力する。

【００５８】図６は、出力回路１５７の構成を中心に、
図５に示すドレインドライバ１３０の構成を説明するた
めのブロック図である。

【００５９】同図において、１５３は図５に示す制御回
路１５２内のシフトレジスタ回路、１５６は図５に示す
レベルシフト回路であり、また、データラッチ部２６５
は、図５に示す入力レジスタ回路１５４とストレージレ
ジスタ回路１５５とを表し、さらに、デコーダ部２６
１、アンプ回路対２６３、アンプ回路対２６３の出力を
切り替えるスイッチ部（２）２６４が、図５に示す出力
回路１５７を構成する。

【００６０】ここで、スイッチ部（１）２６２およびス
イッチ部（２）２６４は、交流化信号（Ｍ）に基づいて
制御される。また、Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｙ５，Ｙ
６は、それぞれ第１番目、第２番目、第３番目、第４番
目、第５番目、第６番目のドレイン信号線（Ｄ）を示し
ている。

【００６１】図６に示すドインドライバ１３０において
は、スイッチ部（１）２６２により、データラッチ部２
６５（より詳しくは、図５に示す入力レジスタ１５４）
に入力されるデータ取り込み用信号を切り替えて、各色
毎の表示データを各色毎の隣接するデータラッチ部２６
５に入力する。

【００６２】デコーダ部２６１は、階調電圧生成回路１
５１ａから電圧バスライン１５８ａを介して出力される
正極性の６４階調分の階調電圧の中から、各データラッ
チ部２６５（より詳しくは、図５に示すストレージレジ
スタ１５５）から出力される表示用データに対応する階
調電圧を選択する高電圧用デコーダ回路２７８と、階調
電圧生成回路１５１ｂから電圧バスライン１５８ｂを介
して出力される負極性の６４階調分の階調電圧の中か
ら、各データラッチ部２６５から出力される表示用デー
タに対応する階調電圧を選択する低電圧用デコーダ回路
２７９とから構成される。この高電圧用デコーダ回路２
７８と低電圧用デコーダ回路２７９とは、隣接するデー
タラッチ部２６５毎に設けられる。

【００６３】アンプ回路対２６３は、高電圧用アンプ回
路２７１と低電圧用アンプ回路２７２とにより構成され
る。高電圧用アンプ回路２７１には高電圧用デコーダ回
路２７８で選択された正極性の階調電圧が入力され、高
電圧用アンプ回路２７１は正極性の液晶駆動電圧を出力
する。低電圧用アンプ回路２７２には低電圧用デコーダ
回路２７９で選択された負極性の階調電圧が入力され、
低電圧用アンプ回路２７２は負極性の液晶駆動電圧を出
力する。

【００６４】ドット反転法では、隣接する各色の映像信
号電圧は互いに逆極性となり、また、アンプ回路対２６
３の高電圧用アンプ回路２７１および低電圧用アンプ回
路２７２の並びは、高電圧用アンプ回路２７１→低電圧
用アンプ回路２７２→高電圧用アンプ回路２７１→低電
圧用アンプ回路２７２となるので、スイッチ部（１）２
６２により、データラッチ部１６５に入力されるデータ
取り込み用信号を切り替えて、各色毎の表示データを、
各色毎の隣接するデータラッチ部２６５に入力し、それ
に合わせて、高電圧用アンプ回路２７１あるいは低電圧
用アンプ回路２７２から出力される出力電圧を、スイッ
チ部（２）２６４により切り替え、各色毎の映像信号電
圧が出力されるドレイン信号線（Ｄ）、例えば、第１番
目のドレイン信号線Ｙ１と第４番目のドレイン信号線Ｙ
４とに出力することにより、各ドレイン信号線（Ｄ）に
正極性あるいは負極性の映像信号電圧を出力することが
可能となる。

【００６５】図１９に示すように、液晶層に印加する電
圧と透過率との関係はリニアではなく、透過率の高いと
ころ、および低いところでは、液晶層に印加する電圧に
対する透過率の変化は少なく、その中間となるところで
は透過率の変化が大きい。

【００６６】そのため、従来の階調電圧生成回路では、
６４階調の表示画像をリニアに表示するために、電源回
路から供給される、中間調付近（Ｖ２〜Ｖ６）では差が
小さく、それ以外の（Ｖ０〜Ｖ２、Ｖ６〜Ｖ８）で差が
大きい９値の階調基準電圧（Ｖ０〜Ｖ８）間を分圧して
６４階調の階調電圧を生成し、６４階調の表示画像を略
リニアに表示するようにしている。

【００６７】図７は、従来の階調電圧生成回路の回路構
成を示す回路図であり、同図（ａ）に示すＲ１〜Ｒ８の
抵抗は、各階調基準電圧間に接続される抵抗分圧回路の
合成抵抗を示し、同図（ｂ）は、各階調基準電圧間に接
続される抵抗分圧回路を示している。なお、同図（ｂ）
では、簡略化のため、Ｖ８の階調基準電圧とＶ７の階調
基準電圧との間を８分割するＲ８１〜Ｒ８８の抵抗分圧
回路と、Ｖ１の階調基準電圧とＶ０の階調基準電圧との
間を７分割するＲ１１〜Ｒ１７の抵抗分圧回路とを図示
しており、他の部分は省略してある。

【００６８】この場合に、各階調基準電圧間に接続され
る抵抗分圧回路の合成抵抗（Ｒ１〜Ｒ８）の抵抗値は、
階調電圧生成回路を構成する抵抗分圧回路に流れる電流
が略一定となるように設定される。さらに、各階調基準
電圧間に接続される抵抗分圧回路の各分圧抵抗の抵抗値
は、液晶層に印加する電圧と透過率との関係に合わせて
所定の重み付け、例えば、図８（ａ）に示すような重み
付けを行っている。

【００６９】なお、図８（ａ）では、重み付けの値
を（）付きの数字で表し、また、重み付けの値は説明し
やすい値を選択している。また、Ｖａ〜Ｖｉは階調電圧
を示している。

【００７０】図８（ａ）ではＲｃ、Ｒｄ、Ｒｅ、Ｒｆの
抵抗値を１．０とした場合、Ｒｂ、Ｒｇの抵抗値は１．
２（Ｒｃ、Ｒｄ、Ｒｅ、Ｒｆの抵抗値の１．２倍）、Ｒ
ａ、Ｒｈの抵抗値は２（Ｒｃ、Ｒｄ、Ｒｅ、Ｒｆの抵抗
値の２倍）となるように重み付けを行っている。

【００７１】この場合に、図８（ｂ）に示すように、従
来の抵抗分圧回路では、同一の抵抗値の抵抗Ｒを並列に
接続したものを使用し、即ち、Ｒｃ〜Ｒｆの抵抗として
抵抗Ｒを６本並列に接続（全体の抵抗値はＲ／６）した
ものを使用し、また、Ｒｂ、Ｒｇの抵抗として抵抗Ｒを
５本並列に接続（全体の抵抗値はＲ／５）したものを使
用し、さらに、Ｒａ、Ｒｈの抵抗として抵抗Ｒを３本並
列に接続（全体の抵抗値をＲ／３）したものを使用す
る。

【００７２】これにより、Ｒｂ、Ｒｇの抵抗を、Ｒｃ〜
Ｒｆの抵抗の１．２（＝６／５）倍の抵抗値に、また、
Ｒａ、Ｒｈの抵抗を、Ｒｃ〜Ｒｆの抵抗の２（＝６／
３）倍の抵抗としている。

【００７３】図９は、半導体チップ内での、従来の階調
電圧生成回路のレイアウトを示す図である。従来の階調
電圧生成回路は、アルミニウム等で階調配線層１９を形
成し、その下に層間絶縁膜を介して、拡散抵抗膜等によ
り形成され、前記階調配線層１９に直交する抵抗配線層
２０を設け、この階調配線層１９と抵抗配線層２０とを
スルーホール２１で接続して、前記した並列抵抗回路を
構成する。

【００７４】しかしながら、この従来の抵抗分割回路で
は、基準となる抵抗値（図８（ａ）に示すＲｃ〜Ｒｆの
抵抗の抵抗値）がＲ／ｍ、重み付けされる抵抗値（図８
（ａ）に示すＲａ，Ｒｂ，Ｒｇ，Ｒｈの抵抗の抵抗値）
がＲ／ｎとなり、重み付けの値はｍ／ｎとなる。

【００７５】そして、近年、液晶表示パネル１０に、よ
りリニアに６４階調の表示画像を表示できることが要望
されているが、この場合には、この階調電圧生成回路を
構成する抵抗分圧回路の各分圧抵抗を、液晶層に印加す
る電圧と透過率との関係に合わせて、よりきめ細かな重
み付けを行う必要がある。

【００７６】ところが、従来の階調電圧生成回路では、
階調電圧生成回路を構成する抵抗分圧回路の各抵抗値
を、よりきめ細かく重み付けを行う場合には、ｍの値が
大きくしなければならず、そのため、並列に接続される
抵抗の数が多くなるという問題点があり、その重み付け
が限定されていた。

【００７７】図１０は、本実施の形態の正極性階調電圧
生成回路１５１ａ、あるいは負極性階調電圧生成回路１
５１ｂを構成する分圧抵抗回路の回路構成を示す回路図
である。図１０では、簡略化のためにＶａの階調電圧か
らＶｇの階調電圧までの分圧抵抗回路を示している。

【００７８】本実施の形態では、各階調電圧が出力され
る階調電圧配線層（Ｖａ〜Ｖｇ）の間に、８個の基準抵
抗（Ｒ１〜Ｒ８）が直列接続される直列抵抗回路（３
０）が構成される。そして、この直列抵抗回路（３０）
の両端（図１０に示すａ，ｉ）、および各基準抵抗（Ｒ
１〜Ｒ８）の接続点（図１０に示すｂ〜ｈ）の少なくも
１個を、隣接する一方の階調電圧配線層（Ｖａ〜Ｖｇ）
と接続し、隣接する一方の階調電圧配線層（Ｖａ〜Ｖ
ｇ）と接続された以外の、直列抵抗回路の両端（図１０
に示すａ，ｉ）、および各基準抵抗（Ｒ１〜Ｒ８）の接
続点（図１０に示すｂ〜ｈ）の少なくも１個を、隣接す
る他方の階調電圧配線層（Ｖａ〜Ｖｇ）と接続して、抵
抗分圧回路の分圧抵抗を構成する。

【００７９】例えば、図１０に示すように、ＶａとＶｂ
との階調電圧配線層との間には、Ｒ１からＲ８までの基
準抵抗が８個直列に接続されて、この分圧回路の抵抗値
は８Ｒとなり、同様に、ＶｂとＶｃとの階調電圧配線層
との間には、Ｒ５からＲ８までの基準抵抗が４個直列に
接続されて、この分圧回路の抵抗値は４Ｒとなり、Ｖｃ
とＶｄとの階調電圧配線層との間には、Ｒ５の基準抵抗
が１個接続されて、この分圧回路の抵抗値はＲとなる。

【００８０】また、ＶｄとＶｅとの階調電圧配線層との
間には、Ｒ４の抵抗１個からなるＲの抵抗と、Ｒ５から
Ｒ７までの基準抵抗が３個直列に接続された３Ｒの抵抗
とが並列に接続されて、この分圧回路の抵抗値は０．７
５Ｒとなり、ＶｅとＶｆとの階調電圧配線層との間に
は、Ｒ４の抵抗１個からなるＲの抵抗と、Ｒ５からＲ７
までの基準抵抗が４個直列に接続された４Ｒの抵抗とが
並列に接続されて、この分圧回路の抵抗値は０．８Ｒと
なり、さらに、ＶｆとＶｇとの階調電圧配線層との間に
は、Ｒ３の抵抗１個からなるＲの抵抗と、Ｒ４からＲ８
までの基準抵抗が５個直列に接続された５Ｒの抵抗とが
並列に接続されて、この分圧回路の抵抗値は０．８３Ｒ
となる。

【００８１】本実施の形態では、隣接する階調電圧配線
層の間の分圧抵抗の抵抗値として、最小Ｒ／８から最大
８Ｒまでの抵抗値を取ることが可能となる。また、０．
７５Ｒを基準とすると、０．８０Ｒは、０．７５Ｒの
１．０７倍、０．８３Ｒは、０．７５Ｒの１．１１倍と
なり、各分圧抵抗の抵抗値をよりきめ細かく設定するこ
とが可能となる。

【００８２】図１１は、半導体チップ内での、本実施の
形態の階調電圧生成回路のレイアウトを示す図であり、
同図（ａ）はその平面を示す平面図、同図（ｂ）はスル
ーホール部分の断面を示す断面図である。なお、図１１
では、簡略化のためにＶ０４の階調電圧からＶ０８の階
調電圧までと、Ｒ１からＲ４の抵抗までのレイアウトの
一例を示している。

【００８３】本実施の形態では、アルミニウム等で階調
配線層１９を形成し、その下に層間絶縁膜２２を介し
て、ポリシリコン、拡散抵抗膜等により形成され、前記
階調配線層１９と同一方向に延在する抵抗配線層２０を
設ける。この階調配線層１９と抵抗配線層２０とをスル
ーホール２１で接続して、各抵抗分圧回路の分圧回路を
構成する。この場合に、スルーホール２１の数およびそ
の位置の変更は、スルーホール形成用のホトマスクを変
更することにより対応可能である。

【００８４】図１１に示す例では、Ｖ０４とＶ０５との
階調電圧の間においては、スルーホール２１ａでＶ０４
の階調電圧の階調配線層１９に抵抗配線層２０が接続さ
れ、また、スルーホール２１ｄでＶ０５の階調電圧の階
調配線層１９に抵抗配線層２０が接続される。したがっ
て、スルーホール２１ａと２１ｄとの間には、抵抗Ｒ
１，Ｒ２，Ｒ３が３個直列に接続され、Ｖ０４とＶ０５
との階調電圧の間の分圧抵抗の抵抗値は３Ｒとなる。

【００８５】Ｖ０５とＶ０６との階調電圧の間において
は、スルーホール２１ａでＶ０５の階調電圧の階調配線
層１９に抵抗配線層２０が接続され、また、スルーホー
ル２１ｄでＶ０６の階調電圧の階調配線層１９に抵抗配
線層２０が接続される。したがって、スルーホール２１
ａと２１ｄとの間には、抵抗Ｒ１，Ｒ２，Ｒ３が３個直
列に接続され、Ｖ０５とＶ０６との階調電圧の間の分圧
抵抗の抵抗値は３Ｒとなる。

【００８６】Ｖ０６とＶ０７との階調電圧の間において
は、スルーホール２１ｅでＶ０６の階調電圧の階調配線
層１９に抵抗配線層２０が接続され、また、スルーホー
ル２１ｄでＶ０７の階調電圧の階調配線層１９に抵抗配
線層２０が接続される。したがって、スルーホール２１
ｄと２１ｅとの間には、抵抗Ｒ４が接続され、Ｖ０６と
Ｖ０７との階調電圧の間の分圧抵抗の抵抗値はＲとな
る。

【００８７】同様に、Ｖ０７とＶ０８との階調電圧の間
においては、スルーホール２１ｃでＶ０７の階調電圧の
階調配線層１９に抵抗配線層２０が接続され、また、ス
ルーホール２１ｂと２１ｄでＶ０８の階調電圧の階調配
線層１９に抵抗配線層２０が接続される。したがって、
スルーホール２１ｃと、スルーホール２１ｂおよび２１
ｄとの間には、抵抗Ｒ２とＲ３とが並列に接続され、Ｖ
０７とＶ０８との階調電圧の間の分圧抵抗の抵抗値はＲ
／２となる。なお、図１１に示す抵抗値は、簡略化のた
めに分かりやすい値を選択しており、必ずしも実際の製
品の抵抗値を意味するものではない。

【００８８】また、本実施の形態の階調電圧生成回路を
備えるドレインドライバ１３０では、その半導体チップ
の長辺方向（ドレイン信号線（Ｄ）と直交する方向）は
若干長くなるが、その短辺方向（ドレイン信号線（Ｄ）
と同一の方向）は短くすることが可能である。そのた
め、液晶表示モジュール（ＬＣＤ）の表示領域以外の領
域、即ち、額縁部分を小さくすることが可能である。

【００８９】図１２は、本実施の形態の正極性階調電圧
生成回路１５１ａの回路構成を示す回路図である。同図
に示すように、本実施の形態では、外部から供給される
５値の階調基準電圧（Ｖ０〜Ｖ４）のうち、Ｖ４とＶ３
の階調基準電圧との間を８分割、また、Ｖ３とＶ２の階
調基準電圧との間、およびＶ２とＶ１の階調基準電圧と
の間を２４分割、Ｖ１とＶ０の階調基準電圧との間を７
分割して、６４階調の階調電圧を生成する。

【００９０】従来の階調電圧生成回路では、その抵抗分
圧回路の分圧回路の抵抗値をきめ細かく設定できなかっ
たため、図１９に示す透過率と電圧との関係を表すグラ
フを８個の折り線からなる折り線グラフで近似し、その
折り線グラフの各折り曲げ点の電圧に相当する９値の階
調基準電圧を電源回路から供給し、その９値の階調基準
電圧間を所定の分圧比の抵抗分圧回路で分圧するように
していた。

【００９１】しかしながら、本実施の形態では、階調電
圧生成回路を構成する抵抗分圧回路の各分圧抵抗の抵抗
値をよりきめ細かく設定することが可能であるため、正
電圧生成回路１２１（または負電圧生成回路１２２）か
ら入力される階調基準電圧の数を、従来の９値から５値
（例えば、図１９に示すＶ０、Ｖ１、Ｖ３、Ｖ６、Ｖ８
の階調基準電圧）に少なくなくすることができる。

【００９２】図１３は、本実施の形態の液晶表示モジュ
ールの組立完成図で、液晶表示パネルの表示面側から見
た正面図、前側面図、右側面図、左側面図および後側面
図である。図１４は、本実施の形態の液晶表示モジュー
ルの組立完成図で、液晶表示パネルの裏面側から見た図
である。

【００９３】本実施の形態の液晶表示モジュールは、モ
ールドケース（ＭＬ）、シールドケース（ＳＨＤ）を備
える。ＨＬＤ１，ＨＬＤ２，ＨＬＤ３およびＨＬＤ４
は、モールドケース（ＭＬ）、シールドケース（ＳＨ
Ｄ）にそれぞれ設けられる取付穴である。当該液晶表示
モジュールは、この４個の取付穴にネジ等を通してノー
トパソコン等に実装される。バックライトを駆動するた
めのインバータ回路ユニットは、取付穴（ＨＬＤ１，Ｈ
ＬＤ２）の間の凹部に配置され、接続コネクタ（ＬＣ
Ｔ）、ランプケーブル（ＬＣＰ１，ＬＣＰ２）を介して
冷陰極蛍光灯（ＬＰ）に駆動電圧を供給する。

【００９４】コンピュータ本体側からの表示データ、表
示制御信号および電源は、モジュール裏面に位置するイ
ンタフェースコネクタ（ＣＴ１）を介して、インタフェ
ース部１００に供給される。

【００９５】図１５（ａ）は、図１３に示す液晶表示モ
ジュールのＩ−Ｉ線で切断した断面図、図１５（ｂ）
は、図１３に示す液晶表示モジュールのＩＩ−ＩＩ線で
切断した断面図、図１６（ａ）は、図１３に示す液晶表
示モジュールのＩＩＩ−ＩＩＩ線で切断した断面図、図
１６（ｂ）は、図１３に示す液晶表示モジュールのＩＶ
−ＩＶ線で切断した断面図である。

【００９６】図１５、図１６において、ＳＨＤは液晶表
示パネルの周辺および液晶表示パネルの駆動回路を覆う
シールドケース（上側ケース）である。ＭＬはバックラ
イトユニットを収納するモールドケース（下側ケース）
である。ＬＦ１およびＬＦ２は下側ケース（ＭＬ）を覆
う第１および第２の下側シールドケースである。

【００９７】ＷＳＰＣはバックライトユニットの周囲を
覆う枠スペーサである。ＳＵＢ１およびＳＵＢ２は、液
晶表示パネルを構成するガラス基板である。図１６にお
いては、ガラス基板（ＳＵＢ１）は薄膜トランジスタ
（ＴＦＴ１，ＴＦＴ２）および画素電極（ＩＴＯ１）が
形成されている基板、ガラス基板（ＳＵＢ２）はカラー
フィルタおよびコモン電極（ＩＴＯ２）が形成される基
板である。

【００９８】ＦＵＳは封止材であり、ＢＭはガラス基板
（ＳＵＢ２）に形成された遮光膜、ＰＯＬ１はガラス基
板（ＳＵＢ２）に貼付けられる上偏光板、ＰＯＬ２はガ
ラス基板（ＳＵＢ１）に貼付けられる下偏光板、ＶＩＮ
Ｃ１はガラス基板（ＳＵＢ２）に貼付けられる視野拡大
フィルム、ＶＩＮＣ２はガラス基板（ＳＵＢ２）に貼付
けられる視野拡大フィルムである。

【００９９】本実施の形態では、ガラス基板（ＳＵＢ
１，ＳＵＢ２）に視野拡大フィルム（ＶＩＮＣ１，ＶＩ
ＮＣ２）を貼付けることにより、ユーザが見る角度によ
りコントラストが変化する液晶表示パネル特有の問題で
ある、視野依存性をなくしている。なお、視野拡大フィ
ルム（ＶＩＮＣ１，ＶＩＮＣ２）は、偏光板（ＰＯＬ
１，ＰＯＬ２）の外側に貼り付けてもよいが、視野拡大
フィルム（ＶＩＮＣ１，ＶＩＮＣ２）を偏光板（ＰＯＬ
１，ＰＯＬ２）とガラス基板（ＳＵＢ１，ＳＵＢ２）の
間に設けることにより、視野拡大効果を増大することが
できる。

【０１００】ＬＰは冷陰極蛍光灯、ＬＳはランプ反射シ
ート、ＧＬＢは導光板、ＲＦＳは反射シート、ＳＰＳは
プリズムシートである。ＰＯＲは偏光反射板であり、液
晶表示パネルの輝度を向上させるために設けられてい
る。偏光反射板（ＰＯＲ）は特定の偏光軸の光のみを透
過し、それ以外の偏光軸の光は反射する性質を持ってい
る。したがって、偏光反射板（ＰＯＲ）の透過する偏光
軸を下偏光板（ＰＯＬ２）の偏光軸と合致させることに
より、従来下偏光板（ＰＯＬ２）で吸収されていた光
も、偏光反射板（ＰＯＲ）と導光板（ＧＬＢ）との間で
行ったり来たりしている間に、下偏光板（ＰＯＬ２）を
透過する偏光光に変化されて偏光反射板（ＰＯＲ）から
射出されるので、液晶表示パネルのコントラストを向上
させることができる。

【０１０１】枠スペーサ（ＷＳＰＣ）は導光板（ＧＬ
Ｂ）の周辺部を押さえ、枠スペーサ（ＷＳＰＣ）のフッ
クをモールドケース（ＭＬ）の穴に差し込むことによ
り、導光板（ＧＬＢ）をモールドケース（ＭＬ）にしっ
かりと固定し、導光板（ＧＬＢ）が液晶表示パネルに衝
突するのを防いでいる。さらに、拡散シート（ＳＰ
Ｓ）、プリズムシート（ＰＲＳ）および偏光反射板（Ｐ
ＯＲ）も、枠スペーサ（ＷＳＰＣ）により抑えつけられ
ているので、拡散シート（ＳＰＳ）、プリズムシート
（ＰＲＳ）および偏光反射板（ＰＯＲ）が歪むことな
く、バックライトユニットを液晶表示モジュールに実装
することができる。

【０１０２】ＧＣ１は枠スペーサ（ＷＳＰＣ）とガラス
基板（ＳＵＢ１）との間に設けられるゴムクッションで
ある。ＬＰＣ３は冷陰極蛍光灯（ＬＰ）に駆動電圧を供
給するランプケーブルであり、実装スペースを取らない
ようにフラットケーブルからなり枠スペーサ（ＷＳＰ
Ｃ）とランプ反射シート（ＬＳ）との間に設けられる。
このランプケーブル（ＬＰＣ３）は両面テープによりラ
ンプ反射シート（ＬＳ）が貼り付けられているので、冷
陰極蛍光灯（ＬＰ）を交換するときにランプ反射シート
（ＬＳ）とともに交換することができ、ランプケーブル
（ＬＰＣ３）をランプ反射シート（ＬＳ）から外す必要
がなく、冷陰極蛍光灯（ＬＰ）の交換が容易である。

【０１０３】ＯＬはＯリングで、冷陰極蛍光灯（ＬＰ）
とランプ反射シート（ＬＳ）との間のクッションの働き
をする。Ｏリング（ＯＬ）は冷陰極蛍光灯（ＬＰ）の発
光輝度が低下しないように透明な合成樹脂材料で構成さ
れる。また、Ｏリング（ＯＬ）は冷陰極蛍光灯（ＬＰ）
から高周波の電流が漏れだすのを防止するため、誘電率
の低い絶縁材料で構成される。さらに、Ｏリング（Ｏ
Ｌ）は冷陰極蛍光灯（ＬＰ）が導光板（ＧＬＢ）と衝突
するのを防止するクッションの働きもする。

【０１０４】ＩＣ１は液晶表示パネル１０のドレイン信
号線（Ｄ）に映像信号電圧を供給するドレインドライバ
１３０を構成する半導体チップであり、ガラス基板（Ｓ
ＵＢ１）上に実装されている。この半導体チップ（ＩＣ
１）はガラス基板（ＳＵＢ１）の一方の辺にのみ実装さ
れているので、半導体チップ（ＩＣ１）が実装された辺
と対向する辺の額縁領域を小さくすることができる。ま
た、冷陰極蛍光灯（ＬＰ）およびランプ反射シート（Ｌ
Ｓ）は、ガラス基板（ＳＵＢ１）の半導体チップ（ＩＣ
１）が実装された部分の下側に重ねて配置されるので、
冷陰極蛍光灯（ＬＰ）およびランプ反射シート（ＬＳ）
を、液晶表示モジュール内にコンパクトに収納すること
ができる。

【０１０５】ＩＣ２は液晶表示パネル１０のゲート信号
線（Ｇ）に走査駆動電圧を供給するゲートドライバ１４
０を構成する半導体チップであり、ガラス基板（ＳＵＢ
１）上に実装されている。この半導体チップ（ＩＣ２）
もガラス基板（ＳＵＢ１）の一方の辺にのみ実装されて
いるので、半導体チップ（ＩＣ２）が実装された辺と対
向する辺の額縁領域を小さくすることができる。

【０１０６】ＦＰＣ１はゲート信号線側フレキシブルプ
リント基板で、ガラス基板（ＳＵＢ１）の外部端子に異
方性導電膜により接続され、半導体チップ（ＩＣ２）に
電源および駆動信号を供給する。ＦＰＣ２はドレイン信
号線側フレキシブルプリント基板で、ガラス基板（ＳＵ
Ｂ１）の外部端子に異方性導電膜により接続され、半導
体チップ（ＩＣ１）に電源および駆動信号を供給する。
フレキシブルプリント基板（ＦＰＣ１，ＦＰＣ２）上に
は抵抗、コンデンサ等のチップ部品（ＥＰ）が実装され
ている。

【０１０７】本実施の形態では、液晶表示パネル１０の
額縁領域を縮小するために、フレキシブルプリント基板
（ＦＰＣ２）はランプ反射シート（ＬＳ）を包むように
折り曲げられ、フレキシブルプリント基板（ＦＰＣ２）
の一部（ｂ部）はバックライトユニットの裏のモールド
ケース（ＭＬ）と第２のシールドケースとの間に挟まれ
て固定される。そのため、モールドケース（ＭＬ）に
は、フレキシブルプリント基板（ＦＰＣ２）上に実装さ
れるチップ部品（ＥＰ）のスペーサを確保するための切
り抜きが設けられている。

【０１０８】フレキシブルプリント基板（ＦＰＣ２）
は、折り曲げを容易とするための薄い厚さの部分（ａ
部）と、多層配線のための厚さの厚い部分（ｂ部）とで
構成される。また、本実施の形態では、下側シールドケ
ースを第１の下側シールドケース（ＬＦ１）と第２の下
側シールドケース（ＬＦ２）とで構成し、当該２つの下
側シールドケース（ＬＦ１，ＬＦ２）で液晶表示モジュ
ールの裏面を覆うようにしたので、第２の下側シールド
ケース（ＬＦ２）を取り外せばランプ反射シート（Ｌ
Ｓ）を露出させることができるので、冷陰極蛍光灯（Ｌ
Ｐ）の交換が容易である。

【０１０９】ＰＣＢは表示制御装置１１０や電源回路１
２０が搭載されるインタフェース基板で、このインタフ
ェース基板（ＰＣＢ）も多層のプリント基板で構成され
る。本実施の形態では、液晶表示パネル１０の額縁領域
を小さくするために、インタフェース基板（ＰＣＢ）
は、フレキシブルプリント基板（ＦＰＣ１）の下に重ね
て配置され両面テープ（ＢＡＴ）でガラス基板（ＳＵＢ
１）に接着されている。

【０１１０】インタフェース基板（ＰＣＢ）にはコネク
タ（ＣＴＲ３）とコネクタ（ＣＴＲ４）が設けられ、コ
ネクタ（ＣＴＲ４）はフレキシブルプリント基板（ＦＰ
Ｃ２）のコネクタ（ＣＴ４）と電気的に接続される。同
様に、コネクタ（ＣＴＲ３）はフレキシブルプリント基
板（ＦＰＣ１）のコネクタ（ＣＴ３）と電気的に接続さ
れる。

【０１１１】図１７は、液晶表示パネル１０の周辺にフ
レキシブルプリント配線基板（ＦＰＣ１）と、折り曲げ
る前のフレキシブルプリント配線基板（ＦＰＣ２）を実
装した状態を示す図である。また、図１８は、図１７に
おいて、液晶表示パネル１０とフレキシブルプリント配
線基板（ＦＰＣ１，ＦＰＣ２）とが接続されている部分
を拡大して示す図である。

【０１１２】なお、図１７、図１８において、ＴＣＯＮ
は表示制御装置１１０を構成する半導体チップであり、
また、ＤＴＭはドレイン端子、ＧＴＭはゲート端子であ
る。

【０１１３】図１５、図１６において、ＳＵＢは補強板
であり、下側シールドケース（ＬＦ１）とコネクタ（Ｃ
Ｔ４）との間に配置され、コネクタ（ＣＴ４）がコネク
タ（ＣＴＲ４）から外れるのを防止している。ＳＰＣ４
はシールドケース（ＳＨＤ）と上偏光板（ＰＯＬ１）と
の間に設けられるスペーサであり、腐食布からなり接着
剤によりシールドケース（ＳＨＤ）に貼り付けられてい
る。

【０１１４】本実施の形態では、上偏光板（ＰＯＬ１）
と視野拡大フィルム（ＶＩＮＣ１）とをガラス基板（Ｓ
ＵＢ２）から引出し、上偏光板（ＰＯＬ１）と視野拡大
フィルム（ＶＩＮＣ１）とをシールドケース（ＳＨＤ）
で押さえている。この構成により、本実施の形態では額
縁領域を小さくしても充分な強度を確保している。

【０１１５】ＤＳＰＣはドレインスペーサであり、シー
ルドケース（ＳＨＤ）とガラス基板（ＳＵＢ１）との間
に設けられ、シールドケース（ＳＨＤ）とガラス基板
（ＳＵＢ１）とが衝突するのを防止している。また、ド
レインスペーサ（ＤＳＰＣ）は半導体チップ（ＩＣ１）
を覆うように設けられるので、半導体チップ（ＩＣ１）
の部分には切り欠き（ＮＯＴ）が設けられる。これによ
り、シールドケース（ＳＨＤ）やドレインスペーサ（Ｄ
ＳＰＣ）が半導体チップ（ＩＣ１）に衝突することがな
くなる。また、ドレインスペーサ（ＤＳＰＣ）は、ガラ
ス基板（ＳＵＢ１）の外部接続端子上にあるフレキシブ
ルプリント基板（ＦＰＣ２）も押さえているので、ガラ
ス基板（ＳＵＢ１）からフレキシブルプリント基板（Ｆ
ＰＣ２）が剥離するのを防止している。ＦＵＳは液晶表
示パネルの液晶封入口を封止する封止材である。

【０１１６】以上、本発明者によってなされた発明を、
前記発明の実施の形態に基づき具体的に説明したが、本
発明は、前記発明の実施の形態に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。

【０１１７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【０１１８】（１）本発明によれば、各画素に印加され
る多階調の階調電圧を生成する階調電圧生成回路におい
て、分圧抵抗の抵抗値の最小値と最大値との幅を広く設
定することができるので、液晶層の透過率に合わせて、
分圧抵抗の抵抗値をよりきめ細かく設定することが可能
となる。

【０１１９】（２）本発明によれば、液晶表示パネルに
表示される多階調の表示画像をよりリニアに表示するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるＴＦＴ方式の液晶
表示モジュールの概略構成を示すブロック図である。

【図２】図１に示す液晶表示パネルの一例の等価回路を
示す図である。

【図３】図１に示す液晶表示パネルの他の例の等価回路
を示す図である。

【図４】図１に示すドレインドライバからドレイン信号
線（Ｄ）に出力される液晶駆動電圧、即ち、画素電極
（ＩＴＯ１）に印加される液晶駆動電圧と、コモン電極
（ＩＴＯ２）に印加される液晶駆動電圧との関係を示す
図である。

【図５】図１に示すドレインドライバの一例の概略構成
示すブロック図である。

【図６】出力回路１５７の構成を中心に、図５に示すド
レインドライバ１３０の構成を説明するためのブロック
図である。

【図７】従来の階調電圧生成回路の回路構成を示す回路
図である。

【図８】従来の階調電圧生成回路を構成する抵抗分圧回
路の重み付けを説明するための図である。

【図９】半導体チップ内での、従来の階調電圧生成回路
のレイアウトを示す図である。

【図１０】本実施の形態の正極性階調電圧生成回路、あ
るいは負極性階調電圧生成回路を構成する分圧抵抗回路
の回路構成を示す回路図である。

【図１１】半導体チップ内での、本実施の形態の階調電
圧生成回路のレイアウトを示す図である。

【図１２】本実施の形態の正極性階調電圧生成回路の回
路構成を示す回路図である。

【図１３】本実施の形態の液晶表示モジュールの組立完
成図で、液晶表示パネルの表示面側から見た正面図、前
側面図、右側面図、左側面図および後側面図である。

【図１４】本実施の形態の液晶表示モジュールの組立完
成図で、液晶表示パネルの裏面側から見た図である。

【図１５】図１３に示すＩ−Ｉ線で切断した断面図、お
よび、ＩＩ−ＩＩ線で切断した断面図である。

【図１６】図１３に示すＩＩＩ−ＩＩＩ線で切断した断
面図、および、ＩＶ−ＩＶ線で切断した断面図である。

【図１７】本実施の形態の液晶表示モジュールにおい
て、液晶表示パネルの周辺にフレキシブルプリント配線
基板（ＦＰＣ１）と、折り曲げる前のフレキシブルプリ
ント配線基板（ＦＰＣ２）を実装した状態を示す図であ
る。

【図１８】図１７において、液晶表示パネルとフレキシ
ブルプリント配線基板（ＦＰＣ１，ＦＰＣ２）とが接続
されている部分を拡大して示す図である。

【図１９】液晶層に印加する電圧と透過率との関係を示
すグラフである。

【符号の説明】

１０…液晶表示パネル（ＴＦＴ−ＬＣＤ）、１９…階調
配線層、２０…抵抗配線層、２１…スルーホール、２２
…層間絶縁膜、３０…直列抵抗回路、１００…インタフ
ェース部、１１０…表示制御装置、１２０…電源回路、
１２１，１２２…電圧生成回路、１２３…コモン電極電
圧生成回路、１２４…ゲート電極電圧生成回路、１３０
…ドレインドライバ、１３１，１３２，１３５，１４
１，１４２…信号線、１３３…表示データのバスライ
ン、１４０…ゲートドライバ、１５１ａ，１５１ｂ…階
調電圧生成回路、１５２…制御回路、１５３…シフトレ
ジスタ回路、１５４…入力レジスタ回路、１５５…スト
レージレジスタ回路、１５６…レベルシフト回路、１５
７…出力回路、１５８ａ，１５８ｂ…電圧バスライン、
２６１…デコーダ部、２６２，２６４…スイッチ部、２
６３…アンプ回路対、２６５…データラッチ部、２７
８，２７９…デコーダ回路、２７１…高電圧用アンプ回
路、２７２…低電圧用アンプ回路、ＬＣＭ…液晶表示モ
ジュール、Ｄ…ドレイン信号線（映像信号線または垂直
信号線）、Ｇ…ゲート信号線（走査信号線または水平信
号線）、ＩＴＯ１…画素電極、ＩＴＯ２…コモン電極
（ＩＴＯ２）、ＴＦＴ１，ＴＦＴ２…薄膜トランジス
タ、ＣＳＴＧ…保持容量、Ｃａｄｄ…付加容量、ＭＬ…
モールドケース、ＳＨＤ…シールドケース、ＬＣＴ…接
続コネクタ、ＣＴ１…インタフェースコネクタ、ＣＴ
３，ＣＴ４，ＣＴＲ３，ＣＴＲ４…コネクタ、ＬＣＰ
１，ＬＣＰ２，ＬＰＣ３…ランプケーブル、ＬＰ…冷陰
極蛍光灯、ＬＦ１，ＬＦ２…下側シールドケースで、Ｗ
ＳＰＣ…枠スペーサ、ＳＵＢ１，ＳＵＢ２…ガラス基
板、ＦＵＳ…封止材、ＢＭ…遮光膜、ＰＯＬ１，ＰＯＬ
２…偏光板、ＶＩＮＣ１，ＶＩＮＣ２…視野拡大フィル
ム、ＬＳ…ランプ反射シート、ＧＬＢ…導光板、ＲＦＳ
…反射シート、ＳＰＳ…プリズムシート、ＰＯＲ…偏光
反射板、ＧＣ１…ゴムクッション、ＯＬ…Ｏリング、Ｉ
Ｃ１，ＩＣ２，ＴＣＯＮ…半導体チップ、ＦＰＣ１，Ｆ
ＰＣ２…フレキシブルプリント基板、ＥＰ…抵抗、コン
デンサ等のチップ部品、ＰＣＢ…インタフェース基板、
ＢＡＴ…両面テープ、ＳＵＢ…補強板、ＳＰＣ４…スペ
ーサ、ＤＳＰＣ…ドレインスペーサ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 充 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 尾手 幸秀 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 渡辺 浩 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配置された複数の画素を
   有する液晶表示パネルと、階調電圧生成手段を有し当該
   階調電圧生成手段で生成された多階調の階調電圧の中の
   任意の階調電圧を映像信号電圧として前記各画素に印加
   する駆動手段とを具備する液晶表示装置において、 前記階調電圧生成手段は、複数の階調基準電圧間を分圧
   して多階調の階調電圧を生成する抵抗分圧回路を有し、 当該抵抗分圧回路の各分圧抵抗は、直列接続された複数
   個の基準抵抗の各接続点、および直列接続された複数個
   の基準抵抗における両端の基準抵抗の互いに他の基準抵
   抗と接続されない端部の中から選択された少なくとも１
   個と、前記選択された少なくとも１個以外の前記直列接
   続された複数個の基準抵抗の各接続点、および直列接続
   された複数個の基準抵抗における両端の基準抵抗の互い
   に他の基準抵抗と接続されない端部の中から選択された
   少なくとも１個との間の合成抵抗であることを特徴とす
   る液晶表示装置。
2. 【請求項２】 前記各分圧抵抗の抵抗値は、液晶層に印
   加する電圧と透過率との関係に合わせて所定の重み付け
   がなされていることを特徴とする請求項１に記載された
   液晶表示装置。
3. 【請求項３】 前記駆動手段は半導体集積回路で構成さ
   れ、前記半導体集積回路は、前記多階調の階調電圧が出
   力される複数の階調電圧配線層と、前記複数の階調電圧
   配線層と同一方向に延在して設けられる前記複数の基準
   抵抗を構成する複数の抵抗配線層と、前記各階調電圧配
   線層と前記各抵抗配線層とを絶縁する層間絶縁膜と、前
   記層間絶縁膜に設けられ、前記各階調電圧配線層と前記
   各抵抗配線層とを接続するスルーホールとを有し、 前記スルーホールの数および設置位置を適宜に選択し
   て、前記分圧抵抗の抵抗値を所定の値に調整することを
   特徴とする請求項１または請求項２に記載された液晶表
   示装置。
4. 【請求項４】 前記抵抗配線層は、ジグザクパターン状
   に形成されていることを特徴とする請求項３に記載され
   た液晶表示装置。