KR20090107284A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20090107284A
KR20090107284A KR1020080032708A KR20080032708A KR20090107284A KR 20090107284 A KR20090107284 A KR 20090107284A KR 1020080032708 A KR1020080032708 A KR 1020080032708A KR 20080032708 A KR20080032708 A KR 20080032708A KR 20090107284 A KR20090107284 A KR 20090107284A
Authority
KR
South Korea
Prior art keywords
integrated circuit
data
signal transmission
transmission film
gate
Prior art date
Application number
KR1020080032708A
Other languages
English (en)
Other versions
KR101535818B1 (ko
Inventor
임종진
이상엽
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080032708A priority Critical patent/KR101535818B1/ko
Publication of KR20090107284A publication Critical patent/KR20090107284A/ko
Application granted granted Critical
Publication of KR101535818B1 publication Critical patent/KR101535818B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 링크 폭을 줄일 수 있는 액정 표시 장치에 관한 것이다.
본 발명에 따른 액정 표시 장치는 게이트 라인과 데이터 라인이 서로 교차하여 화소 영역을 정의하는 액정 표시 패널과, 상기 데이터 라인을 구동하며, 상기 데이터 라인과 N : 1(여기서, N은 2 이상의 자연수)로 매칭되는 출력 핀을 가지는 데이터 집적회로와, 상기 게이트 라인을 구동하며, 상기 게이트 라인과 N : 1로 매칭되는 출력 핀을 가지는 게이트 집적회로와, 상기 데이터 집적회로 및 게이트 집적회로 각각을 실장하며, 상기 데이터 집적회로 및 게이트 집적회로 각각의 입출력 핀과 접속되는 입출력 패드를 가지는 신호 전송 필름을 포함한다.
링크 폭, 배즐 폭, 데이터 라인, 게이트 라인

Description

액정 표시 장치{Liquid Crystal Display}
본 발명은 액정 표시 장치에 관한 것으로, 특히 링크 폭을 줄일 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 전계에 따라 유전 이방성을 갖는 액정의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정 표시 장치는 게이트 라인(GL) 및 데이터 라인(DL)의 교차로 마련된 각 화소 영역에 형성된 액정셀마다 박막 트랜지스터(TFT)가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정 표시 패널(200)과, 액정 표시 패널(200)의 게이트 라인(GL)을 구동하기 위한 게이트 집적 회로와, 액정 표시 패널(200)의 데이터 라인(DL)을 구동하기 위한 데이터 집적 회로를 구비한다.
액정 표시 패널(200)의 게이트 라인(GL) 및 데이터 라인(DL) 중 적어도 어느 하나의 신호 라인은 신호 패드와, 그 신호 패드와 신호 라인 사이에 형성된 신호 링크를 통해 구동 집적 회로와 접속된다.
여기서, 데이터 집적회로 각각의 출력 핀과 데이터 라인(DL)은 1 : 1 매칭되어 접속된다. 이에 따라, 링크부는 양쪽 끝단의 링크부와 중앙의 링크부 간의 배 선 길이의 차이가 발생되어 링크부의 저항(R)과 커패시턴스(C) 특성이 차이 또한 커진다. 이와 같이 링크부 위치별 저항과 커패시턴스 특성의 차이를 줄이기 위해 링크 배선 폭이 크게 하는 것이 필요하게 된다. 이에 따라, 링크 배선 폭이 넓어짐에 따라 링크 폭(LW)이 커진다.
또한, 도 1에 도시된 바와 같이 저 해상도가 될 경우 픽셀의 피치가 넓어짐으로써 기하 구조적으로 데이터 집적 회로가 수용해야할 수평 범위가 넓어지게 됨으로써 링크 폭(LW)이 커진다.
이와 같이, 링크 폭이 커지게 되면 멀티-스크린 디스플레이에서 배즐 폭이 넓어지게 되는 문제점이 발생된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 링크 폭을 줄일 수 있는 액정 표시 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 장치는 게이트 라인과 데이터 라인이 서로 교차하여 화소 영역을 정의하는 액정 표시 패널과; 상기 데이터 라인을 구동하며, 상기 데이터 라인과 N : 1(여기서, N은 2 이상의 자연수)로 매칭되는 출력 핀을 가지는 데이터 집적회로와; 상기 게이트 라인을 구동하며, 상기 게이트 라인과 N : 1로 매칭되는 출력 핀을 가지는 게이트 집적회로와; 상기 데이터 집적회로 및 게이트 집적회로 각각을 실장하며, 상기 데이터 집 적회로 및 게이트 집적회로 각각의 입출력 핀과 접속되는 입출력 패드를 가지는 신호 전송 필름을 포함한다.
본 발명에 따른 액정 표시 장치는 데이터 집적회로의 출력 핀과 접속된 신호 전송 필름의 출력 패드와 데이터 라인, 게이트 집적회로의 출력 핀과 접속된 신호 전송 필름의 출력 패드와 게이트 라인이 n : 1로 매칭되어 접속된다.
따라서, 신호 전송 필름의 출력 패드와 데이터 라인 사이에 형성된 데이터 링크와, 신호 전송 필름의 출력 패드와 게이트 라인 사이에 형성된 게이트 링크 각각의 폭을 줄일 수 있다.
또한, 링크 폭을 줄임으로써 멀티-스크린 디스플레이에서 배즐 폭을 감소시킬 수 있다.
이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 8b를 참조하여 상세하게 설명하기로 한다.
도 2은 본 발명의 실시 예를 도시한 액정 표시 장치의 블록도이다.
도 2를 참조하면, 액정 표시 장치는 화상을 표시하는 액정 표시 패널(100)과, 액정 표시 패널(100)의 게이트 라인들(GL)을 구동하기 위한 게이트 집적회로(124)와, 액정 표시 패널(100)의 데이터 라인들(DL)을 구동하기 위한 데이터 집적회로(134)와, 게이트 집적 회로(124) 및 데이터 집적 회로(134)를 제어하기 위한 타이밍 컨트롤러(110)를 포함한다.
액정 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 박막 트랜지스터(TFT)와, 화소 전극을 포함하는 액정셀을 구비한다. 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 화소 전극에 공급한다. 화소 전극은 화소 신호에 응답하여 공통전극(도시하지 않음)과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율을 조절하게 된다.
타이밍 컨트롤러(110)는 게이트 집적 회로(124) 및 데이터 집적 회로(134)를 제어하는 타이밍 제어신호들을 발생하고, 데이터 집적 회로(134)에 화소 데이터를 공급한다. 타이밍 컨트롤러(110)에서 발생되는 게이트 타이밍 제어신호들에는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 이네이블 신호(GOE) 등이 포함된다. 타이밍 컨트롤러(110)에서 발생되는 데이터 타이밍 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
데이터 집적 회로(134)는 신호 전송 필름(132)을 경유하여 액정 표시 패널(100)의 데이터 라인(DL)과 접속된다. 데이터 집적 회로(134)의 입력 핀과 신호 전송 필름(132)의 입력 패드(136)와 접속되며, 데이터 집적 회로(134)의 출력 핀과 신호 전송 필름(132)의 출력 패드(138)와 접속된다.
이러한, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL) 사이에 형성된 데이터 링크(DLK)가 형성된다.
데이터 집적 회로(134)는 입력된 화소 데이터를 아날로그 화소 신호로 변환 하여 게이트 라인(GL)에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 화소 신호를 데이터 라인들(DL)에 공급한다. 또한, 데이터 집적회로(134)는 감마전압 발생부(미도시)로부터 공급되는 감마전압들을 이용하여 화소 데이터를 화소 신호로 변환하게 된다.
이때, 액정 표시 패널(100)을 도트 인버젼 방식으로 표시하기 위해 데이터 집적 회로(134)는 수평 2 도트 방식으로 화소 신호를 생성하여 신호 전송 필름(132)의 출력 패드(138)에 공급한다. 이러한 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)은 2 : 1 매칭으로 접속된다.
다시 말하여, 데이터 집적 회로(134)는 수평 2 도트 방식으로 신호 전송 필름(132)의 출력 패드(138)로 공급하지만, 신호 전송 필름(132)의 출력 패드(138)와 접속된 데이터 라인(DL)은 2 : 1로 매칭되어 액정 표시 패널(100)은 액정셀들 각각에 수평 및 수직 방향으로 인접하는 액정셀들 모두와 상반된 극성을 표시하는 도트 인버젼 방식으로 표시하게 된다.
또한, 데이터 집적 회로의 신호 전송 필름의 출력 패드와 데이터 라인이 3 : 1 매칭되어 접속되며, 데이터 집적 회로로부터 도트 인버젼 방식으로 화소 신호를 생성하여 신호 전송 필름의 출력 패드로 공급할 경우에 액정 표시 패널은 도트 인버젼 방식으로 표시하게 된다.
그리고, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 4 : 1 매칭되어 접속되며, 데이터 집적 회로(134)로부터 수평 2 도트 방식으로 화소 신호를 생성하여 신호 전송 필름(132)의 출력 패드(138)로 공급할 경우에 액정 표시 패 널(100)은 프레임마다 액성셀들에 공급되는 화소 신호의 극성을 반전시키는 프레임 인버젼 방식으로 표시하게 된다.
이와 같이, 데이터 집적 회로(134)의 출력 핀과 신호 전송 필름(132)의 출력 패드(138)는 접속되며, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)은 n : 1로 접속된다.
여기서, N(여기서, N은 2 이상의 자연수)은 신호 전송 필름(132)의 출력 패드(138) 간의 간격을 나타내는 패드 피치(Pad Pitch; PP1)과 인접한 화소 영역 간의 픽셀 피치(Pixel Pitch; PP2)에 의한 아래와 같은 수학식에 의해 결정된다.
(Pad Pitch * N) ≤ (Pixel Pitch)
예로 들어, 데이터 집적 회로(134)의 출력 패드(138) 간의 피치(PP1)가 52㎛이며, 픽셀 피치(PP2)가 170.25㎛의 32 HD 모델일 경우에 n은 2, 3이 될 수 있다. 즉, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)은 2 : 1, 3 : 1 매칭되어 접속될 수 있다.
또한, 데이터 집적 회로(134)의 출력 패드(138) 간의 피치(PP1)가 63㎛이며, 픽셀 피치(PP2)가 297㎛일 경우에 n은 2, 3, 4가 될 수 있다. 즉, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)은 2 : 1, 3 : 1, 4 : 1 매칭되어 접속될 수 있다.
도 3a는 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 1 : 1 매칭되어 접속될 경우에 링크 폭(Link Width; LW)은 7700㎛의 수치가 나오며, 도 3b는 본 발명의 실시 예와 같이 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 2 : 1 매칭될 경우에 링크 폭(LW)은 2850㎛의 값이 나오며, 3 : 1 매칭될 경우에 도 3c와 같이 링크 폭(LW)은 1230㎛의 값이 나오며, 1 : 4 매칭될 경우 도 3d와 같이 링크 폭(LW)은 415㎛의 값이 나오게 된다.
이와 같이, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 1 : 1 매칭되어 링크 폭(LW)이 7700㎛의 값이 나오는 종래와 달리 본 발명의 링크 폭(LW)은 2850㎛ ~ 415㎛으로 60% ~ 95%으로 감소시킬 수 있다.
따라서, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)을 1 : 2, 1 : 3, 1 : 4 매칭하여 링크 폭(LW)을 대폭 감소시킴으로써 도 4b에 도시된 바와 같이 배즐 폭(bezel width;BW)을 감소시켜 멀티-스크린 디스플레이(Multi-Screen Display)에서 패널과 패널 사이의 심(seam)을 최소화하여 전체적인 화질 향상시킬 수 있다.
한편, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인이 2 : 1 매칭되어 접속될 경우에 2개씩 데이터 집적 회로의 출력 핀을 묶어서 동일 화소 신호를 인가할 수 있고, 1과 3사이, 3과 5 사이.. 등의 출력 핀을 구동하지 않거나 임의의 전압을 유지한 채, 2i-1(여기서, i는 1이상의 자연수) 배수가 되는 출력 핀만 화소 신호를 입력하여 구동할 수 있다.
이와 같이, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 3 : 1, 4 : 1로 매칭되어 접속되는 경우도 2 : 1 매칭되어 접속되는 경우와 동일한 방법으로 구현할 수 있다.
게이트 집적 회로(124)는 신호 전송 필름(122)을 경유하여 액정 표시 패널(100)의 게이트 라인(GL)과 접속된다. 게이트 집적 회로(124)의 입력 핀과 신호 전송 필름(122)의 입력 패드(126)와 접속되며, 게이트 집적 회로(124)의 출력 핀과 신호 전송 필름(122)의 출력 패드(128)와 접속된다.
이러한, 신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL) 사이에 형성된 게이트 링크(GLK)가 형성된다.
게이트 집적 회로(124)는 게이트 타이밍 제어신호들을 이용하여 게이트 라인들(GL)에 스캔 신호를 순차적으로 공급한다. 이에 따라, 게이트 집적 회로(124)는 그 스캔신호에 응답하여 박막 트랜지스터들(TFT)이 수평라인 단위로 구동되게 한다.
신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL)은 2 : 1, 3 : 1, 4 : 1 등과 같이 신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL)은 n : 1로 접속된다. 이때, n은 데이터 집적 회로(134)에서 설명한 수학식1과 같이 나타낼 수 있다.
도 6에 도시된 바와 같이 신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL)이 2 : 1 매칭되어 접속될 경우에 2개씩 게이트 집적 회로(124)의 출력 핀을 묶어서 동일 스캔 신호를 인가할 수 있고, 1과 3 사이, 3과 5 사이,, 등의 출력 핀을 구동하지 않거나 임의의 전압을 유지한 채, 2i-1 배수가 되는 출력 핀만 게이트 하이 전압을 입력하여 구동할 수 있다.
또한, 2i-1 배수가 되는 출력 핀만 게이트 하이 전압을 입력하는 방법뿐만 아니라, 1, 3, 5 등의 2i-1 배수가 되는 출력 핀에만 스캔 신호를 순차적으로 공급하기 위해 게이트 스타트 펄스, 게이트 쉬프트 클럭 신호를 이용할 수 있다.
이와 같이, 신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL)이 3 : 1, 4 : 1로 매칭되어 접속되는 경우도 2 : 1 매칭되어 접속되는 경우와 동일한 방법으로 구현할 수 있다.
도 6a 및 도 6b는 신호 전송 필름의 출력 패드와 데이터 라인이 2 : 1 매칭하여 접속되며, 액정 표시 패널로 도트 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.
데이터 집적 회로(134)는 수평 2 도트 인버젼 방식으로 기수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 서로 인접한 2개마다 정극성(+) 및 부극성(-)의 화소 신호가 번갈아 공급된다.
또한, 데이터 집적 회로(134)는 수평 2 도트 인버젼 방식으로 우수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 서로 인접한 2개마다 부극성(+) 및 정극성(-)의 화소 신호가 번갈아 공급된다.
이때, 데이터 집적 회로(134)의 출력 핀과 신호 전송 필름(132)의 출력 패드(138)는 접속되며, 신호 전송 필름(132)의 출력 패드(138)는 데이터 라인과 2 : 1로 매칭되어 접속되도록 2i-1번째마다 데이터 라인과 접속된다.
따라서, 도 6a에 도시된 바와 같이 기수번째 수평기간마다 기수번째 수평 라인에는 정극성(+) 및 부극성(-) 화소 신호가 번갈아 공급되며, 도 6b에 도시된 바와 같이 우수번째 수평기간마다 우수번째 수평 라인에는 부극성(-) 및 정극성(+)의 화소 신호가 번갈아 공급됨으로써, 액정 표시 패널(100)은 수평 및 수직 방향으로 인접하는 액정셀들 모두와 상반된 극성을 표시하는 도트 인버젼 방식으로 표시하게 된다.
도 7a 및 도 7b는 신호 전송 필름의 출력 패드와 데이터 라인이 3 : 1 매칭하여 접속되며, 액정 표시 패널로 도트 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.
데이터 집적 회로(134)는 도트 인버젼 방식으로 기수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 정극성(+) 및 부극성(-) 화소 신호로 교번적으로 공급한다.
또한, 데이터 집적 회로(134)는 도트 인버젼 방식으로 우수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 부극성(-) 및 정극성(+) 화소 신호를 교번적으로 공급한다.
이때, 데이터 집적 회로(134)의 출력 핀과 접속된 신호 전송 필름(132)의 출력 패드(138)는 데이터 라인과 3 : 1로 매칭되어 접속되도록 3i-2번째마다 데이터 라인과 접속된다.
따라서, 도 7a에 도시된 바와 같이 기수번째 수평기간마다 기수번째 수평 라인에는 정극성(+) 및 부극성(-)의 화소 신호가 번갈아 공급되며, 도 7b에 도시된 바와 같이 우수번째 수평기간마다 우수번째 수평 라인에는 부극성(-) 및 정극성(+)의 화소 신호가 번갈아 공급됨으로써, 액정 표시 패널은 수평 및 수직 방향으로 인접하는 액정셀들 모두와 상반된 극성을 표시하는 도트 인버젼 방식으로 표시하게 된다.
도 8a 및 도 8b는 신호 전송 필름의 출력 패드와 데이터 라인이 4 : 1 매칭하여 접속되며, 액정 표시 패널로 프레임 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.
데이터 집적 회로(134)는 수평 2 도트 인버젼 방식으로 기수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 서로 인접한 2개마다 정극성(+) 및 부극성(-)의 화소 신호가 번갈아 공급된다.
또한, 데이터 집적 회로(134)는 수평 2 도트 인버젼 방식으로 우수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 서로 인접한 2개마다 부극성(-) 및 정극성(+)의 화소 신호가 번갈아 공급된다.
이때, 데이터 집적 회로(134)의 출력 핀과 접속된 신호 전송 필름(132)의 출력 패드(138)는 데이터 라인과 4 : 1로 매칭되어 접속되도록 4i-3번째마다 데이터 라인과 접속된다.
따라서, 도 8a에 도시된 바와 같이 기수번째 수평기간마다 정극성(+)의 화소 신호가 공급되며, 도 8b에 도시된 바와 같이 우수번째 수평기간마다 부극성(-)의 화소 신호가 공급됨으로써, 액정 표시 패널은 프레임마다 액정 셀들의 화소 신호의 극성을 반전시키는 프레임 인버젼 방식으로 표시하게 된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1는 종래 해상도에 따른 링크 폭을 나타낸 도면이다.
도 2은 본 발명의 실시 예를 도시한 액정 표시 장치의 블록도이다.
도 3a는 종래 링크부 폭을 도시한 도면이고, 도 3b 내지 도 3d는 본 발명의 링크부 폭을 도시한 도면이다.
도 4a는 종래 배즐 폭을 도시한 도면이고, 도 4b는 본 발명의 배즐 폭을 도시한 도면이다.
도 5는 본 발명의 게이트 집적 회로를 설명하기 위한 블록도이다.
도 6a 및 도 6b는 신호 전송 필름의 출력 패드와 데이터 라인이 2 : 1 매칭하여 접속되며, 액정 표시 패널로 도트 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.
도 7a 및 도 7b는 신호 전송 필름의 출력 패드와 데이터 라인이 3 : 1 매칭하여 접속되며, 액정 표시 패널로 도트 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.
도 8a 및 도 8b는 신호 전송 필름의 출력 패드와 데이터 라인이 4 : 1 매칭하여 접속되며, 액정 표시 패널로 프레임 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 액정 표시 패널 110 : 타이밍 컨트롤러
122,132 : 신호전송필름 124 : 게이트 집적 회로
126,136 : 신호전송필름의 입력패드 128,138 : 신호전송필름의 출력패드
134 : 데이터 집적 회로

Claims (7)

  1. 게이트 라인과 데이터 라인이 서로 교차하여 화소 영역을 정의하는 액정 표시 패널과;
    상기 데이터 라인을 구동하며, 상기 데이터 라인과 N : 1(여기서, N은 2이상의 자연수)로 매칭되는 출력 핀을 가지는 데이터 집적회로와;
    상기 게이트 라인을 구동하며, 상기 게이트 라인과 N : 1로 매칭되는 출력 핀을 가지는 게이트 집적회로와;
    상기 데이터 집적회로 및 게이트 집적회로 각각을 실장하며, 상기 데이터 집적회로 및 게이트 집적회로 각각의 입출력 핀과 접속되는 입출력 패드를 가지는 신호 전송 필름을 포함하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 화소 영역 간의 피치는 입출력 패드에 N배수를 곱한 값보다 크거나 같은 것을 특징으로 하는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 신호 전송 필름의 출력 패드와 데이터 라인 사이에 형성된 데이터 링크와 상기 신호 전송 필름의 출력 패드와 게이트 라인 사이에 형성된 게이트 링크를 포함하는 것을 특징으로 하는 액정 표시 장치.
  4. 제3항에 있어서,
    상기 신호 전송 필름의 출력 패드와 상기 데이터 라인, 상기 신호 전송 필름의 출력 패드와 상기 게이트 라인을 N : 1로 접속에 따라 링크 폭을 조절하는 것을 특징으로 하는 액정 표시 장치.
  5. 제1항에 있어서,
    상기 데이터 집적 회로의 출력 핀과 접속된 상기 신호 전송 필름의 출력 패드는 데이터 라인과 2 : 1로 접속되며, 상기 데이터 집적 회로는 수평 2 도트 방식으로 상기 신호 전송 필름의 출력 패드로 공급할 경우에 상기 액정 표시 패널은 도트 인버젼 방식으로 표시되는 것을 특징으로 하는 액정 표시 장치.
  6. 제1항에 있어서,
    상기 데이터 집적 회로의 출력 핀과 접속된 상기 신호 전송 필름의 출력 패드는 데이터 라인과 3 : 1로 접속되며, 상기 데이터 집적 회로는 도트 인버젼 방식으로 상기 신호 전송 필름의 출력 패드로 공급할 경우에 상기 액정 표시 패널은 도트 인버젼 방식으로 표시되는 것을 특징으로 하는 액정 표시 장치.
  7. 제1항에 있어서,
    상기 데이터 집적 회로의 출력 핀과 접속된 상기 신호 전송 필름의 출력 패 드는 데이터 라인과 4 : 1로 접속되며, 상기 데이터 집적 회로는 수평 2 도트 인버젼 방식으로 상기 신호 전송 필름의 출력 패드로 공급할 경우에 상기 액정 표시 패널은 프레임 인버젼 방식으로 표시되는 것을 특징으로 하는 액정 표시 장치.
KR1020080032708A 2008-04-08 2008-04-08 액정 표시 장치 KR101535818B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080032708A KR101535818B1 (ko) 2008-04-08 2008-04-08 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032708A KR101535818B1 (ko) 2008-04-08 2008-04-08 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20090107284A true KR20090107284A (ko) 2009-10-13
KR101535818B1 KR101535818B1 (ko) 2015-07-10

Family

ID=41537110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032708A KR101535818B1 (ko) 2008-04-08 2008-04-08 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR101535818B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140123310A (ko) * 2013-04-12 2014-10-22 엘지디스플레이 주식회사 유기발광다이오드 디스플레이 장치
CN110286534A (zh) * 2019-06-19 2019-09-27 武汉天马微电子有限公司 阵列基板、显示面板及其显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430100B1 (ko) * 1999-03-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
JP2002207452A (ja) * 2001-01-04 2002-07-26 Advanced Display Inc 液晶表示装置の駆動方法
KR100960458B1 (ko) * 2003-06-26 2010-05-28 엘지디스플레이 주식회사 액정 표시장치의 데이터 구동부
KR101253242B1 (ko) * 2006-06-30 2013-04-16 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140123310A (ko) * 2013-04-12 2014-10-22 엘지디스플레이 주식회사 유기발광다이오드 디스플레이 장치
CN110286534A (zh) * 2019-06-19 2019-09-27 武汉天马微电子有限公司 阵列基板、显示面板及其显示装置

Also Published As

Publication number Publication date
KR101535818B1 (ko) 2015-07-10

Similar Documents

Publication Publication Date Title
US8400389B2 (en) Liquid crystal display having common voltage input pads connected to dummy channels
US8368630B2 (en) Liquid crystal display
KR100361465B1 (ko) 액정 패널 구동 방법 및 그 장치
US8345204B2 (en) Liquid crystal display
US8416231B2 (en) Liquid crystal display
KR101330415B1 (ko) 액정표시장치와 그 구동방법
US8330687B2 (en) Liquid crystal display
KR101264719B1 (ko) 액정 표시장치
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
US20130278835A1 (en) Liquid crystal display device, liquid crystal display device drive method, and television receiver
US8686935B2 (en) Liquid crystal display device and method for driving the same
US20100225570A1 (en) Liquid crystal device with multi-dot inversion
US8004645B2 (en) Liquid crystal display device with integrated circuit comprising signal relay, powers and signal control
KR20110017751A (ko) 액정표시장치와 그 도트 인버젼 제어방법
KR101585687B1 (ko) 액정표시장치
EP2413181A1 (en) Tft substrate and liquid crystal display apparatus using the same
US8654054B2 (en) Liquid crystal display device and driving method thereof
KR20060132122A (ko) 액정 표시 장치와 그 구동 방법
KR101074381B1 (ko) 횡전계방식 액정표시장치
KR20100056318A (ko) 액정표시장치
KR20080088728A (ko) 액정 표시 장치 및 구동 방법
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
KR101535818B1 (ko) 액정 표시 장치
KR20120090888A (ko) 액정 표시 장치
KR101470624B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 5