JPH1195262A - イメージセンサ機能を有する一体型液晶表示パネル - Google Patents
イメージセンサ機能を有する一体型液晶表示パネルInfo
- Publication number
- JPH1195262A JPH1195262A JP27345297A JP27345297A JPH1195262A JP H1195262 A JPH1195262 A JP H1195262A JP 27345297 A JP27345297 A JP 27345297A JP 27345297 A JP27345297 A JP 27345297A JP H1195262 A JPH1195262 A JP H1195262A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoelectric conversion
- insulating film
- electrode
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
製する場合、歩留りと信頼性の高いセンサ部を有する安
価な液晶パネルを提供することを課題とする。 【解決手段】 表示部の層間絶縁膜を形成する際に、同
時にセンサ部の受光素子の上に保護膜となる透明性を有
する樹脂膜を積層する構成とした。この構成により、パ
ネルの作製工程、特にラビング工程によりイメージセン
サ部ヘの静電破壊、形状損傷を保護できる。
Description
能を有する一体型液晶表示パネルに関して、特に、ラビ
ング工程におけるイメージセンサ部の破壊防止に関す
る。
を配向させ、表示部に画像を形成させるようにした液晶
パネルが知られている。従来の液晶パネルの構成を簡略
に以下に述べる。薄膜トランジスタからなる表示部およ
び周辺回路を絶縁基板上に形成した素子基板と、対向基
板とをスペーサによって基板間隔が保たれ、シール材に
よって接着する。 そして、前記素子基板と対向基板と
の間に液晶を有している構造となっている。また、前記
液晶は一対の基板に挟まれ、シール部によって囲まれて
いる。パネルのシール部の配置は、表示部または表示部
及び周辺駆動回路をリング状に取り囲む形状としてい
る。
アクティブマトリクス回路および周辺回路が設けられた
基板を指している。また、対向基板は、素子基板に対向
配置して設けられる基板であって、対向電極、カラーフ
ィルター等が形成されたものを指している。
に述べると、 素子基板を作製する。 配向膜を塗布し、焼成する。 配向膜にラビング処理を行う。 スペーサを均一に基板上に散布する。 一対の基板をシ─ル材により貼り合わせ、加熱加圧し
て強固に接着する。 貼り合わせた一対の基板を任意の形状に分断する。 液晶注入口から液晶を注入し、その注入口を封止す
る。 以上の工程により、液晶パネルを作製していた。
写機、デジタルスチルカメラ、ビデオカメラ、ファクシ
ミリ等の映像を電気信号に変換するための光センサとし
て広い分野で用いられており、光センサモジュールを組
み込んだ装置構成としている。従来では、光センサモジ
ュールとして、単結晶上に形成された単独のセンサが用
いられている。
とイメージセンサを同一基板上に作製した場合、パネル
作製工程により、イメージセンサ部が破壊されてしま
う。
向膜713の膜厚は数十〜数百nmであり、画素電極の
厚さと同程度と薄く、特に、基板上に形成された素子7
14の凸部の箇所が薄く形成されていた。この薄い配向
膜にラビング処理を行うと、センサ部の上部電極である
透明導電膜が形状損傷を受けやすくなっていた。
ンサ部の上部電極とラビング布との摩擦により、静電気
が生じる。従来、表示部にはショートリングを作製する
ことができるが、センサ部にはショートリングを作製す
ることはできず、静電破壊を防止することができなかっ
た。これらの形状損傷や静電破壊が、センサ部の特性の
劣化や、歩留りと信頼性を低下させる原因となってい
た。
センサを有する液晶表示パネルに関して、歩留りと信頼
性の高いセンサ部を有する安価な液晶表示パネルを提供
することを課題とする。
に、保護膜となる透明性樹脂膜を積層する構成とした。
上記構成により、ラビング工程による形状損傷および静
電破壊を防ぐ。
ともマトリクス状の画素電極と、前記画素電極に接続さ
れた第1のアクティブ素子を有する画素マトリクスを有
する表示部と、少なくとも光電変換素子と、前記光電変
換素子に接続された第2のアクティブ素子を有するセン
サ部とが同一基板上に設けられ、前記光電変換素子は、
第1の電極と、前記第1の電極上に形成された光電変換
層と、前記光電変換層上に形成された第2の電極と、前
記第2の電極上に形成された保護膜を有することを特徴
とするイメージセンサ機能を有する一体型液晶表示パネ
ルである。
膜上の画素電極と、前記画素電極に接続された第1のア
クティブ素子を有する画素マトリクスを有する表示部
と、少なくとも光電変換素子と、前記光電変換素子に接
続された第2のアクティブ素子を有するセンサ部とが同
一基板上に設けられ、前記光電変換素子は、第1の電極
と、前記第1の電極上に形成された光電変換層と、前記
光電変換層上に形成された第2の電極と、前記第2の電
極上に形成された保護膜を有し、センサ部の前記保護膜
は、表示部の前記絶縁膜と同一の膜であることを特徴と
するイメージセンサ機能を有する一体型液晶表示パネル
である。
坦化膜である。
リクス状に画素電極と、前記画素電極に接続された第1
のアクティブ素子を有する画素マトリクスを有する表示
部と、少なくとも光電変換素子と、前記光電変換素子に
接続された第2のアクティブ素子を有するセンサ部とが
同一基板上に設けられたイメージセンサ機能を有する一
体型液晶表示パネルの作製方法であって、前記基板上
に、前記第1のアクティブ素子と前記第2のアクティブ
素子を作製する工程と、前記第1のアクティブ素子と前
記第2のアクティブ素子とを少なくとも覆う第1の絶縁
膜を形成する工程と、前記第1の絶縁膜上に導電膜を形
成する工程と、前記導電膜をパターニングして、前記第
2のアクティブ素子に接続された下部電極とを形成する
工程と、前記下部電極上に光電変換層を形成する工程
と、前記光電変換層上に透明導電膜からなる上部電極を
形成する工程と、前記上部電極を覆って第2の絶縁膜を
形成する工程と、前記第2の絶縁膜上に画素電極を形成
する工程と、を有することを特徴とするイメージセンサ
機能を有する一体型液晶表示パネルの作製方法である。
リクス状に画素電極と、前記画素電極に接続された第1
のアクティブ素子を有する画素マトリクスを有する表示
部と、少なくとも光電変換素子と、前記光電変換素子に
接続された第2のアクティブ素子を有するセンサ部とが
同一基板上に設けられたイメージセンサ機能を有する一
体型液晶表示パネルの作製方法であって、前記基板上
に、前記第1のアクティブ素子と前記第2のアクティブ
素子を作製する工程と、前記第1のアクティブ素子と前
記第2のアクティブ素子とを少なくとも覆う第1の絶縁
膜を形成する工程と、前記第1の絶縁膜上に導電膜を形
成する工程と、前記導電膜をパターニングして、前記第
1のアクティブ素子を遮光するための遮光膜と前記第2
のアクティブ素子に接続された下部電極とを形成する工
程と、前記下部電極上に光電変換層を形成する工程と、
前記光電変換層上に透明導電膜からなる上部電極を形成
する工程と、前記遮光膜と前記上部電極を覆って第2の
絶縁膜を形成する工程と、前記第2の絶縁膜上に画素電
極を形成する工程と、を有することを特徴とするイメー
ジセンサ機能を有する一体型液晶表示パネルの作製方法
である。
は、第2のアクティブ素子を保護することを特徴とする
イメージセンサ機能を有する一体型液晶表示パネルの作
製方法である。
は、透明性を有する導電膜からなることを特徴とするイ
メージセンサ機能を有する一体型液晶表示パネルの作製
方法である。
は、光を反射する金属材料からなることを特徴とするイ
メージセンサ機能を有する一体型液晶表示パネルの作製
方法である。
有し、イメージセンサ機能を有する一体型液晶表示パネ
ルの構成を詳述する。図1はイメージセンサ機能を有す
る一体型液晶表示パネルの断面図である。
板上に形成された第1のアクティブ素子と、第1のアク
ティブ素子を覆う第2の絶縁膜116と、第2の絶縁膜
上に形成された第3の絶縁膜121と、第3の絶縁膜上
に形成され、第1のアクティブ素子に電気的に接続され
た画素電極122とでなる。なお、第1のアクティブ素
子を保護するため、第1の絶縁膜上に遮光膜117を形
成する構成としてもよい。
基板上に形成された第2のアクティブ素子と、第2のア
クティブ素子を覆う第2の絶縁膜116と、第2の絶縁
膜上に形成され、第2のアクティブ素子に接続された光
電変換素子と、光電変換素子上に保護膜121とを有
し、この光電変換素子は、下部電極118、光電変換層
119、透明電極120で構成される。
程を経て同時に完成する。そして、これらのアクティブ
素子を完成させた後、遮光膜117と、光電変換素子
と、保護膜121と、画素電極122とが作製される。
下部電極118と遮光膜117は同時に形成され、ま
た、第3の絶縁膜と保護膜は同一の膜である。第3の層
間絶縁膜121として厚さ0.05〜1μm、好ましく
は0.1〜0.7μm、代表的には0.4〜0.6μm
とする。また、第3の層間絶縁膜121は、光電変換素
子上に設けられるため、透過率、透明度の高い材料を用
いることが望ましい。さらに、望ましくは光電変換素子
を保護するに十分な硬度を有し、できるだけ薄く形成す
る。そうすることにより、センサ部が良好な映像を取り
込むことができる。
は、光電変換層の作製工程以外、従来のアクティブマト
リクス型表示装置の製造プロセスと同じである。よっ
て、本発明の装置は新たな設備投資をしないで製造する
ことが可能である。その結果、製造コストを安価に抑え
ることができる。また、表示部とイメージセンサ部とを
同一基板上に設けたため、小型化、軽量化することがで
き、更に多機能化することができる。
発明がこの実施例に限定されないことは勿論である。本
実施例においては、センサ部に保護膜を有し、イメージ
センサ機能を有する一体型液晶表示パネルの作製工程例
を図2〜3を用いて詳述する。また、図2〜3には、N
チャネル型TFTしか図示していないが、Pチャネル型
TFTも同様に作製することができ、CMOS構造を形
成することができる。
する。透明基板100としてガラス基板や石英基板を用
いることができる。下地膜として、プラズマCVD法に
よって、酸化珪素膜を200nmの厚さに形成した。
素膜を30〜100nm好ましくは30nmの厚さに成
膜し、エキシマレーザ光を照射して、多結晶珪素膜を形
成した。なお、非晶質珪素膜の結晶化方法として、SP
Cと呼ばれる熱結晶化法、赤外線を照射するRTA法、
熱結晶化とレーザアニールとの用いる方法等を用いるこ
とができる。
TFT200、300のソース領域、ドレイン領域、チ
ャネル形成領域を構成する島状の半導体層102を形成
する。次に、これら半導体層を覆うゲイト絶縁膜103
を形成する。ゲイト絶縁膜はシラン(SiH4 )とN2
Oを原料ガスに用いて、プラズマCVD法で120nm
の厚さに形成する。〔図2(A)〕
0〜500nmの厚さ、本実施例では、300nmに形
成する。ヒロックやウィスカーの発生を抑制するため
に、アルミニウム膜にはスカンジウム(Sc)やチタン
(Ti)やイットリウム(Y)を0.04〜1.0重量
%含有させる。
い緻密な膜質を有する陽極酸化膜106を形成する。陽
極酸化膜を形成するには、3%の酒石酸を含んだエチレ
ングリコール溶液中で、アルミニウム膜を陽極にし白金
を陰極にして、この電極間に電流を流せばよい。陽極酸
化膜の膜厚は印加電圧によって制御する。本実施例で
は、陽極酸化膜の膜厚を10〜30nmとする。
ウム膜をパターニングして、電極パターンを形成する。
ンの側面に多孔質状の陽極酸化膜106をそれぞれ形成
する。この場合の陽極酸化工程は、電極パターンを陽極
にし、白金を陰極にして、濃度3%のシュウ酸水溶液中
で、この電極間に電流を流せばよい。陽極酸化膜の膜厚
は電圧の印加時間によって制御できる。陽極酸化膜は、
半導体層に低濃度不純物領域を自己整合的に形成するた
めに利用される。
よって除去した後、再び陽極酸化工程を行い、電極パタ
ーンの周囲に、緻密な膜質を有する陽極酸化膜107を
それぞれ形成する。以上の陽極酸化工程において陽極酸
化されなかった電極パターンが、実質的なゲイト電極1
05として機能する。これらゲイト電極の周囲に形成さ
れた緻密な膜質を有する陽極酸化膜は、ゲイト電極を電
気的、物理的に保護する機能を果たす。更に、これらの
陽極酸化膜によって、オフセット構造を自己整合的に形
成することができる。
めに、Pイオンをドープする。本実施例では、イオンド
ーピング法を用いる。条件はドーズ量1×1015/cm
2 、加速電圧80kvとする。この結果、ゲイト電極1
05および陽極酸化膜106がマスクとして機能し、半
導体層にそれぞれ、N型不純物領域104が自己整合的
に形成される(図2(B))。
後、再び、イオンドーピング法でPイオンをドープす
る。ドーピング条件はドーズ量5×1013/cm2 、加速
電圧70kvとする。この結果、2回のドーピング工程
ともPイオンが注入された領域はN型の高濃度不純物領
域108、111となり、2度目のドーピング工程の
み、Pイオンが注入された領域はN型の低濃度不純物領
域109、110となる。また、2回のドーピング工程
ともPイオンが注入されなかった領域はチャネル形成領
域111となる。(図2(C))
域の内の緻密な陽極酸化膜の下部領域にはオフセット構
造が自己整合的に形成される。
成するPチャネル型TFTを作製する場合、半導体層の
N型の不純物領域をP型に反転するため、他の半導体層
をレジストマスクで覆う。この状態で、P型の導電性を
付与するBイオンをイオンドーピング法で注入する。条
件はドーズ量2×1015/cm2 、加速電圧65kVとす
る。この結果、N型の不純物領域の導電型が反転し、P
型の不純物領域となる。そしてレーザアニールを行い、
ドーピングされたPイオン、Bイオンを活性化すること
によって、Pチャネル型TFTを作製することができ
る。
し、N型高濃度不純物領域に達するコンタクトホールを
形成する。しかる後、金属膜を形成し、パターニングし
て、配線114、115を形成する。なお、CMOS構
造を得る場合は、この工程において配線でN型高濃度不
純物領域とP型不純物領域とを接続する。
00nmの窒化珪素膜で形成する。第1の層間絶縁膜と
して、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用
いることができる。また、これらの絶縁膜の多層膜とし
ても良い。
本実施例では、スパッタ法で、チタン膜、アルミニウム
膜、チタン膜でなる積層膜を形成する。これらの膜厚は
それぞれ100nm、300nm、100nmとする。
0、受光画素部300が同時に完成する。〔図2
(D)〕
形成する。第2の層間絶縁膜としては、下層の凹凸を相
殺して、平坦な表面が得られる樹脂膜が好ましい。この
ような樹脂膜として、ポリイミド、ポリアミド、ポリイ
ミドアミド、アクリルを用いることができる。また、第
2の層間絶縁膜の表面層は平坦な表面を得るため樹脂膜
とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無
機絶縁材料の単層、多層としても良い。本実施例では、
第2の層間絶縁膜としてポリイミド膜を1.5μmの厚
さに形成する。
部300の配線に達するコンタクトホールを形成した
後、導電膜を形成する。本実施例では導電膜として厚さ
200nmのチタン膜をスパッタ法で成膜する。
FT200の遮光膜117と、受光画素部300に接続
された下側電極118とをそれぞれ形成する。この導電
膜としてチタン、クロムを用いることができる。〔図2
(E)〕
含有する非晶質珪素膜119(以下、a−Si:H膜と
表記する)を基板全面に成膜する。そして、受光部だけ
にa−Si:H膜が残存するようにパターニングをし、
光電変換層とする。
を成膜し、パターニングして、光電変換素子の透明電極
を形成する。透明導電膜にはITOやSnO2 を用いる
ことができる。本実施例では、透明導電膜として厚さ1
20nmのITO膜を形成する。〔図3(A)〕
る。第3の層間絶縁膜を構成する絶縁被膜として、ポリ
イミド、ポリアミド、ポリイミドアミド、アクリル等の
樹脂膜を形成すると平坦な表面を得ることができるた
め、好ましい。あるいは第3の層間絶縁膜の表面層は上
記の樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化
珪素等の無機絶縁材料の単層、多層膜を成膜してもよ
い。また、第3の層間絶縁膜121は、光電変換素子上
に設けられるため、透過率、透明度の高い材料を用いる
ことが望ましい。本実施例では、第3の層間絶縁膜12
1として厚さ0.05〜1μm、好ましくは0.1〜
0.5μm、本実施例では0.5μmのポリイミド膜を
基板全面に形成した。〔図3(B)〕
ド膜は、後のラビング工程で生じる静電破壊及び形状損
傷を防ぐ保護膜となる。
ロセス温度は、このポリイミドの耐熱温度320℃より
低い温度になるようにする。
するコンタクトホールを形成する。再度、基板全面に第
2の透明導電膜を成膜し、パターニングして、表示画素
部に接続された画素電極122を形成する。透明導電膜
にはITOやSnO2 を用いることができる。本実施例
では、透明導電膜として厚さ120nmのITO膜を形
成する。
な素子基板が完成する。
子を構成するTFTをトップゲイト型TFTで作製した
例を示した。本実施例では、これらのTFTをボトム型
のTFTで構成する例を示す。図4に本実施例の素子基
板の断面構成図を示す。
地膜401上に形成されたゲイト電極405と、ゲイト
絶縁膜403上に形成された半導体層402、半導体層
のチャネル領域上に形成されたチャネルストッパー42
3と、半導体層に接続された配線414、415を有す
る。418は下部電極、419は光電変換層、420は
上部電極、421は受光画素部の保護膜であり、且つ、
表示画素部の第2層間絶縁膜となっている。本実施例で
は、第2層間絶縁膜として厚さ0.05〜1μm、好ま
しくは0.3〜0.5μm、本実施例では0.4μmの
ポリイミド膜を基板全面に形成した。
工程は、公知の製造方法を採用すればよく、実施例1と
同様に全てのTFTを同一の工程により完成する。
をマトリクス状に配置したエリアセンサを設けた例を説
明する。本実施例の上面図を図5に示す。
表示部501と、制御回路502、引出端子部503が
設けられ、更にエリアセンサ部504が設けられてい
る。本実施例の素子基板の断面構成は図1または図4と
同様である。
505と、受光部駆動回路506とを有する。受光マト
リクスにおいて、光電変換素子がマトリクス状に2次元
的に配置され、光電変換素子それぞれに接続された受光
画素部が配置されている。2つの受光部駆動回路は共同
して受光マトリクスを走査し、画像データを作成するも
のである。
した場合、エリアセンサ部に対向して、レンズ等の光学
系が設けられる。この光学系で縮小された画像がエリア
センサに投影されて、検出されるため、動画像が撮像可
能となっている。
電極の配列と、受光マトリクスの光電変換素子の配列を
同じにすると良い。この場合、画素電極のアドレスと受
光セルのアドレスが1対1に対応するため、表示部で表
示するために、制御回路におけるエリアセンサ部で検知
された画像データの加工が簡単化、高速化される。
電子機器の一例を図6に示す。図6(A)はノ─ト型パ
ソコンであり、表示部601とセンサ部603に本実施
例パネルを適用する。図6(B)はセンサ付きテレビ電
話であり、小型の表示部701とセンサ部703を有す
る装置である。図6(C)は、2つのエリアセンサ80
3をノート型パソコンに適用した1例を示した。図6
(D)は、センサ付きの携帯情報端末機であり、同様に
表示部901とセンサ部903を備えた装置である。
リクスと同一基板上に設けたため、表示機能と撮像機能
を兼ね備えた装置を小型化、軽量化できる。
成したため、同一基板上に表示部とイメージセンサを有
する液晶表示パネルに関して、歩留りと信頼性の高いセ
ンサ部を有する安価な液晶表示パネルを得ることができ
る。
Claims (8)
- 【請求項1】 少なくともマトリクス状の画素電極と、
前記画素電極に接続された第1のアクティブ素子を有す
る画素マトリクスを有する表示部と、 少なくとも光電変換素子と、前記光電変換素子に接続さ
れた第2のアクティブ素子を有するセンサ部とが同一基
板上に設けられ、 前記光電変換素子は、第1の電極と、前記第1の電極上
に形成された光電変換層と、前記光電変換層上に形成さ
れた第2の電極と、前記第2の電極上に形成された保護
膜を有することを特徴とするイメージセンサ機能を有す
る一体型液晶表示パネル。 - 【請求項2】 少なくとも絶縁膜上の画素電極と、前記
画素電極に接続された第1のアクティブ素子を有する画
素マトリクスを有する表示部と、 少なくとも光電変換素子と、前記光電変換素子に接続さ
れた第2のアクティブ素子を有するセンサ部とが同一基
板上に設けられ、 前記光電変換素子は、第1の電極と、前記第1の電極上
に形成された光電変換層と、前記光電変換層上に形成さ
れた第2の電極と、前記第2の電極上に形成された保護
膜を有し、 センサ部の前記保護膜は、表示部の前記絶縁膜と同一の
膜であることを特徴とするイメージセンサ機能を有する
一体型液晶表示パネル。 - 【請求項3】 請求項2において、前記絶縁膜は平坦化
膜であることを特徴とするイメージセンサ機能を有する
一体型液晶表示パネル。 - 【請求項4】 少なくともマトリクス状に画素電極と、
前記画素電極に接続された第1のアクティブ素子を有す
る画素マトリクスを有する表示部と、 少なくとも光電変換素子と、前記光電変換素子に接続さ
れた第2のアクティブ素子を有するセンサ部とが同一基
板上に設けられたイメージセンサ機能を有する一体型液
晶表示パネルの作製方法であって、 前記基板上に、前記第1のアクティブ素子と前記第2の
アクティブ素子を作製する工程と、 前記第1のアクティブ素子と前記第2のアクティブ素子
とを少なくとも覆う第1の絶縁膜を形成する工程と、 前記第1の絶縁膜上に導電膜を形成する工程と、 前記導電膜をパターニングして、前記第2のアクティブ
素子に接続された下部電極とを形成する工程と、 前記下部電極上に光電変換層を形成する工程と、 前記光電変換層上に透明導電膜からなる上部電極を形成
する工程と、 前記上部電極を覆って第2の絶縁膜を形成する工程と、 前記第2の絶縁膜上に画素電極を形成する工程と、を有
することを特徴とするイメージセンサ機能を有する一体
型液晶表示パネルの作製方法。 - 【請求項5】 少なくともマトリクス状に画素電極と、
前記画素電極に接続された第1のアクティブ素子を有す
る画素マトリクスを有する表示部と、 少なくとも光電変換素子と、前記光電変換素子に接続さ
れた第2のアクティブ素子を有するセンサ部とが同一基
板上に設けられたイメージセンサ機能を有する一体型液
晶表示パネルの作製方法であって、 前記基板上に、前記第1のアクティブ素子と前記第2の
アクティブ素子を作製する工程と、 前記第1のアクティブ素子と前記第2のアクティブ素子
とを少なくとも覆う第1の絶縁膜を形成する工程と、 前記第1の絶縁膜上に導電膜を形成する工程と、 前記導電膜をパターニングして、前記第1のアクティブ
素子を遮光するための遮光膜と前記第2のアクティブ素
子に接続された下部電極とを形成する工程と、 前記下部電極上に光電変換層を形成する工程と、 前記光電変換層上に透明導電膜からなる上部電極を形成
する工程と、 前記遮光膜と前記上部電極を覆って第2の絶縁膜を形成
する工程と、 前記第2の絶縁膜上に画素電極を形成する工程と、を有
することを特徴とするイメージセンサ機能を有する一体
型液晶表示パネルの作製方法。 - 【請求項6】 請求項4または請求項5において、第2
の絶縁膜は、第2のアクティブ素子を保護することを特
徴とするイメージセンサ機能を有する一体型液晶表示パ
ネルの作製方法。 - 【請求項7】 請求項4または請求項5において、前記
画素電極は、透明性を有する導電膜からなることを特徴
とするイメージセンサ機能を有する一体型液晶表示パネ
ルの作製方法。 - 【請求項8】 請求項4または請求項5において、前記
画素電極は、光を反射する金属材料からなることを特徴
とするイメージセンサ機能を有する一体型液晶表示パネ
ルの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27345297A JP4043002B2 (ja) | 1997-09-20 | 1997-09-20 | 表示装置及びその作製方法並びに表示装置を用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27345297A JP4043002B2 (ja) | 1997-09-20 | 1997-09-20 | 表示装置及びその作製方法並びに表示装置を用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1195262A true JPH1195262A (ja) | 1999-04-09 |
JP4043002B2 JP4043002B2 (ja) | 2008-02-06 |
Family
ID=17528120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27345297A Expired - Fee Related JP4043002B2 (ja) | 1997-09-20 | 1997-09-20 | 表示装置及びその作製方法並びに表示装置を用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4043002B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006104204A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | 表示装置およびこれを備えた電子機器 |
WO2006104210A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置及び電子機器 |
WO2006104212A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板およびこれを備えた表示装置並びに電子機器 |
WO2006118044A1 (ja) * | 2005-04-28 | 2006-11-09 | Sharp Kabushiki Kaisha | 表示装置およびこれを備えた電子機器 |
JP2006330549A (ja) * | 2005-05-30 | 2006-12-07 | Sharp Corp | 薄膜トランジスタ基板およびその製造方法 |
KR100878379B1 (ko) | 2006-07-12 | 2009-01-13 | 엡슨 이미징 디바이스 가부시키가이샤 | 액정 표시 장치 |
KR100973817B1 (ko) | 2004-01-09 | 2010-08-03 | 삼성전자주식회사 | 광 감지 액정 표시 장치 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130021214A (ko) | 2011-08-22 | 2013-03-05 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN102738080B (zh) * | 2012-07-20 | 2014-06-18 | 深圳市华星光电技术有限公司 | 具有嵌入式光伏电池的阵列基板的制作方法 |
-
1997
- 1997-09-20 JP JP27345297A patent/JP4043002B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100973817B1 (ko) | 2004-01-09 | 2010-08-03 | 삼성전자주식회사 | 광 감지 액정 표시 장치 |
WO2006104204A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | 表示装置およびこれを備えた電子機器 |
WO2006104210A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置及び電子機器 |
WO2006104212A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板およびこれを備えた表示装置並びに電子機器 |
WO2006118044A1 (ja) * | 2005-04-28 | 2006-11-09 | Sharp Kabushiki Kaisha | 表示装置およびこれを備えた電子機器 |
JPWO2006118044A1 (ja) * | 2005-04-28 | 2008-12-18 | シャープ株式会社 | 表示装置およびこれを備えた電子機器 |
JP4621734B2 (ja) * | 2005-04-28 | 2011-01-26 | シャープ株式会社 | 表示装置およびこれを備えた電子機器 |
JP2006330549A (ja) * | 2005-05-30 | 2006-12-07 | Sharp Corp | 薄膜トランジスタ基板およびその製造方法 |
JP4642554B2 (ja) * | 2005-05-30 | 2011-03-02 | シャープ株式会社 | 薄膜トランジスタ基板 |
KR100878379B1 (ko) | 2006-07-12 | 2009-01-13 | 엡슨 이미징 디바이스 가부시키가이샤 | 액정 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4043002B2 (ja) | 2008-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4027465B2 (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
JP4646951B2 (ja) | センサ付き表示装置 | |
JP4044187B2 (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
JPH09311342A (ja) | 表示装置 | |
JPH09269510A (ja) | 液晶表示装置およびその作製方法 | |
JP4043002B2 (ja) | 表示装置及びその作製方法並びに表示装置を用いた電子機器 | |
JP4827796B2 (ja) | センサ付き表示装置 | |
JP4700659B2 (ja) | 液晶表示装置 | |
US20070051954A1 (en) | TFT array substrate of TFT LCD having large storage capcitor and method for manufacturing same | |
JP5082385B2 (ja) | 電気光学装置の製造方法 | |
JP4030627B2 (ja) | イメージセンサ機能を有する一体型液晶表示パネル | |
JP5526099B2 (ja) | 半導体装置 | |
JP4926882B2 (ja) | 半導体装置 | |
JPH1184426A (ja) | イメージセンサを内蔵した液晶表示装置 | |
JP5860071B2 (ja) | 半導体装置 | |
JP5542265B2 (ja) | 半導体装置 | |
JP4163156B2 (ja) | 表示装置 | |
JPH09281476A (ja) | 液晶表示装置およびその作製方法 | |
KR100493969B1 (ko) | 액티브매트릭스액정표시장치및그제조방법과,이장치를갖는전자장치와,표시장치 | |
JPH1051005A (ja) | 半導体装置およびその作製方法 | |
JP2001133766A (ja) | 液晶表示装置 | |
JP2001127297A (ja) | 半導体装置、電気光学装置、およびそれらの製造方法 | |
JP2002083970A (ja) | 半導体装置、電気光学装置、およびそれらの製造方法 | |
JP5100799B2 (ja) | 液晶表示装置 | |
JP2002076345A (ja) | 半導体装置、電気光学装置、およびそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070502 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |