JPH1195262A - イメージセンサ機能を有する一体型液晶表示パネル - Google Patents
イメージセンサ機能を有する一体型液晶表示パネルInfo
- Publication number
- JPH1195262A JPH1195262A JP27345297A JP27345297A JPH1195262A JP H1195262 A JPH1195262 A JP H1195262A JP 27345297 A JP27345297 A JP 27345297A JP 27345297 A JP27345297 A JP 27345297A JP H1195262 A JPH1195262 A JP H1195262A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoelectric conversion
- insulating film
- electrode
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 液晶パネルとイメージセンサを同一基板に作
製する場合、歩留りと信頼性の高いセンサ部を有する安
価な液晶パネルを提供することを課題とする。 【解決手段】 表示部の層間絶縁膜を形成する際に、同
時にセンサ部の受光素子の上に保護膜となる透明性を有
する樹脂膜を積層する構成とした。この構成により、パ
ネルの作製工程、特にラビング工程によりイメージセン
サ部ヘの静電破壊、形状損傷を保護できる。
製する場合、歩留りと信頼性の高いセンサ部を有する安
価な液晶パネルを提供することを課題とする。 【解決手段】 表示部の層間絶縁膜を形成する際に、同
時にセンサ部の受光素子の上に保護膜となる透明性を有
する樹脂膜を積層する構成とした。この構成により、パ
ネルの作製工程、特にラビング工程によりイメージセン
サ部ヘの静電破壊、形状損傷を保護できる。
Description
【０００１】
【発明が属する技術分野】本発明は、イメージセンサ機
能を有する一体型液晶表示パネルに関して、特に、ラビ
ング工程におけるイメージセンサ部の破壊防止に関す
る。
能を有する一体型液晶表示パネルに関して、特に、ラビ
ング工程におけるイメージセンサ部の破壊防止に関す
る。
【０００２】
【従来の技術】液晶層に画素電極から電圧を加えて液晶
を配向させ、表示部に画像を形成させるようにした液晶
パネルが知られている。従来の液晶パネルの構成を簡略
に以下に述べる。薄膜トランジスタからなる表示部およ
び周辺回路を絶縁基板上に形成した素子基板と、対向基
板とをスペーサによって基板間隔が保たれ、シール材に
よって接着する。 そして、前記素子基板と対向基板と
の間に液晶を有している構造となっている。また、前記
液晶は一対の基板に挟まれ、シール部によって囲まれて
いる。パネルのシール部の配置は、表示部または表示部
及び周辺駆動回路をリング状に取り囲む形状としてい
る。
を配向させ、表示部に画像を形成させるようにした液晶
パネルが知られている。従来の液晶パネルの構成を簡略
に以下に述べる。薄膜トランジスタからなる表示部およ
び周辺回路を絶縁基板上に形成した素子基板と、対向基
板とをスペーサによって基板間隔が保たれ、シール材に
よって接着する。 そして、前記素子基板と対向基板と
の間に液晶を有している構造となっている。また、前記
液晶は一対の基板に挟まれ、シール部によって囲まれて
いる。パネルのシール部の配置は、表示部または表示部
及び周辺駆動回路をリング状に取り囲む形状としてい
る。
【０００３】上記従来の構成において、素子基板とは、
アクティブマトリクス回路および周辺回路が設けられた
基板を指している。また、対向基板は、素子基板に対向
配置して設けられる基板であって、対向電極、カラーフ
ィルター等が形成されたものを指している。
アクティブマトリクス回路および周辺回路が設けられた
基板を指している。また、対向基板は、素子基板に対向
配置して設けられる基板であって、対向電極、カラーフ
ィルター等が形成されたものを指している。
【０００４】また、従来の液晶パネルの組立工程を簡略
に述べると、 素子基板を作製する。 配向膜を塗布し、焼成する。 配向膜にラビング処理を行う。 スペーサを均一に基板上に散布する。 一対の基板をシ─ル材により貼り合わせ、加熱加圧し
て強固に接着する。 貼り合わせた一対の基板を任意の形状に分断する。 液晶注入口から液晶を注入し、その注入口を封止す
る。 以上の工程により、液晶パネルを作製していた。
に述べると、 素子基板を作製する。 配向膜を塗布し、焼成する。 配向膜にラビング処理を行う。 スペーサを均一に基板上に散布する。 一対の基板をシ─ル材により貼り合わせ、加熱加圧し
て強固に接着する。 貼り合わせた一対の基板を任意の形状に分断する。 液晶注入口から液晶を注入し、その注入口を封止す
る。 以上の工程により、液晶パネルを作製していた。
【０００５】一方、イメージセンサとしては、現在、複
写機、デジタルスチルカメラ、ビデオカメラ、ファクシ
ミリ等の映像を電気信号に変換するための光センサとし
て広い分野で用いられており、光センサモジュールを組
み込んだ装置構成としている。従来では、光センサモジ
ュールとして、単結晶上に形成された単独のセンサが用
いられている。
写機、デジタルスチルカメラ、ビデオカメラ、ファクシ
ミリ等の映像を電気信号に変換するための光センサとし
て広い分野で用いられており、光センサモジュールを組
み込んだ装置構成としている。従来では、光センサモジ
ュールとして、単結晶上に形成された単独のセンサが用
いられている。
【０００６】
【発明が解決しようとする課題】このような液晶パネル
とイメージセンサを同一基板上に作製した場合、パネル
作製工程により、イメージセンサ部が破壊されてしま
う。
とイメージセンサを同一基板上に作製した場合、パネル
作製工程により、イメージセンサ部が破壊されてしま
う。
【０００７】特に、図７に示したように、塗布された配
向膜７１３の膜厚は数十〜数百ｎｍであり、画素電極の
厚さと同程度と薄く、特に、基板上に形成された素子７
１４の凸部の箇所が薄く形成されていた。この薄い配向
膜にラビング処理を行うと、センサ部の上部電極である
透明導電膜が形状損傷を受けやすくなっていた。
向膜７１３の膜厚は数十〜数百ｎｍであり、画素電極の
厚さと同程度と薄く、特に、基板上に形成された素子７
１４の凸部の箇所が薄く形成されていた。この薄い配向
膜にラビング処理を行うと、センサ部の上部電極である
透明導電膜が形状損傷を受けやすくなっていた。
【０００８】また、配向膜にラビング処理を行う際、セ
ンサ部の上部電極とラビング布との摩擦により、静電気
が生じる。従来、表示部にはショートリングを作製する
ことができるが、センサ部にはショートリングを作製す
ることはできず、静電破壊を防止することができなかっ
た。これらの形状損傷や静電破壊が、センサ部の特性の
劣化や、歩留りと信頼性を低下させる原因となってい
た。
ンサ部の上部電極とラビング布との摩擦により、静電気
が生じる。従来、表示部にはショートリングを作製する
ことができるが、センサ部にはショートリングを作製す
ることはできず、静電破壊を防止することができなかっ
た。これらの形状損傷や静電破壊が、センサ部の特性の
劣化や、歩留りと信頼性を低下させる原因となってい
た。
【０００９】本発明は、同一基板上に表示部とイメージ
センサを有する液晶表示パネルに関して、歩留りと信頼
性の高いセンサ部を有する安価な液晶表示パネルを提供
することを課題とする。
センサを有する液晶表示パネルに関して、歩留りと信頼
性の高いセンサ部を有する安価な液晶表示パネルを提供
することを課題とする。
【００１０】
【課題を解決するための手段】センサ部の受光素子の上
に、保護膜となる透明性樹脂膜を積層する構成とした。
上記構成により、ラビング工程による形状損傷および静
電破壊を防ぐ。
に、保護膜となる透明性樹脂膜を積層する構成とした。
上記構成により、ラビング工程による形状損傷および静
電破壊を防ぐ。
【００１１】本明細書で開示する発明の構成は、少なく
ともマトリクス状の画素電極と、前記画素電極に接続さ
れた第１のアクティブ素子を有する画素マトリクスを有
する表示部と、少なくとも光電変換素子と、前記光電変
換素子に接続された第２のアクティブ素子を有するセン
サ部とが同一基板上に設けられ、前記光電変換素子は、
第１の電極と、前記第１の電極上に形成された光電変換
層と、前記光電変換層上に形成された第２の電極と、前
記第２の電極上に形成された保護膜を有することを特徴
とするイメージセンサ機能を有する一体型液晶表示パネ
ルである。
ともマトリクス状の画素電極と、前記画素電極に接続さ
れた第１のアクティブ素子を有する画素マトリクスを有
する表示部と、少なくとも光電変換素子と、前記光電変
換素子に接続された第２のアクティブ素子を有するセン
サ部とが同一基板上に設けられ、前記光電変換素子は、
第１の電極と、前記第１の電極上に形成された光電変換
層と、前記光電変換層上に形成された第２の電極と、前
記第２の電極上に形成された保護膜を有することを特徴
とするイメージセンサ機能を有する一体型液晶表示パネ
ルである。
【００１２】また、他の発明の構成は、少なくとも絶縁
膜上の画素電極と、前記画素電極に接続された第１のア
クティブ素子を有する画素マトリクスを有する表示部
と、少なくとも光電変換素子と、前記光電変換素子に接
続された第２のアクティブ素子を有するセンサ部とが同
一基板上に設けられ、前記光電変換素子は、第１の電極
と、前記第１の電極上に形成された光電変換層と、前記
光電変換層上に形成された第２の電極と、前記第２の電
極上に形成された保護膜を有し、センサ部の前記保護膜
は、表示部の前記絶縁膜と同一の膜であることを特徴と
するイメージセンサ機能を有する一体型液晶表示パネル
である。
膜上の画素電極と、前記画素電極に接続された第１のア
クティブ素子を有する画素マトリクスを有する表示部
と、少なくとも光電変換素子と、前記光電変換素子に接
続された第２のアクティブ素子を有するセンサ部とが同
一基板上に設けられ、前記光電変換素子は、第１の電極
と、前記第１の電極上に形成された光電変換層と、前記
光電変換層上に形成された第２の電極と、前記第２の電
極上に形成された保護膜を有し、センサ部の前記保護膜
は、表示部の前記絶縁膜と同一の膜であることを特徴と
するイメージセンサ機能を有する一体型液晶表示パネル
である。
【００１３】なお、上記構成において、前記絶縁膜は平
坦化膜である。
坦化膜である。
【００１４】また、他の発明の構成は、少なくともマト
リクス状に画素電極と、前記画素電極に接続された第１
のアクティブ素子を有する画素マトリクスを有する表示
部と、少なくとも光電変換素子と、前記光電変換素子に
接続された第２のアクティブ素子を有するセンサ部とが
同一基板上に設けられたイメージセンサ機能を有する一
体型液晶表示パネルの作製方法であって、前記基板上
に、前記第１のアクティブ素子と前記第２のアクティブ
素子を作製する工程と、前記第１のアクティブ素子と前
記第２のアクティブ素子とを少なくとも覆う第１の絶縁
膜を形成する工程と、前記第１の絶縁膜上に導電膜を形
成する工程と、前記導電膜をパターニングして、前記第
２のアクティブ素子に接続された下部電極とを形成する
工程と、前記下部電極上に光電変換層を形成する工程
と、前記光電変換層上に透明導電膜からなる上部電極を
形成する工程と、前記上部電極を覆って第２の絶縁膜を
形成する工程と、前記第２の絶縁膜上に画素電極を形成
する工程と、を有することを特徴とするイメージセンサ
機能を有する一体型液晶表示パネルの作製方法である。
リクス状に画素電極と、前記画素電極に接続された第１
のアクティブ素子を有する画素マトリクスを有する表示
部と、少なくとも光電変換素子と、前記光電変換素子に
接続された第２のアクティブ素子を有するセンサ部とが
同一基板上に設けられたイメージセンサ機能を有する一
体型液晶表示パネルの作製方法であって、前記基板上
に、前記第１のアクティブ素子と前記第２のアクティブ
素子を作製する工程と、前記第１のアクティブ素子と前
記第２のアクティブ素子とを少なくとも覆う第１の絶縁
膜を形成する工程と、前記第１の絶縁膜上に導電膜を形
成する工程と、前記導電膜をパターニングして、前記第
２のアクティブ素子に接続された下部電極とを形成する
工程と、前記下部電極上に光電変換層を形成する工程
と、前記光電変換層上に透明導電膜からなる上部電極を
形成する工程と、前記上部電極を覆って第２の絶縁膜を
形成する工程と、前記第２の絶縁膜上に画素電極を形成
する工程と、を有することを特徴とするイメージセンサ
機能を有する一体型液晶表示パネルの作製方法である。
【００１５】また、他の発明の構成は、少なくともマト
リクス状に画素電極と、前記画素電極に接続された第１
のアクティブ素子を有する画素マトリクスを有する表示
部と、少なくとも光電変換素子と、前記光電変換素子に
接続された第２のアクティブ素子を有するセンサ部とが
同一基板上に設けられたイメージセンサ機能を有する一
体型液晶表示パネルの作製方法であって、前記基板上
に、前記第１のアクティブ素子と前記第２のアクティブ
素子を作製する工程と、前記第１のアクティブ素子と前
記第２のアクティブ素子とを少なくとも覆う第１の絶縁
膜を形成する工程と、前記第１の絶縁膜上に導電膜を形
成する工程と、前記導電膜をパターニングして、前記第
１のアクティブ素子を遮光するための遮光膜と前記第２
のアクティブ素子に接続された下部電極とを形成する工
程と、前記下部電極上に光電変換層を形成する工程と、
前記光電変換層上に透明導電膜からなる上部電極を形成
する工程と、前記遮光膜と前記上部電極を覆って第２の
絶縁膜を形成する工程と、前記第２の絶縁膜上に画素電
極を形成する工程と、を有することを特徴とするイメー
ジセンサ機能を有する一体型液晶表示パネルの作製方法
である。
リクス状に画素電極と、前記画素電極に接続された第１
のアクティブ素子を有する画素マトリクスを有する表示
部と、少なくとも光電変換素子と、前記光電変換素子に
接続された第２のアクティブ素子を有するセンサ部とが
同一基板上に設けられたイメージセンサ機能を有する一
体型液晶表示パネルの作製方法であって、前記基板上
に、前記第１のアクティブ素子と前記第２のアクティブ
素子を作製する工程と、前記第１のアクティブ素子と前
記第２のアクティブ素子とを少なくとも覆う第１の絶縁
膜を形成する工程と、前記第１の絶縁膜上に導電膜を形
成する工程と、前記導電膜をパターニングして、前記第
１のアクティブ素子を遮光するための遮光膜と前記第２
のアクティブ素子に接続された下部電極とを形成する工
程と、前記下部電極上に光電変換層を形成する工程と、
前記光電変換層上に透明導電膜からなる上部電極を形成
する工程と、前記遮光膜と前記上部電極を覆って第２の
絶縁膜を形成する工程と、前記第２の絶縁膜上に画素電
極を形成する工程と、を有することを特徴とするイメー
ジセンサ機能を有する一体型液晶表示パネルの作製方法
である。
【００１６】なお、上記構成において、第２の絶縁膜
は、第２のアクティブ素子を保護することを特徴とする
イメージセンサ機能を有する一体型液晶表示パネルの作
製方法である。
は、第２のアクティブ素子を保護することを特徴とする
イメージセンサ機能を有する一体型液晶表示パネルの作
製方法である。
【００１７】なお、上記構成において、前記画素電極
は、透明性を有する導電膜からなることを特徴とするイ
メージセンサ機能を有する一体型液晶表示パネルの作製
方法である。
は、透明性を有する導電膜からなることを特徴とするイ
メージセンサ機能を有する一体型液晶表示パネルの作製
方法である。
【００１８】なお、上記構成において、前記画素電極
は、光を反射する金属材料からなることを特徴とするイ
メージセンサ機能を有する一体型液晶表示パネルの作製
方法である。
は、光を反射する金属材料からなることを特徴とするイ
メージセンサ機能を有する一体型液晶表示パネルの作製
方法である。
【００１９】
【発明の実施の形態】図１を用いてセンサ部に保護膜を
有し、イメージセンサ機能を有する一体型液晶表示パネ
ルの構成を詳述する。図１はイメージセンサ機能を有す
る一体型液晶表示パネルの断面図である。
有し、イメージセンサ機能を有する一体型液晶表示パネ
ルの構成を詳述する。図１はイメージセンサ機能を有す
る一体型液晶表示パネルの断面図である。
【００２０】表示部は、第１の絶縁膜１１３を有し、基
板上に形成された第１のアクティブ素子と、第１のアク
ティブ素子を覆う第２の絶縁膜１１６と、第２の絶縁膜
上に形成された第３の絶縁膜１２１と、第３の絶縁膜上
に形成され、第１のアクティブ素子に電気的に接続され
た画素電極１２２とでなる。なお、第１のアクティブ素
子を保護するため、第１の絶縁膜上に遮光膜１１７を形
成する構成としてもよい。
板上に形成された第１のアクティブ素子と、第１のアク
ティブ素子を覆う第２の絶縁膜１１６と、第２の絶縁膜
上に形成された第３の絶縁膜１２１と、第３の絶縁膜上
に形成され、第１のアクティブ素子に電気的に接続され
た画素電極１２２とでなる。なお、第１のアクティブ素
子を保護するため、第１の絶縁膜上に遮光膜１１７を形
成する構成としてもよい。
【００２１】センサ部は、第１の絶縁膜１１３を有し、
基板上に形成された第２のアクティブ素子と、第２のア
クティブ素子を覆う第２の絶縁膜１１６と、第２の絶縁
膜上に形成され、第２のアクティブ素子に接続された光
電変換素子と、光電変換素子上に保護膜１２１とを有
し、この光電変換素子は、下部電極１１８、光電変換層
１１９、透明電極１２０で構成される。
基板上に形成された第２のアクティブ素子と、第２のア
クティブ素子を覆う第２の絶縁膜１１６と、第２の絶縁
膜上に形成され、第２のアクティブ素子に接続された光
電変換素子と、光電変換素子上に保護膜１２１とを有
し、この光電変換素子は、下部電極１１８、光電変換層
１１９、透明電極１２０で構成される。
【００２２】これらのアクティブ素子は、同一の作製工
程を経て同時に完成する。そして、これらのアクティブ
素子を完成させた後、遮光膜１１７と、光電変換素子
と、保護膜１２１と、画素電極１２２とが作製される。
下部電極１１８と遮光膜１１７は同時に形成され、ま
た、第３の絶縁膜と保護膜は同一の膜である。第３の層
間絶縁膜１２１として厚さ０．０５〜１μｍ、好ましく
は０．１〜０．７μｍ、代表的には０．４〜０．６μｍ
とする。また、第３の層間絶縁膜１２１は、光電変換素
子上に設けられるため、透過率、透明度の高い材料を用
いることが望ましい。さらに、望ましくは光電変換素子
を保護するに十分な硬度を有し、できるだけ薄く形成す
る。そうすることにより、センサ部が良好な映像を取り
込むことができる。
程を経て同時に完成する。そして、これらのアクティブ
素子を完成させた後、遮光膜１１７と、光電変換素子
と、保護膜１２１と、画素電極１２２とが作製される。
下部電極１１８と遮光膜１１７は同時に形成され、ま
た、第３の絶縁膜と保護膜は同一の膜である。第３の層
間絶縁膜１２１として厚さ０．０５〜１μｍ、好ましく
は０．１〜０．７μｍ、代表的には０．４〜０．６μｍ
とする。また、第３の層間絶縁膜１２１は、光電変換素
子上に設けられるため、透過率、透明度の高い材料を用
いることが望ましい。さらに、望ましくは光電変換素子
を保護するに十分な硬度を有し、できるだけ薄く形成す
る。そうすることにより、センサ部が良好な映像を取り
込むことができる。
【００２３】従って、本発明の素子基板の製造プロセス
は、光電変換層の作製工程以外、従来のアクティブマト
リクス型表示装置の製造プロセスと同じである。よっ
て、本発明の装置は新たな設備投資をしないで製造する
ことが可能である。その結果、製造コストを安価に抑え
ることができる。また、表示部とイメージセンサ部とを
同一基板上に設けたため、小型化、軽量化することがで
き、更に多機能化することができる。
は、光電変換層の作製工程以外、従来のアクティブマト
リクス型表示装置の製造プロセスと同じである。よっ
て、本発明の装置は新たな設備投資をしないで製造する
ことが可能である。その結果、製造コストを安価に抑え
ることができる。また、表示部とイメージセンサ部とを
同一基板上に設けたため、小型化、軽量化することがで
き、更に多機能化することができる。
【００２４】
〔実施例１〕 以下、本発明の実施例を説明するが、本
発明がこの実施例に限定されないことは勿論である。本
実施例においては、センサ部に保護膜を有し、イメージ
センサ機能を有する一体型液晶表示パネルの作製工程例
を図２〜３を用いて詳述する。また、図２〜３には、Ｎ
チャネル型ＴＦＴしか図示していないが、Ｐチャネル型
ＴＦＴも同様に作製することができ、ＣＭＯＳ構造を形
成することができる。
発明がこの実施例に限定されないことは勿論である。本
実施例においては、センサ部に保護膜を有し、イメージ
センサ機能を有する一体型液晶表示パネルの作製工程例
を図２〜３を用いて詳述する。また、図２〜３には、Ｎ
チャネル型ＴＦＴしか図示していないが、Ｐチャネル型
ＴＦＴも同様に作製することができ、ＣＭＯＳ構造を形
成することができる。
【００２５】まず、透明基板全面に下地膜１０１を形成
する。透明基板１００としてガラス基板や石英基板を用
いることができる。下地膜として、プラズマＣＶＤ法に
よって、酸化珪素膜を２００ｎｍの厚さに形成した。
する。透明基板１００としてガラス基板や石英基板を用
いることができる。下地膜として、プラズマＣＶＤ法に
よって、酸化珪素膜を２００ｎｍの厚さに形成した。
【００２６】次に、プラズマＣＶＤ法によって非晶質珪
素膜を３０〜１００ｎｍ好ましくは３０ｎｍの厚さに成
膜し、エキシマレーザ光を照射して、多結晶珪素膜を形
成した。なお、非晶質珪素膜の結晶化方法として、ＳＰ
Ｃと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、
熱結晶化とレーザアニールとの用いる方法等を用いるこ
とができる。
素膜を３０〜１００ｎｍ好ましくは３０ｎｍの厚さに成
膜し、エキシマレーザ光を照射して、多結晶珪素膜を形
成した。なお、非晶質珪素膜の結晶化方法として、ＳＰ
Ｃと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、
熱結晶化とレーザアニールとの用いる方法等を用いるこ
とができる。
【００２７】次に、多結晶珪素膜をパターニングして、
ＴＦＴ２００、３００のソース領域、ドレイン領域、チ
ャネル形成領域を構成する島状の半導体層１０２を形成
する。次に、これら半導体層を覆うゲイト絶縁膜１０３
を形成する。ゲイト絶縁膜はシラン（ＳｉＨ4 ）とＮ2
Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０ｎｍ
の厚さに形成する。〔図２（Ａ）〕
ＴＦＴ２００、３００のソース領域、ドレイン領域、チ
ャネル形成領域を構成する島状の半導体層１０２を形成
する。次に、これら半導体層を覆うゲイト絶縁膜１０３
を形成する。ゲイト絶縁膜はシラン（ＳｉＨ4 ）とＮ2
Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０ｎｍ
の厚さに形成する。〔図２（Ａ）〕
【００２８】次に、スパッタ法でアルミニウム膜を３０
０〜５００ｎｍの厚さ、本実施例では、３００ｎｍに形
成する。ヒロックやウィスカーの発生を抑制するため
に、アルミニウム膜にはスカンジウム（Ｓｃ）やチタン
（Ｔｉ）やイットリウム（Ｙ）を０．０４〜１．０重量
％含有させる。
０〜５００ｎｍの厚さ、本実施例では、３００ｎｍに形
成する。ヒロックやウィスカーの発生を抑制するため
に、アルミニウム膜にはスカンジウム（Ｓｃ）やチタン
（Ｔｉ）やイットリウム（Ｙ）を０．０４〜１．０重量
％含有させる。
【００２９】次に、アルミニウム膜の表面に、図示しな
い緻密な膜質を有する陽極酸化膜１０６を形成する。陽
極酸化膜を形成するには、３％の酒石酸を含んだエチレ
ングリコール溶液中で、アルミニウム膜を陽極にし白金
を陰極にして、この電極間に電流を流せばよい。陽極酸
化膜の膜厚は印加電圧によって制御する。本実施例で
は、陽極酸化膜の膜厚を１０〜３０ｎｍとする。
い緻密な膜質を有する陽極酸化膜１０６を形成する。陽
極酸化膜を形成するには、３％の酒石酸を含んだエチレ
ングリコール溶液中で、アルミニウム膜を陽極にし白金
を陰極にして、この電極間に電流を流せばよい。陽極酸
化膜の膜厚は印加電圧によって制御する。本実施例で
は、陽極酸化膜の膜厚を１０〜３０ｎｍとする。
【００３０】次に、レジストマスクを形成し、アルミニ
ウム膜をパターニングして、電極パターンを形成する。
ウム膜をパターニングして、電極パターンを形成する。
【００３１】そして、再び陽極酸化を行い、電極パター
ンの側面に多孔質状の陽極酸化膜１０６をそれぞれ形成
する。この場合の陽極酸化工程は、電極パターンを陽極
にし、白金を陰極にして、濃度３％のシュウ酸水溶液中
で、この電極間に電流を流せばよい。陽極酸化膜の膜厚
は電圧の印加時間によって制御できる。陽極酸化膜は、
半導体層に低濃度不純物領域を自己整合的に形成するた
めに利用される。
ンの側面に多孔質状の陽極酸化膜１０６をそれぞれ形成
する。この場合の陽極酸化工程は、電極パターンを陽極
にし、白金を陰極にして、濃度３％のシュウ酸水溶液中
で、この電極間に電流を流せばよい。陽極酸化膜の膜厚
は電圧の印加時間によって制御できる。陽極酸化膜は、
半導体層に低濃度不純物領域を自己整合的に形成するた
めに利用される。
【００３２】そして、レジストマスクを専用の剥離液に
よって除去した後、再び陽極酸化工程を行い、電極パタ
ーンの周囲に、緻密な膜質を有する陽極酸化膜１０７を
それぞれ形成する。以上の陽極酸化工程において陽極酸
化されなかった電極パターンが、実質的なゲイト電極１
０５として機能する。これらゲイト電極の周囲に形成さ
れた緻密な膜質を有する陽極酸化膜は、ゲイト電極を電
気的、物理的に保護する機能を果たす。更に、これらの
陽極酸化膜によって、オフセット構造を自己整合的に形
成することができる。
よって除去した後、再び陽極酸化工程を行い、電極パタ
ーンの周囲に、緻密な膜質を有する陽極酸化膜１０７を
それぞれ形成する。以上の陽極酸化工程において陽極酸
化されなかった電極パターンが、実質的なゲイト電極１
０５として機能する。これらゲイト電極の周囲に形成さ
れた緻密な膜質を有する陽極酸化膜は、ゲイト電極を電
気的、物理的に保護する機能を果たす。更に、これらの
陽極酸化膜によって、オフセット構造を自己整合的に形
成することができる。
【００３３】次に、半導体にＮ型の導電性を付与するた
めに、Ｐイオンをドープする。本実施例では、イオンド
ーピング法を用いる。条件はドーズ量１×１０15／cm
2 、加速電圧８０ｋｖとする。この結果、ゲイト電極１
０５および陽極酸化膜１０６がマスクとして機能し、半
導体層にそれぞれ、Ｎ型不純物領域１０４が自己整合的
に形成される（図２（Ｂ））。
めに、Ｐイオンをドープする。本実施例では、イオンド
ーピング法を用いる。条件はドーズ量１×１０15／cm
2 、加速電圧８０ｋｖとする。この結果、ゲイト電極１
０５および陽極酸化膜１０６がマスクとして機能し、半
導体層にそれぞれ、Ｎ型不純物領域１０４が自己整合的
に形成される（図２（Ｂ））。
【００３４】次に、多孔質状の陽極酸化膜を除去した
後、再び、イオンドーピング法でＰイオンをドープす
る。ドーピング条件はドーズ量５×１０13／cm2 、加速
電圧７０ｋｖとする。この結果、２回のドーピング工程
ともＰイオンが注入された領域はＮ型の高濃度不純物領
域１０８、１１１となり、２度目のドーピング工程の
み、Ｐイオンが注入された領域はＮ型の低濃度不純物領
域１０９、１１０となる。また、２回のドーピング工程
ともＰイオンが注入されなかった領域はチャネル形成領
域１１１となる。（図２（Ｃ））
後、再び、イオンドーピング法でＰイオンをドープす
る。ドーピング条件はドーズ量５×１０13／cm2 、加速
電圧７０ｋｖとする。この結果、２回のドーピング工程
ともＰイオンが注入された領域はＮ型の高濃度不純物領
域１０８、１１１となり、２度目のドーピング工程の
み、Ｐイオンが注入された領域はＮ型の低濃度不純物領
域１０９、１１０となる。また、２回のドーピング工程
ともＰイオンが注入されなかった領域はチャネル形成領
域１１１となる。（図２（Ｃ））
【００３５】また、ソース領域とドレイン領域の間の領
域の内の緻密な陽極酸化膜の下部領域にはオフセット構
造が自己整合的に形成される。
域の内の緻密な陽極酸化膜の下部領域にはオフセット構
造が自己整合的に形成される。
【００３６】この後、図示しないが、ＣＭＯＳ構造を構
成するＰチャネル型ＴＦＴを作製する場合、半導体層の
Ｎ型の不純物領域をＰ型に反転するため、他の半導体層
をレジストマスクで覆う。この状態で、Ｐ型の導電性を
付与するＢイオンをイオンドーピング法で注入する。条
件はドーズ量２×１０15／cm2 、加速電圧６５ｋＶとす
る。この結果、Ｎ型の不純物領域の導電型が反転し、Ｐ
型の不純物領域となる。そしてレーザアニールを行い、
ドーピングされたＰイオン、Ｂイオンを活性化すること
によって、Ｐチャネル型ＴＦＴを作製することができ
る。
成するＰチャネル型ＴＦＴを作製する場合、半導体層の
Ｎ型の不純物領域をＰ型に反転するため、他の半導体層
をレジストマスクで覆う。この状態で、Ｐ型の導電性を
付与するＢイオンをイオンドーピング法で注入する。条
件はドーズ量２×１０15／cm2 、加速電圧６５ｋＶとす
る。この結果、Ｎ型の不純物領域の導電型が反転し、Ｐ
型の不純物領域となる。そしてレーザアニールを行い、
ドーピングされたＰイオン、Ｂイオンを活性化すること
によって、Ｐチャネル型ＴＦＴを作製することができ
る。
【００３７】そして、第１の層間絶縁膜１１３を形成
し、Ｎ型高濃度不純物領域に達するコンタクトホールを
形成する。しかる後、金属膜を形成し、パターニングし
て、配線１１４、１１５を形成する。なお、ＣＭＯＳ構
造を得る場合は、この工程において配線でＮ型高濃度不
純物領域とＰ型不純物領域とを接続する。
し、Ｎ型高濃度不純物領域に達するコンタクトホールを
形成する。しかる後、金属膜を形成し、パターニングし
て、配線１１４、１１５を形成する。なお、ＣＭＯＳ構
造を得る場合は、この工程において配線でＮ型高濃度不
純物領域とＰ型不純物領域とを接続する。
【００３８】本実施例では、第１の層間絶縁膜を厚さ５
００ｎｍの窒化珪素膜で形成する。第１の層間絶縁膜と
して、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用
いることができる。また、これらの絶縁膜の多層膜とし
ても良い。
００ｎｍの窒化珪素膜で形成する。第１の層間絶縁膜と
して、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用
いることができる。また、これらの絶縁膜の多層膜とし
ても良い。
【００３９】また、配線の出発膜となる金属膜として、
本実施例では、スパッタ法で、チタン膜、アルミニウム
膜、チタン膜でなる積層膜を形成する。これらの膜厚は
それぞれ１００ｎｍ、３００ｎｍ、１００ｎｍとする。
本実施例では、スパッタ法で、チタン膜、アルミニウム
膜、チタン膜でなる積層膜を形成する。これらの膜厚は
それぞれ１００ｎｍ、３００ｎｍ、１００ｎｍとする。
【００４０】以上のプロセスを経て、表示画素部２０
０、受光画素部３００が同時に完成する。〔図２
（Ｄ）〕
０、受光画素部３００が同時に完成する。〔図２
（Ｄ）〕
【００４１】次に、ＴＦＴを覆う、第２の層間絶縁膜を
形成する。第２の層間絶縁膜としては、下層の凹凸を相
殺して、平坦な表面が得られる樹脂膜が好ましい。この
ような樹脂膜として、ポリイミド、ポリアミド、ポリイ
ミドアミド、アクリルを用いることができる。また、第
２の層間絶縁膜の表面層は平坦な表面を得るため樹脂膜
とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無
機絶縁材料の単層、多層としても良い。本実施例では、
第２の層間絶縁膜としてポリイミド膜を１．５μｍの厚
さに形成する。
形成する。第２の層間絶縁膜としては、下層の凹凸を相
殺して、平坦な表面が得られる樹脂膜が好ましい。この
ような樹脂膜として、ポリイミド、ポリアミド、ポリイ
ミドアミド、アクリルを用いることができる。また、第
２の層間絶縁膜の表面層は平坦な表面を得るため樹脂膜
とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無
機絶縁材料の単層、多層としても良い。本実施例では、
第２の層間絶縁膜としてポリイミド膜を１．５μｍの厚
さに形成する。
【００４２】次に、第２の層間絶縁膜１１６に受光画素
部３００の配線に達するコンタクトホールを形成した
後、導電膜を形成する。本実施例では導電膜として厚さ
２００ｎｍのチタン膜をスパッタ法で成膜する。
部３００の配線に達するコンタクトホールを形成した
後、導電膜を形成する。本実施例では導電膜として厚さ
２００ｎｍのチタン膜をスパッタ法で成膜する。
【００４３】次に、導電膜をパターニングし、表示部Ｔ
ＦＴ２００の遮光膜１１７と、受光画素部３００に接続
された下側電極１１８とをそれぞれ形成する。この導電
膜としてチタン、クロムを用いることができる。〔図２
（Ｅ）〕
ＦＴ２００の遮光膜１１７と、受光画素部３００に接続
された下側電極１１８とをそれぞれ形成する。この導電
膜としてチタン、クロムを用いることができる。〔図２
（Ｅ）〕
【００４４】次に、光電変換層として機能する、水素を
含有する非晶質珪素膜１１９（以下、ａ−Ｓｉ：Ｈ膜と
表記する）を基板全面に成膜する。そして、受光部だけ
にａ−Ｓｉ：Ｈ膜が残存するようにパターニングをし、
光電変換層とする。
含有する非晶質珪素膜１１９（以下、ａ−Ｓｉ：Ｈ膜と
表記する）を基板全面に成膜する。そして、受光部だけ
にａ−Ｓｉ：Ｈ膜が残存するようにパターニングをし、
光電変換層とする。
【００４５】次に、基板全面に第１の透明導電膜１２０
を成膜し、パターニングして、光電変換素子の透明電極
を形成する。透明導電膜にはＩＴＯやＳｎＯ2 を用いる
ことができる。本実施例では、透明導電膜として厚さ１
２０ｎｍのＩＴＯ膜を形成する。〔図３（Ａ）〕
を成膜し、パターニングして、光電変換素子の透明電極
を形成する。透明導電膜にはＩＴＯやＳｎＯ2 を用いる
ことができる。本実施例では、透明導電膜として厚さ１
２０ｎｍのＩＴＯ膜を形成する。〔図３（Ａ）〕
【００４６】そして、第３の層間絶縁膜１２１を形成す
る。第３の層間絶縁膜を構成する絶縁被膜として、ポリ
イミド、ポリアミド、ポリイミドアミド、アクリル等の
樹脂膜を形成すると平坦な表面を得ることができるた
め、好ましい。あるいは第３の層間絶縁膜の表面層は上
記の樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化
珪素等の無機絶縁材料の単層、多層膜を成膜してもよ
い。また、第３の層間絶縁膜１２１は、光電変換素子上
に設けられるため、透過率、透明度の高い材料を用いる
ことが望ましい。本実施例では、第３の層間絶縁膜１２
１として厚さ０．０５〜１μｍ、好ましくは０．１〜
０．５μｍ、本実施例では０．５μｍのポリイミド膜を
基板全面に形成した。〔図３（Ｂ）〕
る。第３の層間絶縁膜を構成する絶縁被膜として、ポリ
イミド、ポリアミド、ポリイミドアミド、アクリル等の
樹脂膜を形成すると平坦な表面を得ることができるた
め、好ましい。あるいは第３の層間絶縁膜の表面層は上
記の樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化
珪素等の無機絶縁材料の単層、多層膜を成膜してもよ
い。また、第３の層間絶縁膜１２１は、光電変換素子上
に設けられるため、透過率、透明度の高い材料を用いる
ことが望ましい。本実施例では、第３の層間絶縁膜１２
１として厚さ０．０５〜１μｍ、好ましくは０．１〜
０．５μｍ、本実施例では０．５μｍのポリイミド膜を
基板全面に形成した。〔図３（Ｂ）〕
【００４７】ここで、形成される光電素子上のポリイミ
ド膜は、後のラビング工程で生じる静電破壊及び形状損
傷を防ぐ保護膜となる。
ド膜は、後のラビング工程で生じる静電破壊及び形状損
傷を防ぐ保護膜となる。
【００４８】また、ポリイミド成膜後の本発明の最高プ
ロセス温度は、このポリイミドの耐熱温度３２０℃より
低い温度になるようにする。
ロセス温度は、このポリイミドの耐熱温度３２０℃より
低い温度になるようにする。
【００４９】更に、第３、第２の層間絶縁膜に配線に達
するコンタクトホールを形成する。再度、基板全面に第
２の透明導電膜を成膜し、パターニングして、表示画素
部に接続された画素電極１２２を形成する。透明導電膜
にはＩＴＯやＳｎＯ2 を用いることができる。本実施例
では、透明導電膜として厚さ１２０ｎｍのＩＴＯ膜を形
成する。
するコンタクトホールを形成する。再度、基板全面に第
２の透明導電膜を成膜し、パターニングして、表示画素
部に接続された画素電極１２２を形成する。透明導電膜
にはＩＴＯやＳｎＯ2 を用いることができる。本実施例
では、透明導電膜として厚さ１２０ｎｍのＩＴＯ膜を形
成する。
【００５０】以上の工程を経て、図３（Ｃ）に示すよう
な素子基板が完成する。
な素子基板が完成する。
【００５１】〔実施例２〕実施例１では、画素、受光素
子を構成するＴＦＴをトップゲイト型ＴＦＴで作製した
例を示した。本実施例では、これらのＴＦＴをボトム型
のＴＦＴで構成する例を示す。図４に本実施例の素子基
板の断面構成図を示す。
子を構成するＴＦＴをトップゲイト型ＴＦＴで作製した
例を示した。本実施例では、これらのＴＦＴをボトム型
のＴＦＴで構成する例を示す。図４に本実施例の素子基
板の断面構成図を示す。
【００５２】本実施例のボトム型ゲイトのＴＦＴは、下
地膜４０１上に形成されたゲイト電極４０５と、ゲイト
絶縁膜４０３上に形成された半導体層４０２、半導体層
のチャネル領域上に形成されたチャネルストッパー４２
３と、半導体層に接続された配線４１４、４１５を有す
る。４１８は下部電極、４１９は光電変換層、４２０は
上部電極、４２１は受光画素部の保護膜であり、且つ、
表示画素部の第２層間絶縁膜となっている。本実施例で
は、第２層間絶縁膜として厚さ０．０５〜１μｍ、好ま
しくは０．３〜０．５μｍ、本実施例では０．４μｍの
ポリイミド膜を基板全面に形成した。
地膜４０１上に形成されたゲイト電極４０５と、ゲイト
絶縁膜４０３上に形成された半導体層４０２、半導体層
のチャネル領域上に形成されたチャネルストッパー４２
３と、半導体層に接続された配線４１４、４１５を有す
る。４１８は下部電極、４１９は光電変換層、４２０は
上部電極、４２１は受光画素部の保護膜であり、且つ、
表示画素部の第２層間絶縁膜となっている。本実施例で
は、第２層間絶縁膜として厚さ０．０５〜１μｍ、好ま
しくは０．３〜０．５μｍ、本実施例では０．４μｍの
ポリイミド膜を基板全面に形成した。
【００５３】本実施例のボトムゲイト型のＴＦＴの作製
工程は、公知の製造方法を採用すればよく、実施例１と
同様に全てのＴＦＴを同一の工程により完成する。
工程は、公知の製造方法を採用すればよく、実施例１と
同様に全てのＴＦＴを同一の工程により完成する。
【００５４】〔実施例３〕本実施例では、光電変換素子
をマトリクス状に配置したエリアセンサを設けた例を説
明する。本実施例の上面図を図５に示す。
をマトリクス状に配置したエリアセンサを設けた例を説
明する。本実施例の上面図を図５に示す。
【００５５】図５に示すように、素子基板５００には、
表示部５０１と、制御回路５０２、引出端子部５０３が
設けられ、更にエリアセンサ部５０４が設けられてい
る。本実施例の素子基板の断面構成は図１または図４と
同様である。
表示部５０１と、制御回路５０２、引出端子部５０３が
設けられ、更にエリアセンサ部５０４が設けられてい
る。本実施例の素子基板の断面構成は図１または図４と
同様である。
【００５６】エリアセンサ部５０４は、受光マトリクス
５０５と、受光部駆動回路５０６とを有する。受光マト
リクスにおいて、光電変換素子がマトリクス状に２次元
的に配置され、光電変換素子それぞれに接続された受光
画素部が配置されている。２つの受光部駆動回路は共同
して受光マトリクスを走査し、画像データを作成するも
のである。
５０５と、受光部駆動回路５０６とを有する。受光マト
リクスにおいて、光電変換素子がマトリクス状に２次元
的に配置され、光電変換素子それぞれに接続された受光
画素部が配置されている。２つの受光部駆動回路は共同
して受光マトリクスを走査し、画像データを作成するも
のである。
【００５７】また、本実施例の素子基板をモジュール化
した場合、エリアセンサ部に対向して、レンズ等の光学
系が設けられる。この光学系で縮小された画像がエリア
センサに投影されて、検出されるため、動画像が撮像可
能となっている。
した場合、エリアセンサ部に対向して、レンズ等の光学
系が設けられる。この光学系で縮小された画像がエリア
センサに投影されて、検出されるため、動画像が撮像可
能となっている。
【００５８】本実施例において、画素マトリクスの画素
電極の配列と、受光マトリクスの光電変換素子の配列を
同じにすると良い。この場合、画素電極のアドレスと受
光セルのアドレスが１対１に対応するため、表示部で表
示するために、制御回路におけるエリアセンサ部で検知
された画像データの加工が簡単化、高速化される。
電極の配列と、受光マトリクスの光電変換素子の配列を
同じにすると良い。この場合、画素電極のアドレスと受
光セルのアドレスが１対１に対応するため、表示部で表
示するために、制御回路におけるエリアセンサ部で検知
された画像データの加工が簡単化、高速化される。
【００５９】また、本実施例をモジュール化した場合の
電子機器の一例を図６に示す。図６（Ａ）はノ─ト型パ
ソコンであり、表示部６０１とセンサ部６０３に本実施
例パネルを適用する。図６（Ｂ）はセンサ付きテレビ電
話であり、小型の表示部７０１とセンサ部７０３を有す
る装置である。図６（Ｃ）は、２つのエリアセンサ８０
３をノート型パソコンに適用した１例を示した。図６
（Ｄ）は、センサ付きの携帯情報端末機であり、同様に
表示部９０１とセンサ部９０３を備えた装置である。
電子機器の一例を図６に示す。図６（Ａ）はノ─ト型パ
ソコンであり、表示部６０１とセンサ部６０３に本実施
例パネルを適用する。図６（Ｂ）はセンサ付きテレビ電
話であり、小型の表示部７０１とセンサ部７０３を有す
る装置である。図６（Ｃ）は、２つのエリアセンサ８０
３をノート型パソコンに適用した１例を示した。図６
（Ｄ）は、センサ付きの携帯情報端末機であり、同様に
表示部９０１とセンサ部９０３を備えた装置である。
【００６０】
【発明の効果】本発明では、イメージセンサを画素マト
リクスと同一基板上に設けたため、表示機能と撮像機能
を兼ね備えた装置を小型化、軽量化できる。
リクスと同一基板上に設けたため、表示機能と撮像機能
を兼ね備えた装置を小型化、軽量化できる。
【００６１】また、本発明は、センサ部上に保護膜を形
成したため、同一基板上に表示部とイメージセンサを有
する液晶表示パネルに関して、歩留りと信頼性の高いセ
ンサ部を有する安価な液晶表示パネルを得ることができ
る。
成したため、同一基板上に表示部とイメージセンサを有
する液晶表示パネルに関して、歩留りと信頼性の高いセ
ンサ部を有する安価な液晶表示パネルを得ることができ
る。
【図１】 本発明の構造断面図（トップゲート型）
【図２】 本発明の作製工程図
【図３】 本発明の作製工程図
【図４】 本発明の構造断面図（ボトムゲート型）
【図５】 本発明の素子基板の上面図
【図６】 本発明の応用例
【図７】 従来例
１００ 基板 １０１ 下地膜 １０２ 島状半導体層 １０３ ゲイト絶縁膜 １０４ 不純物領域 １０５ ゲイト電極 １０６ 多孔質陽極酸化膜 １０７ 緻密な陽極酸化膜 １０８、１１１ 高濃度不純物領域 １０９、１１０ 低濃度不純物領域 １１２ チャネル領域 １１３ 第１の層間絶縁膜 １１４、１１５ 配線 １１６ 第２の層間絶縁膜 １１７ 遮光膜 １１８ 下部電極 １１９ 光電変換層 １２０ 透明導電膜 １２１ 第３の層間絶縁膜（保護膜） １２２ 画素電極 ２００ 表示画素部 ３００ 受光画素部
Claims (8)
- 【請求項１】 少なくともマトリクス状の画素電極と、
前記画素電極に接続された第１のアクティブ素子を有す
る画素マトリクスを有する表示部と、 少なくとも光電変換素子と、前記光電変換素子に接続さ
れた第２のアクティブ素子を有するセンサ部とが同一基
板上に設けられ、 前記光電変換素子は、第１の電極と、前記第１の電極上
に形成された光電変換層と、前記光電変換層上に形成さ
れた第２の電極と、前記第２の電極上に形成された保護
膜を有することを特徴とするイメージセンサ機能を有す
る一体型液晶表示パネル。 - 【請求項２】 少なくとも絶縁膜上の画素電極と、前記
画素電極に接続された第１のアクティブ素子を有する画
素マトリクスを有する表示部と、 少なくとも光電変換素子と、前記光電変換素子に接続さ
れた第２のアクティブ素子を有するセンサ部とが同一基
板上に設けられ、 前記光電変換素子は、第１の電極と、前記第１の電極上
に形成された光電変換層と、前記光電変換層上に形成さ
れた第２の電極と、前記第２の電極上に形成された保護
膜を有し、 センサ部の前記保護膜は、表示部の前記絶縁膜と同一の
膜であることを特徴とするイメージセンサ機能を有する
一体型液晶表示パネル。 - 【請求項３】 請求項２において、前記絶縁膜は平坦化
膜であることを特徴とするイメージセンサ機能を有する
一体型液晶表示パネル。 - 【請求項４】 少なくともマトリクス状に画素電極と、
前記画素電極に接続された第１のアクティブ素子を有す
る画素マトリクスを有する表示部と、 少なくとも光電変換素子と、前記光電変換素子に接続さ
れた第２のアクティブ素子を有するセンサ部とが同一基
板上に設けられたイメージセンサ機能を有する一体型液
晶表示パネルの作製方法であって、 前記基板上に、前記第１のアクティブ素子と前記第２の
アクティブ素子を作製する工程と、 前記第１のアクティブ素子と前記第２のアクティブ素子
とを少なくとも覆う第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に導電膜を形成する工程と、 前記導電膜をパターニングして、前記第２のアクティブ
素子に接続された下部電極とを形成する工程と、 前記下部電極上に光電変換層を形成する工程と、 前記光電変換層上に透明導電膜からなる上部電極を形成
する工程と、 前記上部電極を覆って第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に画素電極を形成する工程と、を有
することを特徴とするイメージセンサ機能を有する一体
型液晶表示パネルの作製方法。 - 【請求項５】 少なくともマトリクス状に画素電極と、
前記画素電極に接続された第１のアクティブ素子を有す
る画素マトリクスを有する表示部と、 少なくとも光電変換素子と、前記光電変換素子に接続さ
れた第２のアクティブ素子を有するセンサ部とが同一基
板上に設けられたイメージセンサ機能を有する一体型液
晶表示パネルの作製方法であって、 前記基板上に、前記第１のアクティブ素子と前記第２の
アクティブ素子を作製する工程と、 前記第１のアクティブ素子と前記第２のアクティブ素子
とを少なくとも覆う第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に導電膜を形成する工程と、 前記導電膜をパターニングして、前記第１のアクティブ
素子を遮光するための遮光膜と前記第２のアクティブ素
子に接続された下部電極とを形成する工程と、 前記下部電極上に光電変換層を形成する工程と、 前記光電変換層上に透明導電膜からなる上部電極を形成
する工程と、 前記遮光膜と前記上部電極を覆って第２の絶縁膜を形成
する工程と、 前記第２の絶縁膜上に画素電極を形成する工程と、を有
することを特徴とするイメージセンサ機能を有する一体
型液晶表示パネルの作製方法。 - 【請求項６】 請求項４または請求項５において、第２
の絶縁膜は、第２のアクティブ素子を保護することを特
徴とするイメージセンサ機能を有する一体型液晶表示パ
ネルの作製方法。 - 【請求項７】 請求項４または請求項５において、前記
画素電極は、透明性を有する導電膜からなることを特徴
とするイメージセンサ機能を有する一体型液晶表示パネ
ルの作製方法。 - 【請求項８】 請求項４または請求項５において、前記
画素電極は、光を反射する金属材料からなることを特徴
とするイメージセンサ機能を有する一体型液晶表示パネ
ルの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27345297A JP4043002B2 (ja) | 1997-09-20 | 1997-09-20 | 表示装置及びその作製方法並びに表示装置を用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27345297A JP4043002B2 (ja) | 1997-09-20 | 1997-09-20 | 表示装置及びその作製方法並びに表示装置を用いた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1195262A true JPH1195262A (ja) | 1999-04-09 |
| JP4043002B2 JP4043002B2 (ja) | 2008-02-06 |
Family
ID=17528120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27345297A Expired - Fee Related JP4043002B2 (ja) | 1997-09-20 | 1997-09-20 | 表示装置及びその作製方法並びに表示装置を用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4043002B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006104204A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | 表示装置およびこれを備えた電子機器 |
| WO2006104210A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置及び電子機器 |
| WO2006104212A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板およびこれを備えた表示装置並びに電子機器 |
| WO2006118044A1 (ja) * | 2005-04-28 | 2006-11-09 | Sharp Kabushiki Kaisha | 表示装置およびこれを備えた電子機器 |
| JP2006330549A (ja) * | 2005-05-30 | 2006-12-07 | Sharp Corp | 薄膜トランジスタ基板およびその製造方法 |
| KR100878379B1 (ko) | 2006-07-12 | 2009-01-13 | 엡슨 이미징 디바이스 가부시키가이샤 | 액정 표시 장치 |
| KR100973817B1 (ko) | 2004-01-09 | 2010-08-03 | 삼성전자주식회사 | 광 감지 액정 표시 장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130021214A (ko) | 2011-08-22 | 2013-03-05 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN102738080B (zh) * | 2012-07-20 | 2014-06-18 | 深圳市华星光电技术有限公司 | 具有嵌入式光伏电池的阵列基板的制作方法 |
-
1997
- 1997-09-20 JP JP27345297A patent/JP4043002B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973817B1 (ko) | 2004-01-09 | 2010-08-03 | 삼성전자주식회사 | 광 감지 액정 표시 장치 |
| WO2006104204A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | 表示装置およびこれを備えた電子機器 |
| WO2006104210A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置及び電子機器 |
| WO2006104212A1 (ja) * | 2005-03-29 | 2006-10-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板およびこれを備えた表示装置並びに電子機器 |
| WO2006118044A1 (ja) * | 2005-04-28 | 2006-11-09 | Sharp Kabushiki Kaisha | 表示装置およびこれを備えた電子機器 |
| JPWO2006118044A1 (ja) * | 2005-04-28 | 2008-12-18 | シャープ株式会社 | 表示装置およびこれを備えた電子機器 |
| JP4621734B2 (ja) * | 2005-04-28 | 2011-01-26 | シャープ株式会社 | 表示装置およびこれを備えた電子機器 |
| JP2006330549A (ja) * | 2005-05-30 | 2006-12-07 | Sharp Corp | 薄膜トランジスタ基板およびその製造方法 |
| JP4642554B2 (ja) * | 2005-05-30 | 2011-03-02 | シャープ株式会社 | 薄膜トランジスタ基板 |
| KR100878379B1 (ko) | 2006-07-12 | 2009-01-13 | 엡슨 이미징 디바이스 가부시키가이샤 | 액정 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4043002B2 (ja) | 2008-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4027465B2 (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
| JP4646951B2 (ja) | センサ付き表示装置 | |
| JP4044187B2 (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| JPH09311342A (ja) | 表示装置 | |
| JPH09269510A (ja) | 液晶表示装置およびその作製方法 | |
| JP4043002B2 (ja) | 表示装置及びその作製方法並びに表示装置を用いた電子機器 | |
| JP4827796B2 (ja) | センサ付き表示装置 | |
| JP4700659B2 (ja) | 液晶表示装置 | |
| US20070051954A1 (en) | TFT array substrate of TFT LCD having large storage capcitor and method for manufacturing same | |
| JP5082385B2 (ja) | 電気光学装置の製造方法 | |
| JP4030627B2 (ja) | イメージセンサ機能を有する一体型液晶表示パネル | |
| JP5526099B2 (ja) | 半導体装置 | |
| JP4926882B2 (ja) | 半導体装置 | |
| JPH1184426A (ja) | イメージセンサを内蔵した液晶表示装置 | |
| JP5860071B2 (ja) | 半導体装置 | |
| JP5542265B2 (ja) | 半導体装置 | |
| JP4163156B2 (ja) | 表示装置 | |
| JPH09281476A (ja) | 液晶表示装置およびその作製方法 | |
| KR100493969B1 (ko) | 액티브매트릭스액정표시장치및그제조방법과,이장치를갖는전자장치와,표시장치 | |
| JPH1051005A (ja) | 半導体装置およびその作製方法 | |
| JP2001133766A (ja) | 液晶表示装置 | |
| JP2001127297A (ja) | 半導体装置、電気光学装置、およびそれらの製造方法 | |
| JP2002083970A (ja) | 半導体装置、電気光学装置、およびそれらの製造方法 | |
| JP5100799B2 (ja) | 液晶表示装置 | |
| JP2002076345A (ja) | 半導体装置、電気光学装置、およびそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070502 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |