JPH1187276A - 基板のめっき方法 - Google Patents
基板のめっき方法Info
- Publication number
- JPH1187276A JPH1187276A JP26797397A JP26797397A JPH1187276A JP H1187276 A JPH1187276 A JP H1187276A JP 26797397 A JP26797397 A JP 26797397A JP 26797397 A JP26797397 A JP 26797397A JP H1187276 A JPH1187276 A JP H1187276A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- hole
- plating
- substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 微細な配線用の溝等の微細窪みに銅又は銅
合金等の電気比抵抗の小さい材料を均一に充填すること
ができる基板のめっき方法を提供する。 【解決手段】 溝２８又は孔２６を有する基板Ｗにめ
っきを施して該溝又は孔に金属を充填する基板のめっき
方法において、溝２８又は孔２６の底面２８ａ，２６ａ
に向けてエネルギービームＢを照射して底面２８ａ，２
６ａのめっき付着性を向上させる前処理工程を行なう。
合金等の電気比抵抗の小さい材料を均一に充填すること
ができる基板のめっき方法を提供する。 【解決手段】 溝２８又は孔２６を有する基板Ｗにめ
っきを施して該溝又は孔に金属を充填する基板のめっき
方法において、溝２８又は孔２６の底面２８ａ，２６ａ
に向けてエネルギービームＢを照射して底面２８ａ，２
６ａのめっき付着性を向上させる前処理工程を行なう。
Description
【０００１】
【発明の属する技術分野】本発明は、基板のめっき方法
に係り、特に半導体基板に形成された配線用溝等に銅
（Ｃｕ）等の金属を充填するための充填方法及び装置に
関する。
に係り、特に半導体基板に形成された配線用溝等に銅
（Ｃｕ）等の金属を充填するための充填方法及び装置に
関する。
【０００２】
【従来の技術】従来、半導体基板上に配線回路を形成す
るためには、基板面上にスパッタリング等を用いてＡｌ
又はＡｌ合金の成膜を行った後、さらにレジスト等のパ
ターンマスクを用いたケミカルドライエッチングにより
膜の不要部分を除去していた。しかしながら、集積度が
高くなるにつれて配線が細くなり、電流密度が増加して
熱応力や温度上昇を生じるため、ストレスマイグレーシ
ョンやエレクトロマイグレーションによってＡｌ又はＡ
ｌ合金が希薄化して、ついには断線のおそれが生じる。
るためには、基板面上にスパッタリング等を用いてＡｌ
又はＡｌ合金の成膜を行った後、さらにレジスト等のパ
ターンマスクを用いたケミカルドライエッチングにより
膜の不要部分を除去していた。しかしながら、集積度が
高くなるにつれて配線が細くなり、電流密度が増加して
熱応力や温度上昇を生じるため、ストレスマイグレーシ
ョンやエレクトロマイグレーションによってＡｌ又はＡ
ｌ合金が希薄化して、ついには断線のおそれが生じる。
【０００３】そこで、より低抵抗で信頼性の高い銅が配
線材料として注目されているが、従来のＡｌ配線のよう
に成膜してからパターニングし、エッチングにより配線
を形成することは困難である。そこで、配線用の溝をあ
らかじめ形成し、化学気相成長（ＣＶＤ）、スパッタや
めっきなどの手法で溝の中を埋め込み、その後表面の余
分な銅を化学機械研磨（ＣＭＰ）で除去して溝配線を形
成するダマシン配線が試みられている。
線材料として注目されているが、従来のＡｌ配線のよう
に成膜してからパターニングし、エッチングにより配線
を形成することは困難である。そこで、配線用の溝をあ
らかじめ形成し、化学気相成長（ＣＶＤ）、スパッタや
めっきなどの手法で溝の中を埋め込み、その後表面の余
分な銅を化学機械研磨（ＣＭＰ）で除去して溝配線を形
成するダマシン配線が試みられている。
【０００４】この中でも、めっきは他のプロセスに比べ
て、プロセスコストが安い、純度の高い銅材料が得られ
る、ウエハダメージの少ない低温プロセスが可能となる
などの特徴があり注目されている。
て、プロセスコストが安い、純度の高い銅材料が得られ
る、ウエハダメージの少ない低温プロセスが可能となる
などの特徴があり注目されている。
【０００５】
【発明が解決しようとする課題】ところが、銅は酸化又
は腐食しやすく、さらにはＳｉＯ2中へ拡散しやすいと
いう性質があるので、これらを防ぐために、基材の配線
箇所を金属窒化物などのバリア層で覆ってから配線を形
成する必要がある。しかしながら、このような材料は、
一般的にめっきの付着性が悪く、効率的なめっきが難し
いという不都合があった。
は腐食しやすく、さらにはＳｉＯ2中へ拡散しやすいと
いう性質があるので、これらを防ぐために、基材の配線
箇所を金属窒化物などのバリア層で覆ってから配線を形
成する必要がある。しかしながら、このような材料は、
一般的にめっきの付着性が悪く、効率的なめっきが難し
いという不都合があった。
【０００６】さらに、デザインルール＜０．２５μｍの
半導体デバイスの配線用の溝や、現在主にタングステン
で作成されているプラグを配線材料と同じ材料で埋め込
むデュアルダマシンの場合、アスペクト比は最大５以上
にもなる。このような溝やプラグをめっきで埋め込む場
合、溝やプラグの開口縁部に近い箇所でも成長が均一に
起こるため、めっき金属がこれらの蓋をしてしまい、最
終的に空孔ができやすい等の問題点があった。
半導体デバイスの配線用の溝や、現在主にタングステン
で作成されているプラグを配線材料と同じ材料で埋め込
むデュアルダマシンの場合、アスペクト比は最大５以上
にもなる。このような溝やプラグをめっきで埋め込む場
合、溝やプラグの開口縁部に近い箇所でも成長が均一に
起こるため、めっき金属がこれらの蓋をしてしまい、最
終的に空孔ができやすい等の問題点があった。
【０００７】本発明は、上述の事情に鑑み、微細な配線
用の溝等の微細窪みに銅又は銅合金等の電気比抵抗の小
さい材料を均一に充填することができる基板のめっき方
法を提供することを目的とする。
用の溝等の微細窪みに銅又は銅合金等の電気比抵抗の小
さい材料を均一に充填することができる基板のめっき方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１に記載の発明
は、溝又は孔を有する基板にめっきを施して該溝又は孔
に金属を充填する基板のめっき方法において、前記溝又
は孔の底面に向けてエネルギービームを照射して該底面
のめっき付着性を向上させる前処理工程を行なうことを
特徴とする基板のめっき方法である。
は、溝又は孔を有する基板にめっきを施して該溝又は孔
に金属を充填する基板のめっき方法において、前記溝又
は孔の底面に向けてエネルギービームを照射して該底面
のめっき付着性を向上させる前処理工程を行なうことを
特徴とする基板のめっき方法である。
【０００９】これにより、底面からめっきを選択的に成
長させることにより、アスペクト比の大きな溝又は孔の
入口に成長しためっきにより、溝又は孔が閉塞して空孔
ができるような事態が防止される。
長させることにより、アスペクト比の大きな溝又は孔の
入口に成長しためっきにより、溝又は孔が閉塞して空孔
ができるような事態が防止される。
【００１０】請求項２に記載の発明は、前記エネルギー
ビームの照射を、溝又は孔を選択的に露出するマスクを
介して行うことを特徴とする請求項１に記載の基板のめ
っき方法である。これにより、めっき付着性の向上を選
択的に行って、不要箇所へのめっき付着を軽減し、従っ
て、その除去処理も容易となる。
ビームの照射を、溝又は孔を選択的に露出するマスクを
介して行うことを特徴とする請求項１に記載の基板のめ
っき方法である。これにより、めっき付着性の向上を選
択的に行って、不要箇所へのめっき付着を軽減し、従っ
て、その除去処理も容易となる。
【００１１】請求項３に記載の発明は、前記溝又は孔
に、バリア層が形成されていることを特徴とする請求項
１に記載の基板のめっき方法である。バリア層は、めっ
き金属の基材層への拡散を防ぐ等の目的で形成され、例
えば、金属窒化物が用いられるが、通常はめっきの付着
性が悪い。
に、バリア層が形成されていることを特徴とする請求項
１に記載の基板のめっき方法である。バリア層は、めっ
き金属の基材層への拡散を防ぐ等の目的で形成され、例
えば、金属窒化物が用いられるが、通常はめっきの付着
性が悪い。
【００１２】請求項４に記載の発明は、請求項１ないし
３のいずれかに記載の基板のめっき方法を行った後に、
基板に付着した金属の不要部分を化学機械研磨装置によ
り研磨して除去することを特徴とする基板の加工方法で
ある。
３のいずれかに記載の基板のめっき方法を行った後に、
基板に付着した金属の不要部分を化学機械研磨装置によ
り研磨して除去することを特徴とする基板の加工方法で
ある。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１ないし図３は、多層に
成膜が形成された半導体基板Ｗの断面を示すもので、図
１（ａ）に示すように、下層のＳｉＯ2層１０の上にＳ
ｉＮ等の絶縁層１２を介してＣｕの導電層（配線）１４
が形成され、さらに絶縁層１６，２０を介して２層のＳ
ｉＯ2層１８，２２が順次堆積し、さらに最上層の絶縁
層２４が形成されている。そして、最上層及び第２層の
ＳｉＯ2層に、リソグラフィ・エッチング技術によりプ
ラグホール２６と配線用の溝２８が形成され、これらの
内面に金属窒化物等からなる５０ｎｍ程度の厚さのバリ
ア層３０が形成されている。
て図面を参照して説明する。図１ないし図３は、多層に
成膜が形成された半導体基板Ｗの断面を示すもので、図
１（ａ）に示すように、下層のＳｉＯ2層１０の上にＳ
ｉＮ等の絶縁層１２を介してＣｕの導電層（配線）１４
が形成され、さらに絶縁層１６，２０を介して２層のＳ
ｉＯ2層１８，２２が順次堆積し、さらに最上層の絶縁
層２４が形成されている。そして、最上層及び第２層の
ＳｉＯ2層に、リソグラフィ・エッチング技術によりプ
ラグホール２６と配線用の溝２８が形成され、これらの
内面に金属窒化物等からなる５０ｎｍ程度の厚さのバリ
ア層３０が形成されている。
【００１４】以下、このプラグホール２６と配線用の溝
２８にＣｕ又はＣｕ合金を充填して、プラグと配線を形
成する工程を説明する。これは、溝又は孔の底面に向け
てエネルギービームを照射して該底面のめっき付着性を
向上させる前処理工程と、金属を充填するめっき工程
と、余分に付着しためっきを除去する研磨工程からな
る。
２８にＣｕ又はＣｕ合金を充填して、プラグと配線を形
成する工程を説明する。これは、溝又は孔の底面に向け
てエネルギービームを照射して該底面のめっき付着性を
向上させる前処理工程と、金属を充填するめっき工程
と、余分に付着しためっきを除去する研磨工程からな
る。
【００１５】まず、同図（ｂ）に示すように、基板Ｗ上
に所定の方法（スパッタリング等）でＳｉＯ2層３２を
成膜し、これにより、プラグホール２６と配線用の溝２
８を充填しつつ、それ以外の表面を被覆する。そして、
ＳｉＯ2層の表面にさらにＳｉＮ膜層３４を形成して、
ＳｉＯ2とＳｉＮの２層構造の保護膜３６を形成する。
次に、ＳｉＮ層の表面にレジスト３８を塗布し、これを
パターニングしてマスクとし、ドライエッチングを行
う。これにより、プラグホール２６と配線用の溝２８を
覆うＳｉＯ2層３２及びＳｉＮ層３４が除去されて、同
図（ｃ）に示すように、プラグホール２６と配線用の溝
２８が再度露出する。
に所定の方法（スパッタリング等）でＳｉＯ2層３２を
成膜し、これにより、プラグホール２６と配線用の溝２
８を充填しつつ、それ以外の表面を被覆する。そして、
ＳｉＯ2層の表面にさらにＳｉＮ膜層３４を形成して、
ＳｉＯ2とＳｉＮの２層構造の保護膜３６を形成する。
次に、ＳｉＮ層の表面にレジスト３８を塗布し、これを
パターニングしてマスクとし、ドライエッチングを行
う。これにより、プラグホール２６と配線用の溝２８を
覆うＳｉＯ2層３２及びＳｉＮ層３４が除去されて、同
図（ｃ）に示すように、プラグホール２６と配線用の溝
２８が再度露出する。
【００１６】ここで、不要なレジストを除去すると、プ
ラグホール２６と配線用の溝２８が露出し、それ以外の
基板表面がＳｉＯ2及びＳｉＮ層で覆われた状態とな
る。これに、図２（ａ）に示すように、イオン源や高速
原子線源（図示せず）から放出され、適当な加速エネル
ギー（たとえばイオンの場合は３０ＫＶ）で加速された
イオンビームや高速原子線等のエネルギービームＢを照
射する。イオン種や原子線種としては、後工程で銅をめ
っきする場合は、銅、金、銀、白金、パラジウムなどの
金属が最適であるが、アルゴンや酸素などの希ガスでも
表面の核成長を促進する効果があることが確認されてい
る。
ラグホール２６と配線用の溝２８が露出し、それ以外の
基板表面がＳｉＯ2及びＳｉＮ層で覆われた状態とな
る。これに、図２（ａ）に示すように、イオン源や高速
原子線源（図示せず）から放出され、適当な加速エネル
ギー（たとえばイオンの場合は３０ＫＶ）で加速された
イオンビームや高速原子線等のエネルギービームＢを照
射する。イオン種や原子線種としては、後工程で銅をめ
っきする場合は、銅、金、銀、白金、パラジウムなどの
金属が最適であるが、アルゴンや酸素などの希ガスでも
表面の核成長を促進する効果があることが確認されてい
る。
【００１７】イオンビーム又は高速原子線は、主にプラ
グホール２６と配線用の溝２８の底面２６ａ，２８ａに
照射され、図２（ｂ）に示すように、この部分にめっき
の付着性が向上した改質層３０ａを形成する。これらの
エネルギービームＢ、特に高速原子線は直進性が高いの
で、プラグホール２６と配線用の溝２８の側壁２６ｂ，
２８ｂを照射することがなく、従って、底面２６ａ，２
８ａのみのめっき付着性を選択的に高める。
グホール２６と配線用の溝２８の底面２６ａ，２８ａに
照射され、図２（ｂ）に示すように、この部分にめっき
の付着性が向上した改質層３０ａを形成する。これらの
エネルギービームＢ、特に高速原子線は直進性が高いの
で、プラグホール２６と配線用の溝２８の側壁２６ｂ，
２８ｂを照射することがなく、従って、底面２６ａ，２
８ａのみのめっき付着性を選択的に高める。
【００１８】めっきの付着性向上の機構は、イオン種や
原子線種によって異なり、銅、金、銀、白金、パラジウ
ムなどの金属を用いた場合は、これらの金属原子がバリ
ア層３０表面に打ち込まれ、これがめっき付着の際の核
として作用すると考えられ、また、アルゴンや酸素など
の希ガスを用いた場合は、その物理的なスパッタリング
作用によりバリア層３０の表面にミクロな凹凸が形成さ
れ、これがめっき付着の際の核として作用すると考えら
れる。
原子線種によって異なり、銅、金、銀、白金、パラジウ
ムなどの金属を用いた場合は、これらの金属原子がバリ
ア層３０表面に打ち込まれ、これがめっき付着の際の核
として作用すると考えられ、また、アルゴンや酸素など
の希ガスを用いた場合は、その物理的なスパッタリング
作用によりバリア層３０の表面にミクロな凹凸が形成さ
れ、これがめっき付着の際の核として作用すると考えら
れる。
【００１９】このように、プラグホール２６と配線用の
溝２８の底面２６ａ，２８ｂに改質層３０ａを形成した
基板を、めっき槽中の硫酸銅を主体とするめっき液に浸
漬させ、所定の温度その他の条件のもとでめっきを行な
う。めっき過程において、プラグホール２６と配線用の
溝２８を覆うバリア層３０は本来めっきの付着性が悪い
ものであり、従って、めっきは付着性が改善されている
底面２６ａ，２８ａに選択的に付着し、また、底面２６
ａ，２８ａに付着しためっき金属から選択的に成長す
る。
溝２８の底面２６ａ，２８ｂに改質層３０ａを形成した
基板を、めっき槽中の硫酸銅を主体とするめっき液に浸
漬させ、所定の温度その他の条件のもとでめっきを行な
う。めっき過程において、プラグホール２６と配線用の
溝２８を覆うバリア層３０は本来めっきの付着性が悪い
ものであり、従って、めっきは付着性が改善されている
底面２６ａ，２８ａに選択的に付着し、また、底面２６
ａ，２８ａに付着しためっき金属から選択的に成長す
る。
【００２０】この結果、同図（ｃ）に示すように、めっ
き金属がプラグホール２６や配線用の溝２８を内部に空
孔（ボイド）を形成することなく充填されてプラグ４０
や配線回路４２を形成する。なお、プラグホール２６や
配線用の溝２８へのめっき液の流入を促進するために、
超音波振動やめっき液の流動等を行っても良い。めっき
の方法としては、電気銅めっきまたは無電解銅めっきの
どちらの方法も採用可能である。
き金属がプラグホール２６や配線用の溝２８を内部に空
孔（ボイド）を形成することなく充填されてプラグ４０
や配線回路４２を形成する。なお、プラグホール２６や
配線用の溝２８へのめっき液の流入を促進するために、
超音波振動やめっき液の流動等を行っても良い。めっき
の方法としては、電気銅めっきまたは無電解銅めっきの
どちらの方法も採用可能である。
【００２１】次に、めっき工程を終えた基板ＷをＣＭＰ
（化学機械研磨）装置で研磨を行い、図３（ａ）に示す
ように、表面に付着した余分なめっき金属層４４やバリ
ア層３０を除去し、同図（ｂ）に示すようにＳｉＮ等の
絶縁層４６を形成することにより、Ｃｕ又はＣｕ合金の
配線が形成された半導体基板が作製される。
（化学機械研磨）装置で研磨を行い、図３（ａ）に示す
ように、表面に付着した余分なめっき金属層４４やバリ
ア層３０を除去し、同図（ｂ）に示すようにＳｉＮ等の
絶縁層４６を形成することにより、Ｃｕ又はＣｕ合金の
配線が形成された半導体基板が作製される。
【００２２】なお、上述した例のようにプラグホール２
６と配線用の溝２８が重複しているような場合、溝２８
の底面２８ａに改質層３０を形成すると、この部分から
めっきが成長してプラグホール２６を塞いでしまい、ボ
イドを発生させるおそれがある。そこで、これらが重複
する場合には、図４に示すように、保護層３６を溝２８
の底面２８ａを覆うように形成し、プラグホール２６の
底面２６ａのみを改質してこれからめっきを成長させる
ようにするとよい。
６と配線用の溝２８が重複しているような場合、溝２８
の底面２８ａに改質層３０を形成すると、この部分から
めっきが成長してプラグホール２６を塞いでしまい、ボ
イドを発生させるおそれがある。そこで、これらが重複
する場合には、図４に示すように、保護層３６を溝２８
の底面２８ａを覆うように形成し、プラグホール２６の
底面２６ａのみを改質してこれからめっきを成長させる
ようにするとよい。
【００２３】また、溝や孔の側壁へのエネルギービーム
の照射を防ぐように、レジストマスクを側壁を覆う保護
層が残るように形成してもよい。また、図５に示すよう
に、これらの側壁を下広がりのテーパ面２６ｃ，２８ｃ
としてもよい。
の照射を防ぐように、レジストマスクを側壁を覆う保護
層が残るように形成してもよい。また、図５に示すよう
に、これらの側壁を下広がりのテーパ面２６ｃ，２８ｃ
としてもよい。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
底面からめっきを選択的に成長させることにより、微細
な配線用の溝等の微細窪みに銅又は銅合金等の電気比抵
抗の小さい材料を均一に充填することができる。従っ
て、高密度化する半導体集積回路の実用化を促進する有
用な技術を提供することができる。
底面からめっきを選択的に成長させることにより、微細
な配線用の溝等の微細窪みに銅又は銅合金等の電気比抵
抗の小さい材料を均一に充填することができる。従っ
て、高密度化する半導体集積回路の実用化を促進する有
用な技術を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のめっき方法の工程の概略
を示す説明図である。
を示す説明図である。
【図２】本発明の実施の形態のめっき方法の図１に続く
工程を示す説明図である。
工程を示す説明図である。
【図３】本発明の実施の形態のめっき方法の図２に続く
工程を示す説明図である。
工程を示す説明図である。
【図４】本発明の他の実施の形態のめっき方法の工程を
示す説明図である。
示す説明図である。
【図５】本発明のさらに他の実施の形態のめっき方法の
工程を示す説明図である。
工程を示す説明図である。
２６ 孔 ２８ 溝 ２６ａ 孔の底面 ２８ａ 溝の底面 ３０ バリア層 ３６ マスク Ｂ エネルギービーム Ｗ 基板
Claims (4)
- 【請求項１】 溝又は孔を有する基板にめっきを施して
該溝又は孔に金属を充填する基板のめっき方法におい
て、 前記溝又は孔の底面に向けてエネルギービームを照射し
て該底面のめっき付着性を向上させる前処理工程を行な
うことを特徴とする基板のめっき方法。 - 【請求項２】 前記エネルギービームの照射を、溝又は
孔を選択的に露出するマスクを介して行うことを特徴と
する請求項１に記載の基板のめっき方法。 - 【請求項３】 前記溝又は孔に、バリア層が形成されて
いることを特徴とする請求項１に記載の基板のめっき方
法。 - 【請求項４】 請求項１ないし３のいずれかに記載の基
板のめっき方法を行った後に、基板に付着した金属の不
要部分を化学機械研磨装置により研磨して除去すること
を特徴とする基板の加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26797397A JPH1187276A (ja) | 1997-09-12 | 1997-09-12 | 基板のめっき方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26797397A JPH1187276A (ja) | 1997-09-12 | 1997-09-12 | 基板のめっき方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187276A true JPH1187276A (ja) | 1999-03-30 |
Family
ID=17452163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26797397A Pending JPH1187276A (ja) | 1997-09-12 | 1997-09-12 | 基板のめっき方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187276A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048800A1 (fr) * | 1999-12-24 | 2001-07-05 | Ebara Corporation | Procede et appareil de traitement de tranche de semi-conducteur |
| KR100384876B1 (ko) * | 1999-06-24 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| JP2003520450A (ja) * | 2000-01-18 | 2003-07-02 | マイクロン・テクノロジー・インコーポレーテッド | アルミニウム、銅、金及び銀の種層を設けるプロセス |
| KR100773164B1 (ko) * | 1999-12-24 | 2007-11-02 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판의 도금장치 및 도금방법과 전해처리방법 및 그 장치 |
-
1997
- 1997-09-12 JP JP26797397A patent/JPH1187276A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384876B1 (ko) * | 1999-06-24 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| WO2001048800A1 (fr) * | 1999-12-24 | 2001-07-05 | Ebara Corporation | Procede et appareil de traitement de tranche de semi-conducteur |
| KR100773164B1 (ko) * | 1999-12-24 | 2007-11-02 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판의 도금장치 및 도금방법과 전해처리방법 및 그 장치 |
| JP2003520450A (ja) * | 2000-01-18 | 2003-07-02 | マイクロン・テクノロジー・インコーポレーテッド | アルミニウム、銅、金及び銀の種層を設けるプロセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344125B1 (en) | Pattern-sensitive electrolytic metal plating | |
| US4842699A (en) | Method of selective via-hole and heat sink plating using a metal mask | |
| US5183795A (en) | Fully planar metalization process | |
| US6579785B2 (en) | Method of making multi-level wiring in a semiconductor device | |
| US8222142B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| JPH06505833A (ja) | マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板 | |
| JPH11220021A (ja) | 半導体装置の製造方法 | |
| JPH11186261A (ja) | 半導体装置の製造方法 | |
| US10224275B2 (en) | Copper interconnect structures | |
| JP4629244B2 (ja) | 半導体デバイス | |
| JP2005056945A (ja) | 半導体装置の製造方法 | |
| JP2002289559A (ja) | 集積回路の製造方法 | |
| EP1533837A1 (en) | Selective electroplating method | |
| US6524957B2 (en) | Method of forming in-situ electroplated oxide passivating film for corrosion inhibition | |
| JPH07321111A (ja) | 無電解メッキによる集積回路の配線方法 | |
| JPH1187276A (ja) | 基板のめっき方法 | |
| JP3836252B2 (ja) | 基板のめっき方法 | |
| KR0137579B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| JPH09172070A (ja) | 半導体装置の製造方法 | |
| JPH0778869A (ja) | 半導体装置及びその製造方法 | |
| JP3944437B2 (ja) | 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線 | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| JPH1192956A (ja) | 基板のめっき方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040712 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041026 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A02 |