JPH1185824A - 制御回路の階層記述方法 - Google Patents
制御回路の階層記述方法Info
- Publication number
- JPH1185824A JPH1185824A JP9243718A JP24371897A JPH1185824A JP H1185824 A JPH1185824 A JP H1185824A JP 9243718 A JP9243718 A JP 9243718A JP 24371897 A JP24371897 A JP 24371897A JP H1185824 A JPH1185824 A JP H1185824A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mark
- terminal
- name
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
と。 【解決手段】 上位ブロック図11b、11cに同一の
機能を有する階層マクロ112a、112bを記述する
ときに、各マクロの入出力端子に名称として、同一の入
力信号23、出力信号24を記述し、階層マクロ112
a、112bが共通に中位ブロック図12bを用いると
きには、中位ブロック図12bに階層マクロ112a、
112bと同一の入力信号23、出力信号24を記述
し、中位ブロック図12bに属する大マクロ111a、
111bが同一の機能を有し、ともに下位ブロック図1
3bを用いるときには下位ブロック図13bに、大マク
ロ111a、111bと同一の入力信号25、出力信号
26の名称を記述する。
Description
述方法に係り、特に、制御装置のプログラムを作成する
ために記述される制御回路の構成要素を階層化して記述
するに好適な制御回路の階層記述方法に関する。
いて記述された制御回路図(以下、ブロック図と称す
る)の形でその機能が表現されるようになっている。こ
のブロック図の記述方法としては、例えば、特開平7−
271840号公報、特開平8−76819号公報に記
載されているように、制御回路を構成する一群の制御機
能をまとめて特徴づけたシンボル(以下、マクロと称す
る。)を用いて表現される上位ブロック図と、マクロの
詳細回路が記述される下位ブロック図とで構成される階
層記述手法が知られている。またマクロと下位ブロック
図を部品化して登録し、これらを再利用する技術も実現
されている。従来、階層記述手法は主に工程処理を行う
制御分野で多く採用されており、例えば、多岐にわたる
工程とその条件などを大工程−中工程−小工程のような
ツリー構造にわけて整理することで、設計者やユーザが
図面を作成したり、図面に作成された要素の機能を理解
したりする上でアプローチしやすい形態を提供すること
ができるようになっている。
階層記述手法では、マクロと下位ブロック図とを1対1
に対応させ、マクロの数だけ下位ブロック図が存在する
ような記述方法を採用したり、下位ブロック図を共通化
する記述手法を採用したりしているが、マクロと下位ブ
ロック図は入力点情報および出力点情報をそれぞれ一致
させることで、階層間の対応づけを行っているため、制
御機能が類似しても適用先回路の目的によっては入出力
点情報が1点でも相違する場合には、マクロと下位ブロ
ック図を別々にわけて作成すること余儀なくされてい
る。
の種類や枚数が増加したり、下位ブロック図にある入出
力点情報が全て上位マクロに記述され、上位ブロック図
が複雑化するとともに上位ブロック図に記載された要素
の機能が理解しずらいという課題がある。
すく表現することができる制御回路の階層記述方法を提
供することにある。
に、本発明は、制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に記述し、最上位より下位側
の階層に属する要素については機能毎に最小限のマーク
を各階層に対応した下位側ブロック図に記述し、最上位
の階層に属する要素のマークに機能毎の名称を記述し、
かつ同一のマークには機能毎に同一の名称を記述し、最
上位より下位側の階層に属する要素のマークには、最上
位の階層に属する要素のうち機能が相互に関連する要素
のマークと相互に関連した名称または自己の階層より上
位の階層に属する要素のうち機能が相互に関連する要素
のマークと相互に関連した名称を各機能毎に記述する制
御回路の階層記述方法を採用したものである。
内容を実際に演算するための制御論理を備えたものとし
て、制御回路の構成要素をその機能により複数の階層に
分割し、各階層の要素の機能を各階層に対応づけてシン
ボル化したマークを各要素に設定し、最上位の階層に属
する要素のマークをそれぞれ最上位の階層に対応した最
上位ブロック図に記述し、最上位より下位側の階層に属
する要素については機能毎に最小限のマークを各階層に
対応した下位側ブロック図に記述し、最上位の階層に属
する要素のマークに機能毎に名称を記述し、かつ同一の
マークには機能毎に同一の名称を記述し、最上位より下
位側の階層に属する要素のマークには、最上位の階層に
属する要素のうち機能が相互に関連する要素のマークと
相互に関連した名称または自己の階層より上位の階層に
属する要素のうち機能が相互に関連する要素のマークと
相互に関連した名称を各機能毎に記述し、同一の階層に
同一のマークが複数個存在しこれら複数の要素がこの階
層より下位側の階層に属する要素を共用するときの論理
として上位側の複数の要素が下位側の共通の要素を名称
に従って相互に切り替えて用いる制御論理を設定する制
御回路の階層記述方法を採用したものである。
に際しては、以下の要素を付加することができる。
属する要素のマークを信号端子群および信号線群ととも
に記述し、下位側ブロック図に最上位より下位側の階層
に属する要素のマークを信号端子群および信号線群とと
もに記述する。
属する要素のマークを入出力端子群および信号線群とと
もに記述し、下位側ブロック図に最上位より下位側の階
層に属する要素のマークを入出力端子群および信号線群
とともに記述する。
属する要素のマークを特定の信号端子および特定の信号
線とともに記述し、下位側ブロック図に最上位より下位
側の階層に属する要素のマークを信号端子群および信号
線群とともに記述し、最上位の階層に属する要素のうち
特定のマークに名称を記述し、かつ特定のマークのうち
同一のマークには同一の名称を記述する。
マークの入出力端子に端子名称または信号名称を記述す
る。
マークの信号端子に端子名称または信号名称を記述す
る。
特定のマークの信号端子または入出力端子に端子名称ま
たは信号名称を記述する。
の要素を名称にしたがって相互に切替える代わりに、上
位側の複数の要素が下位側の共通の要素を端子名称また
は信号名称にしたがって相互に切替る制御論理を設定す
る。
子および特定の信号線から外れた信号端子および信号線
の代わりとして、最上位より下位側の階層にのみ属する
要素のマークを他の要素のマークと関連付けて記述す
る。
端子または特定の信号線から外れた信号端子または信号
線の代わりとして、最上位より下位側の階層にのみ属す
る要素のマークを他の要素のマークと関連付けて記述す
る。
クの近傍に信号の出力先を示す信号出力先端子としてそ
のマークと識別名称を記述するとともに、信号の入力元
を示す信号入力元端子としてそのマークと識別名称を記
述し、信号出力先識別名称と信号の入力元を示す信号入
力元識別名称を記述し、最上位より下位側の階層に属す
る要素のマークの近傍には、最上位の階層に属する要素
のマークの近傍に記述された信号出力先端子と相互に関
連する下位側信号入力元端子としてそのマークと識別名
称をそれぞれ記述するとともに、最上位の階層に属する
要素のマークの近傍に記述された信号入力元端子と相互
に関連する下位側信号出力先端子としてそのマークと識
別名称をそれぞれ記述する。
の近傍に同一の信号出力先端子と信号入力元端子が複数
個存在しこれら複数の信号出力先端子と信号入力元端子
がこの階層より下位側の階層に属する要素のマークの近
傍に記述された下位側信号入力元端子と下位側信号出力
先端子を共用する論理として、上位側の複数の信号出力
先端子と信号入力元端子が下位側の共通の下位側信号入
力元端子と下位側信号出力先端子を端子の識別名称に従
って相互に切り替えて用いる制御論理を設定する。
に基づいて説明する。
って、制御回路の階層記述方法により作成されるブロッ
ク図の構成と、ブロック図に関する情報を入力して処理
結果を表示するためのプログラミングツールとの関係を
示す構成図である。
成するに際して、制御装置を構成する制御回路に関する
情報が入力装置2に入力されるようになっている。この
入力装置2に情報を入力するに際しては、制御回路の構
成要素をその機能により複数の階層、例えば上位、中
位、下位の3階層に分割し、各階層に属する要素の機能
を各階層に対応づけてシンボル化したマークを各要素に
設定し、各階層に属する要素のマークをそれぞれ上位ブ
ロック図11、中位ブロック図12、下位ブロック図1
3に記述するようになっている。各ブロック図11〜1
3は複数のシートから構成されており、各シートは制御
回路の構成要素を特徴的にシンボル化したマークを複数
個備えている。例えば、上位ブロック図11aには、要
素に関するマークとしてマクロ111(以下、大マクロ
と称する)が設定されている。マクロ111は、本実施
形態では、マクロ111の具体的構成要素が下位ブロッ
ク図13aの演算子121で構成されているところか
ら、大マクロと定義されている。一方、ブロック図11
bには、マークとしてマクロ112(以下、階層マクロ
と称する。)が設定されている。このマクロ112は、
本実施形態では、中位ブロック図12aに示される演算
素子121によってマクロ112の具体的構成が示され
るところから、階層マクロと定義されている。また、上
位ブロック図11cにはマクロ112(階層マクロ)が
設定されており、このマクロ112と相互に関連する要
素のマークとして、中位ブロック図12bに大マクロ1
11が設定されている。さらに中位ブロック図12bの
要素と互いに関連する要素のマークとして、大マクロ1
11の具体的構成を示す下位ブロック図13bに演算素
子121のマークが設定されている。
2、下位ブロック図13に制御回路の各構成要素に関す
る情報を記述するに際しては、各ブロック図に各構成要
素のマークを記述するとともに、マークの信号端子群ま
たは入出力端子群と信号線群を記述し、最上位の階層に
属する要素のマークの各信号端子(または各入出力端
子)に各信号端子の機能ごとに端子名称または信号名称
を記述し、かつ同一のマークの各信号端子(または入出
力端子)には信号端子の機能ごとに同一の端子名称信号
名称を記述し、最上位より下位側の階層に属する要素の
マークの各信号端子(または入出力端子)には、最上位
の階層に属する要素のうち機能が相互に関連する要素の
信号端子(または入出力端子)と相互に関連した端子名
称または信号名称あるいは自己の階層より上位の階層に
属する要素のうち機能が相互に関連する要素のマークの
信号端子(または入出力端子)と相互に関連した端子名
称または信号名称を各信号端子(または入出力端子)の
機能ごとに記述することとしている。
たは中位ブロック図12a、12bは互いに同一の要素
を有するときには、自己の属する階層よりも下位側のブ
ロック図を共用することとしているため、同一の階層に
同一のマークが複数個存在し、これら複数の要素がこの
階層より下位側の階層の属する要素を共有するときの論
理として、上位側の複数の要素が下位側の複数の要素を
名称、例えば端子名称または信号名称にしたがって相互
に切替て用いる制御論理を設定し、この制御論理を情報
として入力することとしている。
が入力されると、入力された情報はプログラミングツー
ル4のブロック図入力・表示処理部41で処理された
後、ブロック図データベース42に格納されるととも
に、処理結果が表示装置3の表示画面上に表示されるよ
うになっている。プログラミングツール4のデータベー
ス42にブロック図に関するデータが格納されると、制
御プログラム生成処理部43でデータベース42に格納
されたデータを基に制御プログラムが生成され、生成さ
れた制御プログラムが制御装置用CPU5に転送される
ようになっている。CPU5は生成された制御プログラ
ムにしたがって各種の制御を実行することができる。な
お、基本的な演算素子121は演算機能が固定され、か
つシンボルが固定された素子であるため、演算素子12
1に関するデータはブロック図データベース42にあら
かじめ格納されている。
際しては、表示装置3の表示画面上に表示された表示内
容をオペレータが確認しながら、上位ブロック図11a
〜11c、中位ブロック図12a、12b、下位ブロッ
ク図13a、13bの各シート単位にキーボードやマウ
スなどを用いて入力装置2から入力する。このときの入
力手順は、機能を固定化して共通に利用する回路素子を
含む下位ブロック図13a、13bまたは中位ブロック
12aに関する情報を記述し、これらのデータをデータ
ベース42に格納する。次に、下位ブロック図13a、
13b、中位ブロック図12aよりも上位の階層に属す
るブロック図、例えば上位ブロック図11a、11b、
中位ブロック図12bに関するデータとして大マクロ1
11、階層マクロ112に関するデータを記述し、これ
らの内容をデータベース42に格納する。中位ブロック
図12bに関する記述が終了したあとは、上位ブロック
図11cに関する情報として階層マクロ112に関する
情報を記述する。
ロ112の入力信号と出力信号が下位ブロック図13
a、13bまたは中位ブロック図12a、12bの入出
力信号と信号名称および数が一致するように記述する。
これにより、大マクロ111または階層マクロ112と
下位ブロック図13a、13bまたは中位ブロック図1
2a、12bとの階層間の信号の接続関係が確定し、大
マクロ111または階層マクロ112の演算を実行する
ごとに、各マクロに必要な入力信号が下位ブロック図1
3aまたは中位ブロック図12a、12bに与えられ、
この演算結果をマクロの出力信号として取り出すことが
できる。
ック図11b、11cに同一の機能を有する要素のマー
クとして階層マクロ112a、112bを記述するとき
には、各階層マクロ112a、112bの入出力端子
(信号端子)に名称として、同一の信号名称、例えば入
力信号23、出力信号24を信号端子(入出力端子)に
対応づけて記述する。そして各階層マクロ112a、1
12bが共通回路として中位ブロック図12bを用いる
ときには、中位ブロック図12bの入出力端子(信号端
子)に階層マクロ112a、112bと同一の入力信号
23、出力信号24を記述する。さらに中位ブロック図
12bに属する大マクロ111a、111bが同一の機
能を備え、各大マクロが下位ブロック図13bを共通に
使用するときには、大マクロ111a、111bの入出
力端子に同一の入力信号25、出力信号26を記述する
とともに、下位ブロック図13bの入出力端子に大マク
ロ111a、111bと同一の名称である入力信号2
5、出力信号26を記述する。
中位ブロック図12bを共通に利用するための制御論理
として入力切替211、出力切替221を設定し、中位
ブロック図12bの大マクロ111a、111bが下位
ブロック図13bを共通に利用する制御論理として入力
切替212、出力切替222を設定する。
演算を実行するに際して、上位ブロック図11bの演算
のあと上位ブロック図11cを行う場合には、上位ブロ
ック図11bを演算するときに、階層マクロ112aの
入力信号23が入力切替211を介して大マクロ111
aに与えられる。大マクロ111aの入力信号25は入
力切替212を介して下位ブロック図13bの入力信号
25として与えられる。そして下位ブロック図13bに
したがった演算が行われると、この演算結果は出力信号
26として出力回路222を介して大マクロ111aに
与えられる。大マクロ111aの出力信号26が大マク
ロ111bの入力信号25として与えられると、大マク
ロ111bへの入力信号25が入力切替212を介して
下位ブロック図13bの入力信号25として与えられ
る。そして下位ブロック図13bにしたがった演算が実
行されると、この演算結果は出力信号26として出力切
替222を介して大マクロ111bの出力信号26とし
て与えられる。この出力信号26は、中位ブロック図1
2bにしたがった演算結果を示す信号として出力切替2
21を介して階層マクロ112aの出力信号24として
与えられる。
3、25、および出力信号24、26の切替論理は、次
に上位ブロック図11cを演算する場合も同様に実行さ
れる。このように、各マクロの演算を実行するごとに、
各マクロに対応する下位側のブロック図を順次演算し、
この演算に使用する入力信号および演算結果を示す出力
信号は、上位側のマクロの入力信号および出力信号とし
て与えられることから、複数の上位ブロック図または中
位ブロック図に共通かつ単一の中位ブロック図または下
位ブロック図を有する階層記述が可能となる。
定の入出力端子に入出力信号に関する名称を記述せず
に、階層間の信号接続を確定するときの実施形態を図3
にしたがって説明する。
1bに属する要素のうち同一の機能を有するマークとし
て大マクロ111a、111bを記述するに際して、大
マクロ111a、111bの入出力端子(信号端子)の
うち特定の入出力端子にのみ名称として入力信号27、
出力信号28を記述する。さらに各大マクロ111a、
111bの近傍に、信号の出力先を示す信号出力先端子
として、そのマークと識別名称、例えば、マクロ素子3
1aを記述し、さらに信号の入力元を示す信号入力元マ
ークとして、そのマークと識別名称、例えばマクロ素子
32aを記述する。マクロ素子31a、31bは信号出
力先識別名称として同一の名称で記述され、マクロ素子
32a、32bは信号入力元識別名称として同一の名称
で記述される。さらにマクロ素子31a、31b、32
a、32bを用いて下位ブロック図13を共用するため
の論理として、入力切替213、出力切替223が設定
されている。
と上位ブロック図11bの演算を実行する場合、上位ブ
ロック図11aを演算したときの下位ブロック図13の
入力信号27は大マクロ111aへの入力信号27によ
って与えられ、もう一方の入力信号は、マクロ素子31
aに入力された信号が入力切替213を介してマクロ素
子31に入力される。そして下位ブロック図13にした
がった演算が実行されると、演算結果の一方の出力信号
28は大マクロ111aの出力信号28として与えら
れ、他方の出力信号がマクロ素子32の出力信号とし
て、出力切替223を介してマクロ素子32aに与えら
れる。
するときには、大マクロ111bへの入力信号27は下
位ブロック図13の入力信号27として与えられ、他方
の入力信号はマクロ素子31bに入力された信号が入力
切替213を介してマクロ素子31に与えられる。そし
て下位ブロック図13にしたがった演算が実行される
と、この演算結果による出力信号のうち一方の出力信号
が出力信号28として大マクロ111bの出力信号28
に与えられ、他方の出力信号はマクロ素子32の出力信
号として、出力切替223を介してマクロ素子32bに
与えられる。
ブロック図に関する演算を順次実行する過程で、上位側
にあるマクロの入出力信号またはマクロ素子で規定され
た入出力信号を用いるようにしているため、複数の上位
ブロック図または中位ブロック図に共通かつ単一の中位
ブロック図または下位ブロック図を有する階層記述方法
が可能になる。さらに、機能表現上から特に必要のない
共通回路との取り合い信号については大マクロまたは階
層マクロに直接記述することなく、特定の入出力端子に
入出力信号に関する名称を記述するようにしているた
め、上位ブロック図11a、11bを機能中心に簡潔か
つ見やすく記述することができる。
(a)に示すように、信号線、例えば入力信号線43に
接続されたマクロ素子41のマークを記述するとともに
マクロ素子41に関する名称として、出力先識別信号名
411を任意の文字列や記号あるいは図形で記述するこ
とができる。さらに出力信号線44に接続されたマクロ
素子42として、そのマークを記述するとともに、マク
ロ素子42の名称として入力元識別信号名421を任意
の文字列や記号あるいは図形で記述することができる。
この場合、各マクロ素子41、42の名称を番地とし
て、この番地に入力信号線43、出力信号線44、出力
先信号識別名411、入力元識別信号名421に関する
データを格納する。
先識別信号名411と入力元識別信号名421を一致さ
せることで、信号線を用いて接続関係を記述しなくても
マクロ素子41、42を記述することで信号の取り合い
が可能となる。さらに、図(c)に示すように、マクロ
素子41とマクロ素子42の名称を一致させることで、
1個の回路とn個の回路に関する接続関係を信号線で記
述しなくても、マクロ素子41、42を記述することで
1対nに関する回路の信号の取り合いが可能になる。
位ブロック図の入力信号を、上位ブロック図の大マクロ
では記述を不要とするときの実施形態を図5にしたがっ
て説明する。
回路となる下位ブロック図13の入力端子に対応した入
力信号52a、52bを全て記述したときの例を示して
いる。一方、図5(b)は、上位ブロック図11の共通
回路となる下位ブロック図13には大マクロ111の入
力信号52aのみを記述し、大マクロ111には入力信
号52bの記述を省略し、下位ブロック図13には、入
力信号52bの代わりに、初期設定値54を示すマーク
を記述する。この初期設定値54に関するマークはスイ
ッチを介して演算素子121に接続されている。このよ
うな記述方法を採用すると、大マクロ111で特定の入
力信号および信号名称の記述を省略した場合、下位ブロ
ック図13においては、入力信号52bの代わりに、あ
らかじめ設定しておいた初期設定値54を用いて演算を
実行することができる。なお、下位ブロック図13で初
期設定値54があらかじめ設定されていない入力信号を
大マクロ111または階層マクロ側で省略したときに
は、エラーメッセージを出力する機能も同時に設けるこ
とができる。また、このような記述法は中位ブロック図
にも適用することができる。
マクロには機能上必要な入力信号だけを記述すればよい
ため、上位ブロック図には機能を中心としたマークのみ
を記述することができる。また上位ブロック図または中
位ブロック図に個々の機能や入力点に多少の相違がある
場合でも柔軟に対応することができ、類似機能を有する
多様な回路でも1種類の大マクロまたは階層マクロで共
通化することができる。
図の共通回路となる中位ブロック図または下位ブロック
図の出力信号を、上位ブロック図または中位ブロック図
の大マクロまたは階層マクロでは記述不要とするときの
実施形態を図6にしたがって説明する。
クロ111に、下位ブロック図13の入力信号52a、
52b、出力信号53a、53bを全て記述するときの
例を示している。一方、図6(b)は、上位ブロック図
11の大マクロ111には、下位ブロック図13の入出
力信号のうち入力信号52a、52b、出力信号53a
のみを記述し、出力信号53bの記述を省略したときの
例を示している。なお、このような記述法は中位ブロッ
ク図と下位ブロック図との関係においても用いることが
できる。
マクロには機能上必要な出力信号のみを記述すればよい
ため、上位ブロック図または中位ブロック図に機能を中
心としたマークや名称のみを記述することができる。ま
た上位ブロック図または中位ブロック図の個々の機能や
出力点に多少の相違がある場合でも、柔軟に対応するこ
とはできるため、類似機能を有する多用の回路でも、1
種類の大マクロまたは階層マクロで共通化することがで
きる。
層に拡張するときの実施形態を図7にしたがって説明す
る。
図11、12、13にn階層からなるブロック図71、
……7nを追加したものである。すなわち、3階層のブ
ロック図のうちブロック図11を上位ブロック図とし
て、ブロック図12を中位ブロック図として、ブロック
図13を下位ブロック図として用いているときに、上位
ブロック図11の上位側の階層に属するブロック図とし
てブロック図71〜7nを設けたものである。
ブロック図71、……7nには、前述したように、上位
ブロック図11の階層マクロ112と中位ブロック図1
2の対応関係と同様に、階層マクロ112をブロック図
71に設定し、この階層マクロ112の具体的構成が、
その1階層下の上位ブロック図11で表現される関係を
持たせるようになっている。さらに、この階層関係を順
次拡張し、ブロック図7nの階層マクロ112をその1
階層下のブロック図で表現するようにしている。この場
合ブロック図7nが最上位の階層に属するブロック図と
なり、ブロック図7n〜13により、(3+n)階層の
ブロック図を実現することができる。
る要素のうち共通のものは下位側のブロック図で表現す
ることができるため、下位側のブロック図の図面枚数を
削減することができる。
に属するブロック図のうち共通の要素に関するものは下
位側の階層に属するブロック図に最小限の要素として記
述できるので、下位側の階層に属するブロック図の図面
枚数を削減することができるとともに下位側のブロック
図に関するデータの容量を削減することができる。
各構成要素をブロック図に記述するときの実施形態につ
いて述べたが、本発明は制御プログラムの生成方法やブ
ロック図の表示方法にも適用することができる。
上位側の階層に属する要素のうち同一のものは下位側の
階層に属するブロック図で最小限の要素として記述する
ようにしたため、上位側の階層に属するブロック図を簡
潔にかつ見やすく記述することができるとともに下位側
の階層に属するブロック図の枚数を削減することができ
る。
路の階層記述方法により作成されるブロック図の構成
と、ブロック図に関する情報を入力してその処理結果を
表示するためのプログラミングツールとの関係を示す構
成図である。
ロック図と下位ブロック図を有するときの構成を説明す
るための図である。
の接続関係を説明するための図である。
明するための図である。
を説明するための図である。
を説明するための図である。
を説明するための図である。
Claims (14)
- 【請求項1】 制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に記述し、最上位より下位側
の階層に属する要素については機能毎に最小限のマーク
を各階層に対応した下位側ブロック図に記述し、最上位
の階層に属する要素のマークに機能毎の名称を記述し、
かつ同一のマークには機能毎に同一の名称を記述し、最
上位より下位側の階層に属する要素のマークには、最上
位の階層に属する要素のうち機能が相互に関連する要素
のマークと相互に関連した名称または自己の階層より上
位の階層に属する要素のうち機能が相互に関連する要素
のマークと相互に関連した名称を各機能毎に記述する制
御回路の階層記述方法。 - 【請求項2】 制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に信号端子群および信号線群
とともに記述し、最上位より下位側の階層に属する要素
については機能毎に最小限のマークを各階層に対応した
下位側ブロック図に信号端子群および信号線群とともに
記述し、最上位の階層に属する要素のマークの各信号端
子にそれぞれ信号端子の機能毎に端子名称または信号名
称を記述し、かつ同一のマークの各信号端子には信号端
子の機能毎に同一の端子名称または信号名称を記述し、
最上位より下位側の階層に属する要素のマークの各信号
端子には、最上位の階層に属する要素のうち機能が相互
に関連する要素のマークの信号端子と相互に関連した端
子名称または信号名称あるいは自己の階層より上位の階
層に属する要素のうち機能が相互に関連する要素のマー
クの信号端子と相互に関連した端子名称または信号名称
を各信号端子の機能毎に記述する制御回路の階層記述方
法。 - 【請求項3】 制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に入出力端子群および信号線
群とともに記述し、最上位より下位側の階層に属する要
素については機能毎に最小限のマークを各階層に対応し
た下位側ブロック図に入出力端子群および信号線群とと
もに記述し、最上位の階層に属する要素のマークの各入
出力端子にそれぞれ入出力端子の機能毎に端子名称また
は信号名称を記述し、かつ同一のマークの各入出力端子
には入出力端子の機能毎に同一の端子名称または信号名
称を記述し、最上位より下位側の階層に属する要素のマ
ークの各入出力端子には、最上位の階層に属する要素の
うち機能が相互に関連する要素のマークの入出力端子と
相互に関連した端子名称または信号名称あるいは自己の
階層より上位の階層に属する要素のうち機能が相互に関
連する要素のマークの入出力端子と相互に関連した端子
名称または信号名称を各入出力端子の機能毎に記述する
制御回路の階層記述方法。 - 【請求項4】 制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に記述し、最上位より下位側
の階層に属する要素については機能毎に最小限のマーク
を各階層に対応した下位側ブロック図に記述し、最上位
の階層に属する要素のマークに機能毎に名称を記述し、
かつ同一のマークには機能毎に同一の名称を記述し、最
上位より下位側の階層に属する要素のマークには、最上
位の階層に属する要素のうち機能が相互に関連する要素
のマークと相互に関連した名称または自己の階層より上
位の階層に属する要素のうち機能が相互に関連する要素
のマークと相互に関連した名称を各機能毎に記述し、同
一の階層に同一のマークが複数個存在しこれら複数の要
素がこの階層より下位側の階層に属する要素を共用する
ときの論理として上位側の複数の要素が下位側の共通の
要素を名称に従って相互に切り替えて用いる制御論理を
設定する制御回路の階層記述方法。 - 【請求項5】 制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に信号端子群および信号線群
とともに記述し、最上位より下位側の階層に属する要素
については機能毎に最小限のマークを各階層に対応した
下位側ブロック図に信号端子群および信号線群とともに
記述し、最上位の階層に属する要素のマークの各信号端
子にそれぞれ信号端子の機能毎に端子名称または信号名
称を記述し、かつ同一のマークの各信号端子には信号端
子の機能毎に同一の端子名称または信号名称を記述し、
最上位より下位側の階層に属する要素のマークの各信号
端子には、最上位の階層に属する要素のうち機能が相互
に関連する要素のマークの信号端子と相互に関連した端
子名称または信号名称あるいは自己の階層より上位の階
層に属する要素のうち機能が相互に関連する要素のマー
クの信号端子と相互に関連した端子名称または信号名称
を各信号端子の機能毎に記述し、同一の階層に同一のマ
ークが複数個存在しこれら複数の要素がこの階層より下
位側の階層に属する要素を共用するときの論理として上
位側の複数の要素が下位側の共通の要素を端子名称また
は信号名称に従って相互に切り替えて用いる制御論理を
設定する制御回路の階層記述方法。 - 【請求項6】 制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に入出力端子群および信号線
群とともに記述し、最上位より下位側の階層に属する要
素については機能毎に最小限のマークを各階層に対応し
た下位側ブロック図に入出力端子群および信号線群とと
もに記述し、最上位の階層に属する要素のマークの各入
出力端子にそれぞれ入出力端子の機能毎に端子名称また
は信号名称を記述し、かつ同一のマークの各入出力端子
には入出力端子の機能毎に同一の端子名称または信号名
称を記述し、最上位より下位側の階層に属する要素のマ
ークの各入出力端子には、最上位の階層に属する要素の
うち機能が相互に関連する要素のマークの入出力端子と
相互に関連した端子名称または信号名称あるいは自己の
階層より上位の階層に属する要素のうち機能が相互に関
連する要素のマークの入出力端子と相互に関連した端子
名称または信号名称を各入出力端子の機能毎に記述し、
同一の階層に同一のマークが複数個存在しこれら複数の
要素がこの階層より下位側の階層に属する要素を共用す
るときの論理として上位側の複数の要素が下位側の共通
の要素を端子名称または信号名称に従って相互に切り替
えて用いる制御論理を設定する制御回路の階層記述方
法。 - 【請求項7】 制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に特定の信号端子および特定
の信号線とともに記述し、最上位より下位側の階層に属
する要素については機能毎に最小限のマークを各階層に
対応した下位側ブロック図に信号端子群および信号線群
とともに記述し、最上位の階層に属する要素のマークの
特定の信号端子にそれぞれ信号端子の機能毎に端子名称
または信号名称を記述し、かつ同一のマークの特定の信
号端子には信号端子の機能毎に同一の端子名称または信
号名称を記述し、最上位より下位側の階層に属する要素
のマークの各信号端子には、最上位の階層に属する要素
のうち機能が相互に関連する要素のマークの信号端子と
相互に関連した端子名称または信号名称あるいは自己の
階層より上位の階層に属する要素のうち機能が相互に関
連する要素のマークの信号端子と相互に関連した端子名
称または信号名称を各信号端子の機能毎に記述する制御
回路の階層記述方法。 - 【請求項8】 制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に特定の入出力端子および特
定の信号線とともに記述し、最上位より下位側の階層に
属する要素については機能毎に最小限のマークを各階層
に対応した下位側ブロック図に入出力端子群および信号
線群とともに記述し、最上位の階層に属する要素のマー
クの特定の入出力端子にそれぞれ入出力端子の機能毎に
端子名称または信号名称を記述し、かつ同一のマークの
特定の入出力端子には入出力端子の機能毎に同一の端子
名称または信号名称を記述し、最上位より下位側の階層
に属する要素のマークの各入出力端子には、最上位の階
層に属する要素のうち機能が相互に関連する要素のマー
クの入出力端子と相互に関連した端子名称または信号名
称あるいは自己の階層より上位の階層に属する要素のう
ち機能が相互に関連する要素のマークの入出力端子と相
互に関連した端子名称または信号名称を各入出力端子の
機能毎に記述する制御回路の階層記述方法。 - 【請求項9】 制御回路の構成要素をその機能により複
数の階層に分割し、各階層の要素の機能を各階層に対応
づけてシンボル化したマークを各要素に設定し、最上位
の階層に属する要素のマークをそれぞれ最上位の階層に
対応した最上位ブロック図に特定の信号端子および特定
の信号線とともに記述し、最上位より下位側の階層に属
する要素については機能毎に最小限のマークを各階層に
対応した下位側ブロック図に信号端子群および信号線群
とともに記述し、最上位の階層に属する要素のマークの
特定の信号端子にそれぞれ信号端子の機能毎に端子名称
または信号名称を記述し、かつ同一のマークの特定の信
号端子には信号端子の機能毎に同一の端子名称または信
号名称を記述し、最上位より下位側の階層に属する要素
のマークの各信号端子には、最上位の階層に属する要素
のうち機能が相互に関連する要素のマークの信号端子と
相互に関連した端子名称または信号名称あるいは自己の
階層より上位の階層に属する要素のうち機能が相互に関
連する要素のマークの信号端子と相互に関連した端子名
称または信号名称を各信号端子の機能毎に記述し、同一
の階層に同一のマークが複数個存在しこれら複数の要素
がこの階層より下位側の階層に属する要素を共用すると
きの論理として上位側の複数の要素が下位側の共通の要
素を端子名称または信号名称に従って相互に切り替えて
用いる制御論理を設定する制御回路の階層記述方法。 - 【請求項10】 制御回路の構成要素をその機能により
複数の階層に分割し、各階層の要素の機能を各階層に対
応づけてシンボル化したマークを各要素に設定し、最上
位の階層に属する要素のマークをそれぞれ最上位の階層
に対応した最上位ブロック図に特定の入出力端子および
特定の信号線とともに記述し、最上位より下位側の階層
に属する要素については機能毎に最小限のマークを各階
層に対応した下位側ブロック図に入出力端子群および信
号線群とともに記述し、最上位の階層に属する要素のマ
ークの特定の入出力端子にそれぞれ入出力端子の機能毎
に端子名称または信号名称を記述し、かつ同一のマーク
の特定の入出力端子には入出力端子の機能毎に同一の端
子名称または信号名称を記述し、最上位より下位側の階
層に属する要素のマークの各入出力端子には、最上位の
階層に属する要素のうち機能が相互に関連する要素のマ
ークの入出力端子と相互に関連した端子名称または信号
名称あるいは自己の階層より上位の階層に属する要素の
うち機能が相互に関連する要素のマークの入出力端子と
相互に関連した端子名称または信号名称を各入出力端子
の機能毎に記述し、同一の階層に同一のマークが複数個
存在しこれら複数の要素がこの階層より下位側の階層に
属する要素を共用するときの論理として上位側の複数の
要素が下位側の共通の要素を端子名称または信号名称に
従って相互に切り替えて用いる制御論理を設定する制御
回路の階層記述方法。 - 【請求項11】 下位側ブロック図に、特定の信号端子
および特定の信号線から外れた信号端子および信号線の
代わりとして、最上位より下位側の階層にのみ属する要
素のマークを他の要素のマークと関連付けて記述する請
求項7または9記載の制御回路の階層記述方法。 - 【請求項12】 下位側ブロック図に、特定の入出力端
子または特定の信号線から外れた信号端子または信号線
の代わりとして、最上位より下位側の階層にのみ属する
要素のマークを他の要素のマークと関連付けて記述する
請求項8または10記載の制御回路の階層記述方法。 - 【請求項13】 最上位の階層に属する要素のマークの
近傍に信号の出力先を示す信号出力先端子としてそのマ
ークと識別名称を記述するとともに、信号の入力元を示
す信号入力元端子としてそのマークと識別名称を記述
し、信号出力先識別名称と信号の入力元を示す信号入力
元識別名称を記述し、最上位より下位側の階層に属する
要素のマークの近傍には、最上位の階層に属する要素の
マークの近傍に記述された信号出力先端子と相互に関連
する下位側信号入力元端子としてそのマークと識別名称
をそれぞれ記述するとともに、最上位の階層に属する要
素のマークの近傍に記述された信号入力元端子と相互に
関連する下位側信号出力先端子としてそのマークと識別
名称をそれぞれ記述する請求項7、8、9、10、11
または12記載の制御回路の階層記述方法。 - 【請求項14】 同一の階層に属する複数のマークの近
傍に同一の信号出力先端子と信号入力元端子が複数個存
在しこれら複数の信号出力先端子と信号入力元端子がこ
の階層より下位側の階層に属する要素のマークの近傍に
記述された下位側信号入力元端子と下位側信号出力先端
子を共用する論理として上位側の複数の信号出力先端子
と信号入力元端子が下位側の共通の下位側信号入力元端
子と下位側信号出力先端子を端子の識別名称に従って相
互に切り替えて用いる制御論理を設定する請求項13記
載の制御回路の階層記述方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24371897A JP3733387B2 (ja) | 1997-09-09 | 1997-09-09 | 制御回路の階層記述方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24371897A JP3733387B2 (ja) | 1997-09-09 | 1997-09-09 | 制御回路の階層記述方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1185824A true JPH1185824A (ja) | 1999-03-30 |
JP3733387B2 JP3733387B2 (ja) | 2006-01-11 |
Family
ID=17107962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24371897A Expired - Fee Related JP3733387B2 (ja) | 1997-09-09 | 1997-09-09 | 制御回路の階層記述方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3733387B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2406416A (en) * | 2000-10-31 | 2005-03-30 | Advanced Risc Mach Ltd | Describing an integrated circuit configuration |
JP2005222221A (ja) * | 2004-02-04 | 2005-08-18 | Hitachi Ltd | 組込コントローラ開発ツール、組込コントローラ、及び組込コントローラ開発プロセス |
JP2006351023A (ja) * | 2005-06-17 | 2006-12-28 | Dspace Digital Signal Processing & Control Engineering Gmbh | ブロックベースのモデル形成方法および装置 |
JP2007034381A (ja) * | 2005-07-22 | 2007-02-08 | A & D Co Ltd | モデル設計支援装置 |
JP2011242259A (ja) * | 2010-05-18 | 2011-12-01 | A & D Co Ltd | モデル作成方法及びシステム |
JP2013513868A (ja) * | 2009-12-09 | 2013-04-22 | ザ マスワークス, インク | グラフィカル状態遷移図モデルにおける再利用候補の正規化バージョン |
US9424005B1 (en) | 2009-12-09 | 2016-08-23 | The Mathworks, Inc. | Templatized component |
US10365897B1 (en) | 2012-05-23 | 2019-07-30 | The Mathworks, Inc. | Model ring component |
-
1997
- 1997-09-09 JP JP24371897A patent/JP3733387B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2406416A (en) * | 2000-10-31 | 2005-03-30 | Advanced Risc Mach Ltd | Describing an integrated circuit configuration |
US6918103B2 (en) | 2000-10-31 | 2005-07-12 | Arm Limited | Integrated circuit configuration |
JP2005222221A (ja) * | 2004-02-04 | 2005-08-18 | Hitachi Ltd | 組込コントローラ開発ツール、組込コントローラ、及び組込コントローラ開発プロセス |
JP2006351023A (ja) * | 2005-06-17 | 2006-12-28 | Dspace Digital Signal Processing & Control Engineering Gmbh | ブロックベースのモデル形成方法および装置 |
JP2007034381A (ja) * | 2005-07-22 | 2007-02-08 | A & D Co Ltd | モデル設計支援装置 |
JP2013513868A (ja) * | 2009-12-09 | 2013-04-22 | ザ マスワークス, インク | グラフィカル状態遷移図モデルにおける再利用候補の正規化バージョン |
US9424005B1 (en) | 2009-12-09 | 2016-08-23 | The Mathworks, Inc. | Templatized component |
US9864588B2 (en) | 2009-12-09 | 2018-01-09 | The Mathworks, Inc. | Canonicalized versions of reuse candidates in graphical state diagrams |
JP2011242259A (ja) * | 2010-05-18 | 2011-12-01 | A & D Co Ltd | モデル作成方法及びシステム |
US10365897B1 (en) | 2012-05-23 | 2019-07-30 | The Mathworks, Inc. | Model ring component |
Also Published As
Publication number | Publication date |
---|---|
JP3733387B2 (ja) | 2006-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1185824A (ja) | 制御回路の階層記述方法 | |
JP4780308B2 (ja) | 制御プログラム開発支援装置及びコンピュータプログラム | |
JPH03196188A (ja) | 情報処理装置の表示方式 | |
JP4277206B2 (ja) | ラダープログラムの表示方法および表示装置 | |
CN108255486B (zh) | 用于表单设计的视图转换方法、装置和电子设备 | |
KR20010022010A (ko) | 시스템설계 지원장치 | |
EP2715461A1 (en) | Using opc ua to automatically generate process graphics | |
JP3164730B2 (ja) | 表形式回路記述生成装置とその方法 | |
JP2004213148A (ja) | プラント監視制御システム | |
JPH0119170B2 (ja) | ||
KR101718086B1 (ko) | Hmi의 태그 처리 장치 및 방법 | |
JPH10340281A (ja) | 展開接続図自動編集装置 | |
JP2000194739A (ja) | モ―ド切換型論理回路の自動生成装置 | |
JP3125754B2 (ja) | 回路シンボル作成システム | |
JPH1185229A (ja) | Plcにおけるソフトウェア部品の入出力端子割付方法 | |
JPH09226587A (ja) | 設備データ自動生成方法および装置 | |
WO2018229979A1 (ja) | プログラム作成装置 | |
JPH09282015A (ja) | 情報処理装置 | |
JPH09223163A (ja) | 配線経路自動作成装置 | |
JP2020091782A (ja) | アイソレーション管理装置、方法及びプログラム | |
JPS63213074A (ja) | 機能設計図作成支援装置 | |
JPH086750A (ja) | ウインドウ構造表示方法およびその装置 | |
JPH04235602A (ja) | アドレス変換テーブル作成方法 | |
JPH02277176A (ja) | 複数種類地図情報システム | |
JP2006004320A (ja) | 論理回路のシンボル表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |