JPH1185713A - マルチコンピュータシステム - Google Patents
マルチコンピュータシステムInfo
- Publication number
- JPH1185713A JPH1185713A JP9244143A JP24414397A JPH1185713A JP H1185713 A JPH1185713 A JP H1185713A JP 9244143 A JP9244143 A JP 9244143A JP 24414397 A JP24414397 A JP 24414397A JP H1185713 A JPH1185713 A JP H1185713A
- Authority
- JP
- Japan
- Prior art keywords
- task
- tasks
- processor elements
- processor
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】プロセッサエレメント等の資源の有効活用がで
き、縮退動作が実現できる。また、プロセッサエレメン
トの数を増やさずに冗長度を高められる。 【解決手段】複数のタスクに分けられたアプリケーショ
ンプログラムを記憶媒体１に格納し、これらのタスクを
ＣＰＵ２内の複数のプロセッサエレメント上で重複させ
て実行し、タスクの処理結果をプロセッサエレメント間
インタフェース３を介して各プロセッサエレメント間で
送受信して多数決によって決め、多数決の結果と異なる
処理結果を出したタスクを停止し、このタスクと同一の
タスクを代替タスクとして他のプロセッサエレメント上
で実行させるようにして、タスクを冗長管理の単位とし
た。
き、縮退動作が実現できる。また、プロセッサエレメン
トの数を増やさずに冗長度を高められる。 【解決手段】複数のタスクに分けられたアプリケーショ
ンプログラムを記憶媒体１に格納し、これらのタスクを
ＣＰＵ２内の複数のプロセッサエレメント上で重複させ
て実行し、タスクの処理結果をプロセッサエレメント間
インタフェース３を介して各プロセッサエレメント間で
送受信して多数決によって決め、多数決の結果と異なる
処理結果を出したタスクを停止し、このタスクと同一の
タスクを代替タスクとして他のプロセッサエレメント上
で実行させるようにして、タスクを冗長管理の単位とし
た。
Description
【０００１】
【発明の属する技術分野】本発明はマルチコンピュータ
システムに関し、特にフォールトトレランス性を有する
マルチコンピュータシステムに関する。
システムに関し、特にフォールトトレランス性を有する
マルチコンピュータシステムに関する。
【０００２】
【従来の技術】従来、この種のマルチコンピュータシス
テムは、停止をしたり誤った処理結果を出力したりする
とこのシステムの利用者が多大な被害をこうむると予想
されるシステムに対し、冗長的な管理を行うことにより
停止をしたり誤った処理結果を出力しないようにするた
めに用いられている。
テムは、停止をしたり誤った処理結果を出力したりする
とこのシステムの利用者が多大な被害をこうむると予想
されるシステムに対し、冗長的な管理を行うことにより
停止をしたり誤った処理結果を出力しないようにするた
めに用いられている。
【０００３】一般的に、複数のプロセッサエレメントを
有するマルチコンピュータシステムにおいてフォールト
トレラントを実現するには、故障検出、故障分離、シス
テムの再構成といった手順が必要である。故障検出の方
法としては、三重のハードウェアを使用して結果を多数
決により決める方法や、特開平０５−０９４４２８号公
報のように予め定めた時間内にジョブが完了しなかった
ことを示すタイムアウトを検出する方法などがある。故
障分離の方法としては、切替スイッチを用いて故障した
プロセッサエレメントを予備の正常なプロセッサエレメ
ントに置き換える方法や、特開平０６−２５０９９２号
公報のように故障したプロセッサエレメントをプロセッ
サエレメント結合網から論理的に切り離す方法などがあ
る。また、システムの再構成には、各プロセッサエレメ
ントの負荷を考慮せずに行う方法や、特開平０３−２１
９３６０号公報のように各プロセッサエレメントの負荷
がなるべく均等になるように行う方法などがある。そし
て、従来のマルチコンピュータシステムは、これらの方
法を組み合わせてプロセッサエレメントを冗長管理の単
位としてフォールトトレランス性を有するようにし、処
理結果のトランジェントエラー（一時的エラー）が発生
したときや、アプリケーションプログラムを複数のアプ
リケーションタスクに分割して処理するときにこの複数
のアプリケーショタスクのうちの一部のアプリケーショ
ンタスクにのみ異常が発生したときでも、エラーや異常
が発生したプロセッサエレメントを故障プロセッサエレ
メントとして使用しないようにしていた。
有するマルチコンピュータシステムにおいてフォールト
トレラントを実現するには、故障検出、故障分離、シス
テムの再構成といった手順が必要である。故障検出の方
法としては、三重のハードウェアを使用して結果を多数
決により決める方法や、特開平０５−０９４４２８号公
報のように予め定めた時間内にジョブが完了しなかった
ことを示すタイムアウトを検出する方法などがある。故
障分離の方法としては、切替スイッチを用いて故障した
プロセッサエレメントを予備の正常なプロセッサエレメ
ントに置き換える方法や、特開平０６−２５０９９２号
公報のように故障したプロセッサエレメントをプロセッ
サエレメント結合網から論理的に切り離す方法などがあ
る。また、システムの再構成には、各プロセッサエレメ
ントの負荷を考慮せずに行う方法や、特開平０３−２１
９３６０号公報のように各プロセッサエレメントの負荷
がなるべく均等になるように行う方法などがある。そし
て、従来のマルチコンピュータシステムは、これらの方
法を組み合わせてプロセッサエレメントを冗長管理の単
位としてフォールトトレランス性を有するようにし、処
理結果のトランジェントエラー（一時的エラー）が発生
したときや、アプリケーションプログラムを複数のアプ
リケーションタスクに分割して処理するときにこの複数
のアプリケーショタスクのうちの一部のアプリケーショ
ンタスクにのみ異常が発生したときでも、エラーや異常
が発生したプロセッサエレメントを故障プロセッサエレ
メントとして使用しないようにしていた。
【０００４】
【発明が解決しようとする課題】上述した従来のマルチ
コンピュータシステムは、プロセッサエレメントを冗長
管理の単位とし、マルチコンピュータシステムの処理結
果にトランジェントエラー（一時的エラー）が発生した
ときや、一部のアプリケーションタスクにのみ異常が発
生したときでも、エラーや異常が発生したプロセッサエ
レメントを故障プロセッサエレメントとして使用しない
ようにしていたため、機能を低下させながらもシステム
動作に不可欠な処理を継続して行う縮退動作と呼ばれる
動作を実現することが難しく、また、プロセッサエレメ
ント等の資源が有効に活用されないという問題がある。
そして、冗長管理の単位がプロセッサエレメントである
ので、冗長度を高めてシステムの信頼性をあげるとき
に、プロセッサエレメントの数を増やす必要があるた
め、コストが掛かったりシステムが肥大するという問題
がある。
コンピュータシステムは、プロセッサエレメントを冗長
管理の単位とし、マルチコンピュータシステムの処理結
果にトランジェントエラー（一時的エラー）が発生した
ときや、一部のアプリケーションタスクにのみ異常が発
生したときでも、エラーや異常が発生したプロセッサエ
レメントを故障プロセッサエレメントとして使用しない
ようにしていたため、機能を低下させながらもシステム
動作に不可欠な処理を継続して行う縮退動作と呼ばれる
動作を実現することが難しく、また、プロセッサエレメ
ント等の資源が有効に活用されないという問題がある。
そして、冗長管理の単位がプロセッサエレメントである
ので、冗長度を高めてシステムの信頼性をあげるとき
に、プロセッサエレメントの数を増やす必要があるた
め、コストが掛かったりシステムが肥大するという問題
がある。
【０００５】本発明の目的はこのような従来の欠点を除
去するため、縮退動作を実現することが難しくなく、プ
ロセッサエレメント等の資源を有効に活用でき、さら
に、冗長度を高めてシステムの信頼性をあげるときに、
プロセッサエレメントの数を増やす必要がないマルチコ
ンピュータシステムを提供することにある。
去するため、縮退動作を実現することが難しくなく、プ
ロセッサエレメント等の資源を有効に活用でき、さら
に、冗長度を高めてシステムの信頼性をあげるときに、
プロセッサエレメントの数を増やす必要がないマルチコ
ンピュータシステムを提供することにある。
【０００６】
【課題を解決するための手段】本発明のマルチコンピュ
ータシステムは、複数のプロセッサエレメントを有する
マルチコンピュータシステムにおいて、アプリケーショ
ンプログラムを複数のタスクに分けこれらの複数のタス
クを前記複数のプロセッサエレメントで処理するとき
に、前記タスクを冗長管理の単位とすることによりフォ
ールトトレランス性を有するようにしている。
ータシステムは、複数のプロセッサエレメントを有する
マルチコンピュータシステムにおいて、アプリケーショ
ンプログラムを複数のタスクに分けこれらの複数のタス
クを前記複数のプロセッサエレメントで処理するとき
に、前記タスクを冗長管理の単位とすることによりフォ
ールトトレランス性を有するようにしている。
【０００７】また、本発明のマルチコンピュータシステ
ムは、前記複数のタスクのうちの一つのタスクを複数の
プロセッサエレメントで重複してそれぞれ処理するよう
にしている。
ムは、前記複数のタスクのうちの一つのタスクを複数の
プロセッサエレメントで重複してそれぞれ処理するよう
にしている。
【０００８】また、本発明のマルチコンピュータシステ
ムは、一つの前記プロセッサエレメントで複数の前記タ
スクを処理するようにしている。
ムは、一つの前記プロセッサエレメントで複数の前記タ
スクを処理するようにしている。
【０００９】さらに、本発明のマルチコンピュータシス
テムは、前記複数のプロセッサエレメントをプロセッサ
エレメント間インタフェースによりそれぞれ接続し、こ
のプロセッサエレメント間インタフェースを介して前記
複数のプロセッサエレメント間で情報を送受信するよう
にしている。
テムは、前記複数のプロセッサエレメントをプロセッサ
エレメント間インタフェースによりそれぞれ接続し、こ
のプロセッサエレメント間インタフェースを介して前記
複数のプロセッサエレメント間で情報を送受信するよう
にしている。
【００１０】また、本発明のマルチコンピュータシステ
ムは、前記複数のタスクのうちの一つのタスクを複数の
プロセッサエレメントで重複してそれぞれ処理し、これ
ら複数の処理結果をそれぞれのプロセッサエレメントで
それぞれ受け前記複数の処理結果が一致していないとき
に多数決により前記複数のタスクのうちの前記一つのタ
スクの処理結果を決めるようにしている。
ムは、前記複数のタスクのうちの一つのタスクを複数の
プロセッサエレメントで重複してそれぞれ処理し、これ
ら複数の処理結果をそれぞれのプロセッサエレメントで
それぞれ受け前記複数の処理結果が一致していないとき
に多数決により前記複数のタスクのうちの前記一つのタ
スクの処理結果を決めるようにしている。
【００１１】さらに、本発明のマルチコンピュータシス
テムは、前記多数決により決まった前記処理結果と一致
していない処理結果を出した前記複数のタスクのうちの
前記一つのタスクを処理した前記プロセッサエレメント
に対しこのタスクを停止させ、このタスクを処理してい
ないプロセッサエレメントに対してこのタスクを処理さ
せるようにしている。
テムは、前記多数決により決まった前記処理結果と一致
していない処理結果を出した前記複数のタスクのうちの
前記一つのタスクを処理した前記プロセッサエレメント
に対しこのタスクを停止させ、このタスクを処理してい
ないプロセッサエレメントに対してこのタスクを処理さ
せるようにしている。
【００１２】また、本発明のマルチコンピュータシステ
ムは、前記多数決により決まった前記処理結果と一致し
ていない処理結果を出した前記複数のタスクのうちの前
記一つのタスクを処理した前記プロセッサエレメントに
対し、このタスクの処理の次の周期の処理をさせ、この
処理結果をこのタスクの処理の次の周期の処理を実行し
た複数のプロセッサエレメントの処理結果と比較し、処
理結果が異なるときに、前記多数決により決まった前記
処理結果と一致していない処理結果を出した前記プロセ
ッサエレメントに対し、前記一つのタスクを停止するよ
うにしている。
ムは、前記多数決により決まった前記処理結果と一致し
ていない処理結果を出した前記複数のタスクのうちの前
記一つのタスクを処理した前記プロセッサエレメントに
対し、このタスクの処理の次の周期の処理をさせ、この
処理結果をこのタスクの処理の次の周期の処理を実行し
た複数のプロセッサエレメントの処理結果と比較し、処
理結果が異なるときに、前記多数決により決まった前記
処理結果と一致していない処理結果を出した前記プロセ
ッサエレメントに対し、前記一つのタスクを停止するよ
うにしている。
【００１３】さらに、本発明のマルチコンピュータシス
テムは、前記アプリケーションプログラムを格納する記
憶媒体と、前記アプリケーションプログラムを示す前記
複数のタスクを処理する前記複数のプロセッサエレメン
トと、前記複数のプロセッサエレメントをそれぞれ接続
する前記プロセッサエレメント間インタフェースと、を
備えて構成されている。
テムは、前記アプリケーションプログラムを格納する記
憶媒体と、前記アプリケーションプログラムを示す前記
複数のタスクを処理する前記複数のプロセッサエレメン
トと、前記複数のプロセッサエレメントをそれぞれ接続
する前記プロセッサエレメント間インタフェースと、を
備えて構成されている。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１５】図１は、本発明のマルチコンピュータシス
テムの一つの実施の形態を示すブロック図である。
テムの一つの実施の形態を示すブロック図である。
【００１６】図１に示す本実施の形態は、アプリケーシ
ョンプログラムを格納する例えば磁気ディスク，半導体
メモリ等の記憶媒体１と、アプリケーションプログラム
を示す複数のタスクを処理する複数のプロセッサエレメ
ントを有するＣＰＵ２と、複数（例えば６つ）のプロセ
ッサエレメントをそれぞれ接続するプロセッサエレメン
ト間インタフェース３とにより構成されている。
ョンプログラムを格納する例えば磁気ディスク，半導体
メモリ等の記憶媒体１と、アプリケーションプログラム
を示す複数のタスクを処理する複数のプロセッサエレメ
ントを有するＣＰＵ２と、複数（例えば６つ）のプロセ
ッサエレメントをそれぞれ接続するプロセッサエレメン
ト間インタフェース３とにより構成されている。
【００１７】次に、本実施の形態のマルチコンピュータ
システムの動作を図２から図５を参照して詳細に説明す
る。
システムの動作を図２から図５を参照して詳細に説明す
る。
【００１８】図２は、プロセッサエレメントへのタスク
の配置の一例を示す図であり、アプリケーションプログ
ラムを複数のタスク（例えば、タスク＃１からタスク＃
５）に分けたときこの分けられた５つのタスクと、複数
のプロセッサエレメント（例えば、プロセッサエレメン
ト＃１からプロセッサエレメント＃６）にそれぞれ配置
され各プロセッサエレメントをそれぞれ制御する制御タ
スクとが示されている。そして、各プロセッサエレメン
トには複数のタスクが配置され、タスク＃１からタスク
＃３はプロセッサエレメント＃１からプロセッサエレメ
ント＃３に重複してそれぞれ配置され、また、タスク＃
４とタスク＃５とはプロセッサエレメント＃４からプロ
セッサエレメント＃６に重複してそれぞれ配置されてい
る。ここで、各タスクは例えば周期的に動作する周期タ
スクであるとし、周期毎に処理結果を自タスクが配置さ
れているプロセッサエレメントの制御タスクに通知し、
制御タスクはこの通知された処理結果をプロセッサエレ
メント間インタフェース３を介して周期的に他のプロセ
ッサエレメント上の制御タスクに通知している。すなわ
ち、各制御タスク間でこれらの処理結果を送受信してい
る。
の配置の一例を示す図であり、アプリケーションプログ
ラムを複数のタスク（例えば、タスク＃１からタスク＃
５）に分けたときこの分けられた５つのタスクと、複数
のプロセッサエレメント（例えば、プロセッサエレメン
ト＃１からプロセッサエレメント＃６）にそれぞれ配置
され各プロセッサエレメントをそれぞれ制御する制御タ
スクとが示されている。そして、各プロセッサエレメン
トには複数のタスクが配置され、タスク＃１からタスク
＃３はプロセッサエレメント＃１からプロセッサエレメ
ント＃３に重複してそれぞれ配置され、また、タスク＃
４とタスク＃５とはプロセッサエレメント＃４からプロ
セッサエレメント＃６に重複してそれぞれ配置されてい
る。ここで、各タスクは例えば周期的に動作する周期タ
スクであるとし、周期毎に処理結果を自タスクが配置さ
れているプロセッサエレメントの制御タスクに通知し、
制御タスクはこの通知された処理結果をプロセッサエレ
メント間インタフェース３を介して周期的に他のプロセ
ッサエレメント上の制御タスクに通知している。すなわ
ち、各制御タスク間でこれらの処理結果を送受信してい
る。
【００１９】図３は、タスクの動作の概要を示す流れ図
であり、例えばタスクを周期的に動作する周期タスクで
あるとし、予め定められた処理を行い（Ｓ３１）、この
処理結果をこのタスクが配置されているプロセッサエレ
メントの制御タスクに通知する（Ｓ３２）ようにし、制
御タスクの指示によりこの処理を繰り返すようにしてい
ることを示している。
であり、例えばタスクを周期的に動作する周期タスクで
あるとし、予め定められた処理を行い（Ｓ３１）、この
処理結果をこのタスクが配置されているプロセッサエレ
メントの制御タスクに通知する（Ｓ３２）ようにし、制
御タスクの指示によりこの処理を繰り返すようにしてい
ることを示している。
【００２０】図４は、制御タスクの動作の概要を示す流
れ図である。
れ図である。
【００２１】図５は、制御タスクによる故障分離とシス
テムの再構成との動作を示す流れ図である。
テムの再構成との動作を示す流れ図である。
【００２２】図１において、最初に、実行すべきアプリ
ケーションプログラムは、記憶媒体１から読み出されて
予め定められた５つのタスクに分けられ、プロセッサエ
レメント＃１からプロセッサエレメント＃６に例えば図
２に示すように配置され、タスクと制御タスクが動作す
る。各プロセッサエレメント上のタスク＃１からタスク
＃５は、図３に示す動作をシステム動作中、継続して行
う。制御タスクは、図４に示すように、各タスクから処
理結果が通知されると、同一タスクの処理結果の多数決
を行う（Ｓ４１）。各タスクの処理結果がすべて一致し
ているか否かを調査し（Ｓ４２）、一致しているときに
は、それぞれのタスクには異常が発生していないと判断
しステップＳ４４へと制御を続行する。ステップＳ４２
で調査した結果、一致しないタスクが存在するときに
は、ステップＳ４１の多数決の結果と異なる結果を出し
たタスクに異常が発生したと判断し、故障分離・システ
ムの再構成を図５に示すように行う（Ｓ４３）。
ケーションプログラムは、記憶媒体１から読み出されて
予め定められた５つのタスクに分けられ、プロセッサエ
レメント＃１からプロセッサエレメント＃６に例えば図
２に示すように配置され、タスクと制御タスクが動作す
る。各プロセッサエレメント上のタスク＃１からタスク
＃５は、図３に示す動作をシステム動作中、継続して行
う。制御タスクは、図４に示すように、各タスクから処
理結果が通知されると、同一タスクの処理結果の多数決
を行う（Ｓ４１）。各タスクの処理結果がすべて一致し
ているか否かを調査し（Ｓ４２）、一致しているときに
は、それぞれのタスクには異常が発生していないと判断
しステップＳ４４へと制御を続行する。ステップＳ４２
で調査した結果、一致しないタスクが存在するときに
は、ステップＳ４１の多数決の結果と異なる結果を出し
たタスクに異常が発生したと判断し、故障分離・システ
ムの再構成を図５に示すように行う（Ｓ４３）。
【００２３】すなわち、各制御タスクは、異常と判断さ
れたタスクが自プロセッサエレメント上で動作していた
ものなのかを確認する（Ｓ５１）。異常と判断されたタ
スクが自プロセッサエレメント上にあった場合、その異
常が一時的なものかどうかを確認するために、この異常
と判断されたタスクに、図３に示すように次の周期の処
理をさせその処理結果をモニタする、すなわち、仮にプ
ロセッサエレメント＃１のタスク＃１に異常が発生した
場合には、プロセッサエレメント＃１の制御タスクは、
異常が検出されたタスク＃１に次の周期の処理を行わせ
その処理結果を、正常なタスク＃１を有する他のプロセ
ッサエレメント上のタスク＃１に次の周期の処理を行わ
せたときの処理結果の多数決の結果と比較する（Ｓ５
２）。モニタした処理結果が異常（多数決の結果と異な
る）か否かを調査し（Ｓ５３）、この処理結果が異常だ
った場合は、この異常と判断されたタスクを停止し、タ
スクを停止したことを示すタスク停止完をプロセッサエ
レメント間インタフェース３を介して他の制御タスクへ
送信し（Ｓ５４）、ステップＳ５９へと進む。モニタし
た処理結果が異常でなかった場合は、この異常と判断さ
れたタスクに替わって実行されるこのタスクと同一のタ
スクを示す代替タスクを停止することを要求する代替タ
スク停止要求をプロセッサエレメント間インタフェース
３を介して他の制御タスクへ送信し（Ｓ５５）、ステッ
プＳ５９へと進む。
れたタスクが自プロセッサエレメント上で動作していた
ものなのかを確認する（Ｓ５１）。異常と判断されたタ
スクが自プロセッサエレメント上にあった場合、その異
常が一時的なものかどうかを確認するために、この異常
と判断されたタスクに、図３に示すように次の周期の処
理をさせその処理結果をモニタする、すなわち、仮にプ
ロセッサエレメント＃１のタスク＃１に異常が発生した
場合には、プロセッサエレメント＃１の制御タスクは、
異常が検出されたタスク＃１に次の周期の処理を行わせ
その処理結果を、正常なタスク＃１を有する他のプロセ
ッサエレメント上のタスク＃１に次の周期の処理を行わ
せたときの処理結果の多数決の結果と比較する（Ｓ５
２）。モニタした処理結果が異常（多数決の結果と異な
る）か否かを調査し（Ｓ５３）、この処理結果が異常だ
った場合は、この異常と判断されたタスクを停止し、タ
スクを停止したことを示すタスク停止完をプロセッサエ
レメント間インタフェース３を介して他の制御タスクへ
送信し（Ｓ５４）、ステップＳ５９へと進む。モニタし
た処理結果が異常でなかった場合は、この異常と判断さ
れたタスクに替わって実行されるこのタスクと同一のタ
スクを示す代替タスクを停止することを要求する代替タ
スク停止要求をプロセッサエレメント間インタフェース
３を介して他の制御タスクへ送信し（Ｓ５５）、ステッ
プＳ５９へと進む。
【００２４】一方、ステップＳ５１で異常と判断された
タスクが自プロセッサエレメント以外で動作していた場
合は、自プロセッサエレメント上で異常タスクと同一の
タスクが動作しているかどうかを調べる（Ｓ５６）。調
べた結果同一のタスクが自プロセッサエレメント上に存
在したときにはステップＳ５９へと続く。すなわち、仮
にプロセッサエレメント＃１のタスク＃１に異常が発生
した場合には、プロセッサエレメント＃２とプロセッサ
エレメント＃３とにタスク＃１があるので、このプロセ
ッサエレメント＃２とプロセッサエレメント＃３との制
御タスクの制御がステップＳ５９へ行き、このプロセッ
サエレメントが代替タスク起動候補から除外される。
タスクが自プロセッサエレメント以外で動作していた場
合は、自プロセッサエレメント上で異常タスクと同一の
タスクが動作しているかどうかを調べる（Ｓ５６）。調
べた結果同一のタスクが自プロセッサエレメント上に存
在したときにはステップＳ５９へと続く。すなわち、仮
にプロセッサエレメント＃１のタスク＃１に異常が発生
した場合には、プロセッサエレメント＃２とプロセッサ
エレメント＃３とにタスク＃１があるので、このプロセ
ッサエレメント＃２とプロセッサエレメント＃３との制
御タスクの制御がステップＳ５９へ行き、このプロセッ
サエレメントが代替タスク起動候補から除外される。
【００２５】ステップＳ５６の調査で異常タスクと同一
のタスクが自プロセッサエレメント上に存在しなかった
場合には、例えば、タスクが各プロセッサエレメントに
配置されたときに予め得ていたプロセッサエレメントの
番号とこの番号のプロセッサエレメントに配置された例
えばタスクの個数とを示す情報を基にして、自プロセッ
サエレメントの負荷（例えば、配置されているタスクの
個数）が最小でかつプロセッサエレメント番号が最小か
どうかを、異常タスクと同一のタスクが配置されていな
い他のプロセッサエレメントと比べる（Ｓ５７）。負荷
が最小でかつプロセッサエレメント番号が最小であった
場合、代替タスクを自プロセッサエレメント上で起動し
（Ｓ５８）、ステップＳ５９へ進む。ステップＳ５７で
調べた結果、負荷が最小でなかったり負荷が最小であっ
ても負荷が最小のプロセッサエレメントのうちでプロセ
ッサエレメント番号が最小でなかったときには代替タス
ク起動候補から除外され、ステップＳ５９に進む。すな
わち、仮にプロセッサエレメント＃１のタスク＃１に異
常が発生した場合には、プロセッサエレメント＃４から
プロセッサエレメント＃６のうちのプロセッサエレメン
ト＃４上で代替タスクが起動する。
のタスクが自プロセッサエレメント上に存在しなかった
場合には、例えば、タスクが各プロセッサエレメントに
配置されたときに予め得ていたプロセッサエレメントの
番号とこの番号のプロセッサエレメントに配置された例
えばタスクの個数とを示す情報を基にして、自プロセッ
サエレメントの負荷（例えば、配置されているタスクの
個数）が最小でかつプロセッサエレメント番号が最小か
どうかを、異常タスクと同一のタスクが配置されていな
い他のプロセッサエレメントと比べる（Ｓ５７）。負荷
が最小でかつプロセッサエレメント番号が最小であった
場合、代替タスクを自プロセッサエレメント上で起動し
（Ｓ５８）、ステップＳ５９へ進む。ステップＳ５７で
調べた結果、負荷が最小でなかったり負荷が最小であっ
ても負荷が最小のプロセッサエレメントのうちでプロセ
ッサエレメント番号が最小でなかったときには代替タス
ク起動候補から除外され、ステップＳ５９に進む。すな
わち、仮にプロセッサエレメント＃１のタスク＃１に異
常が発生した場合には、プロセッサエレメント＃４から
プロセッサエレメント＃６のうちのプロセッサエレメン
ト＃４上で代替タスクが起動する。
【００２６】次に、ステップＳ５９では、仮にプロセッ
サエレメント＃１のタスク＃１に異常が発生した場合に
は、プロセッサエレメント＃２から＃６の制御タスク
は、プロセッサエレメント＃１からのタスク停止完また
は代替タスク停止要求を待ち、代替タスク停止要求とタ
スク停止完とのどちらがきたを調査し（Ｓ５９）、代替
タスク停止要求がきていれば、代替タスクを停止し削除
して（Ｓ６０）、故障分離・システムの再構成の処理を
終了する。ステップＳ５９で調査した結果、タスク停止
完がきていれば、各制御タスクは代替タスクを含めて自
プロセッサエレメントの負荷状況を確認し、例えばタス
クの個数の差が３以上あるような著しい不均衡があるか
否か調査し（Ｓ６１）、著しい不均衡があった場合は、
タスクの個数の差が３以上にならないようにタスク再配
置を実行する（Ｓ６２）。著しい不均衡がなかった場合
は、そのまま終了する。
サエレメント＃１のタスク＃１に異常が発生した場合に
は、プロセッサエレメント＃２から＃６の制御タスク
は、プロセッサエレメント＃１からのタスク停止完また
は代替タスク停止要求を待ち、代替タスク停止要求とタ
スク停止完とのどちらがきたを調査し（Ｓ５９）、代替
タスク停止要求がきていれば、代替タスクを停止し削除
して（Ｓ６０）、故障分離・システムの再構成の処理を
終了する。ステップＳ５９で調査した結果、タスク停止
完がきていれば、各制御タスクは代替タスクを含めて自
プロセッサエレメントの負荷状況を確認し、例えばタス
クの個数の差が３以上あるような著しい不均衡があるか
否か調査し（Ｓ６１）、著しい不均衡があった場合は、
タスクの個数の差が３以上にならないようにタスク再配
置を実行する（Ｓ６２）。著しい不均衡がなかった場合
は、そのまま終了する。
【００２７】すなわち、以上のように代替タスクの起
動，停止，削除およびシステムの再構成を制御タスクが
自律的に制御するようにしている。
動，停止，削除およびシステムの再構成を制御タスクが
自律的に制御するようにしている。
【００２８】そして、以上に説明したようにして故障分
離・システムの再構成を図５に示すように行ったのち
に、図４に示すように、ステップＳ４４ではタスクの処
理結果が一致していること又は多数決結果及び故障分離
・システムの再構成結果をプロセッサエレメント間イン
タフェース３を介して他のプロセッサエレメント上の制
御タスクへ通知する（Ｓ４４）。この動作をシステム動
作中、継続する。
離・システムの再構成を図５に示すように行ったのち
に、図４に示すように、ステップＳ４４ではタスクの処
理結果が一致していること又は多数決結果及び故障分離
・システムの再構成結果をプロセッサエレメント間イン
タフェース３を介して他のプロセッサエレメント上の制
御タスクへ通知する（Ｓ４４）。この動作をシステム動
作中、継続する。
【００２９】
【発明の効果】以上説明したように、本発明のマルチコ
ンピュータシステムによれば、アプリケーションプログ
ラムを複数のタスクに分け、これらのタスクを複数のプ
ロセッサエレメント上で重複させて実行し、タスクの処
理結果を多数決によって決め、多数決の結果と異なる処
理結果を出したタスクを停止し、このタスクと同一のタ
スクを代替タスクとして他のプロセッサエレメント上で
実行させるようにすることにより、タスクを冗長管理の
単位として故障検出／分離／再構成の単位を小さくでき
るため、タスクに異常が発生してもこのタスクを実行し
たプロセッサエレメントを切り離さないですむので、プ
ロセッサエレメント等の資源を有効に活用でき、縮退動
作が実現できる。また、タスクを複数のプロセッサエレ
メント上で重複して実行させるときにこの重複度をあげ
ることにより冗長度を高めることができるので、冗長度
を高めるときにプロセッサエレメントの数を増やす必要
がないため、コストの低減、システムの小型化が図られ
る。さらに、異常検出を複数のプロセッサエレメント上
のソフトウェアによる多数決で行うため、従来のハード
ウェアによる多数決と比べて、一点故障によるシステム
ダウンの危険性を小さくすることができる。
ンピュータシステムによれば、アプリケーションプログ
ラムを複数のタスクに分け、これらのタスクを複数のプ
ロセッサエレメント上で重複させて実行し、タスクの処
理結果を多数決によって決め、多数決の結果と異なる処
理結果を出したタスクを停止し、このタスクと同一のタ
スクを代替タスクとして他のプロセッサエレメント上で
実行させるようにすることにより、タスクを冗長管理の
単位として故障検出／分離／再構成の単位を小さくでき
るため、タスクに異常が発生してもこのタスクを実行し
たプロセッサエレメントを切り離さないですむので、プ
ロセッサエレメント等の資源を有効に活用でき、縮退動
作が実現できる。また、タスクを複数のプロセッサエレ
メント上で重複して実行させるときにこの重複度をあげ
ることにより冗長度を高めることができるので、冗長度
を高めるときにプロセッサエレメントの数を増やす必要
がないため、コストの低減、システムの小型化が図られ
る。さらに、異常検出を複数のプロセッサエレメント上
のソフトウェアによる多数決で行うため、従来のハード
ウェアによる多数決と比べて、一点故障によるシステム
ダウンの危険性を小さくすることができる。
【図１】本発明のマルチコンピュータシステムの一つの
実施の形態を示すブロック図である。
実施の形態を示すブロック図である。
【図２】プロセッサエレメントへのタスクの配置の一例
を示す図である。
を示す図である。
【図３】タスクの動作の概要を示す流れ図である。
【図４】制御タスクの動作の概要を示す流れ図である。
【図５】制御タスクによる故障分離とシステムの再構成
との動作を示す流れ図である。
との動作を示す流れ図である。
１ 記憶媒体 ２ ＣＰＵ ３ プロセッサエレメント間インタフェース
Claims (8)
- 【請求項１】 複数のプロセッサエレメントを有するマ
ルチコンピュータシステムにおいて、アプリケーション
プログラムを複数のタスクに分けこれらの複数のタスク
を前記複数のプロセッサエレメントで処理するときに、
前記タスクを冗長管理の単位とすることによりフォール
トトレランス性を有するようにしたことを特徴とするマ
ルチコンピュータシステム。 - 【請求項２】 前記複数のタスクのうちの一つのタスク
を複数のプロセッサエレメントで重複してそれぞれ処理
するようにしたことを特徴とする請求項１記載のマルチ
コンピュータシステム。 - 【請求項３】 一つの前記プロセッサエレメントで複数
の前記タスクを処理するようにしたことを特徴とする請
求項１又は２記載のマルチコンピュータシステム。 - 【請求項４】 前記複数のプロセッサエレメントをプロ
セッサエレメント間インタフェースによりそれぞれ接続
し、このプロセッサエレメント間インタフェースを介し
て前記複数のプロセッサエレメント間で情報を送受信す
るようにしたことを特徴とする請求項１、２又は３記載
のマルチコンピュータシステム。 - 【請求項５】 前記複数のタスクのうちの一つのタスク
を複数のプロセッサエレメントで重複してそれぞれ処理
し、これら複数の処理結果をそれぞれのプロセッサエレ
メントでそれぞれ受け前記複数の処理結果が一致してい
ないときに多数決により前記複数のタスクのうちの前記
一つのタスクの処理結果を決めるようにしたことを特徴
とする請求項１、２又は４記載のマルチコンピュータシ
ステム。 - 【請求項６】 前記多数決により決まった前記処理結果
と一致していない処理結果を出した前記複数のタスクの
うちの前記一つのタスクを処理した前記プロセッサエレ
メントに対しこのタスクを停止させ、このタスクを処理
していないプロセッサエレメントに対してこのタスクを
処理させるようにしたことを特徴とする請求項５記載の
マルチコンピュータシステム。 - 【請求項７】 前記多数決により決まった前記処理結果
と一致していない処理結果を出した前記複数のタスクの
うちの前記一つのタスクを処理した前記プロセッサエレ
メントに対し、このタスクの処理の次の周期の処理をさ
せ、この処理結果をこのタスクの処理の次の周期の処理
を実行した複数のプロセッサエレメントの処理結果と比
較し、処理結果が異なるときに、前記多数決により決ま
った前記処理結果と一致していない処理結果を出した前
記プロセッサエレメントに対し、前記一つのタスクを停
止するようにしたことを特徴とする請求項５又は６記載
のマルチコンピュータシステム。 - 【請求項８】 前記アプリケーションプログラムを格納
する記憶媒体と、 前記アプリケーションプログラムを示す前記複数のタス
クを処理する前記複数のプロセッサエレメントと、 前記複数のプロセッサエレメントをそれぞれ接続する前
記プロセッサエレメント間インタフェースと、 を備えたことを特徴とする請求項１、２、３、４、５、
６又は７記載のマルチコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9244143A JPH1185713A (ja) | 1997-09-09 | 1997-09-09 | マルチコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9244143A JPH1185713A (ja) | 1997-09-09 | 1997-09-09 | マルチコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185713A true JPH1185713A (ja) | 1999-03-30 |
Family
ID=17114409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9244143A Pending JPH1185713A (ja) | 1997-09-09 | 1997-09-09 | マルチコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1185713A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238056A (ja) * | 2008-03-28 | 2009-10-15 | Fujitsu Ltd | マイクロプロセッサおよびシグネチャ生成方法ならびに多重化システムおよび多重化実行検証方法 |
| WO2013088519A1 (ja) * | 2011-12-13 | 2013-06-20 | トヨタ自動車株式会社 | マルチコア・プロセッサ |
| JP2020027434A (ja) * | 2018-08-10 | 2020-02-20 | 横河電機株式会社 | 制御システム及び制御装置 |
-
1997
- 1997-09-09 JP JP9244143A patent/JPH1185713A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238056A (ja) * | 2008-03-28 | 2009-10-15 | Fujitsu Ltd | マイクロプロセッサおよびシグネチャ生成方法ならびに多重化システムおよび多重化実行検証方法 |
| WO2013088519A1 (ja) * | 2011-12-13 | 2013-06-20 | トヨタ自動車株式会社 | マルチコア・プロセッサ |
| JP5316718B1 (ja) * | 2011-12-13 | 2013-10-16 | トヨタ自動車株式会社 | マルチコア・プロセッサ |
| US8949663B2 (en) | 2011-12-13 | 2015-02-03 | Toyota Jidosha Kabushiki Kaisha | Multi-core processor including a monitored processor core whose process result is to be monitored by a number of processors based on processing load |
| JP2020027434A (ja) * | 2018-08-10 | 2020-02-20 | 横河電機株式会社 | 制御システム及び制御装置 |
| US11048565B2 (en) | 2018-08-10 | 2021-06-29 | Yokogawa Electric Corporation | Control system and control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458119B2 (ja) | マルチプロセッサシステム及びその制御方法 | |
| KR100557399B1 (ko) | 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법 | |
| US8347142B2 (en) | Non-disruptive I/O adapter diagnostic testing | |
| US7565565B2 (en) | Automated error recovery of a licensed internal code update on a storage controller | |
| US7373542B2 (en) | Automatic startup of a cluster system after occurrence of a recoverable error | |
| JPH0950424A (ja) | ダンプ採取装置およびダンプ採取方法 | |
| JPH1185713A (ja) | マルチコンピュータシステム | |
| JPH07183891A (ja) | 計算機システム | |
| EP0445799A2 (en) | Fault recovery processing for supercomputer | |
| WO2021043246A1 (zh) | 数据读取方法及装置 | |
| JP2001256070A (ja) | 冗長化プロセッサ装置 | |
| WO2018179739A1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
| JP6194496B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| JPH06222943A (ja) | 情報処理連続運転方法 | |
| Comfort | A fault-tolerant system architecture for navy applications | |
| JPH0934852A (ja) | クラスタシステム | |
| TWI781452B (zh) | 監控及復原異質性元件的系統及方法 | |
| JP4061549B2 (ja) | ネットワークコンピュータシステム | |
| JP4494263B2 (ja) | サービスシステムの冗長化方式 | |
| JP2578908B2 (ja) | 再立ち上げ方式 | |
| JPH0764814A (ja) | 多重構成システムによるプログラム実行方式 | |
| JPH0721051A (ja) | 系切り替えシステム | |
| JP2005196351A (ja) | コンピュータシステムおよびその保守方法 | |
| JPS6077252A (ja) | 入出力制御装置 | |
| JPH08235133A (ja) | 多重処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |