JPH118268A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPH118268A JPH118268A JP9158872A JP15887297A JPH118268A JP H118268 A JPH118268 A JP H118268A JP 9158872 A JP9158872 A JP 9158872A JP 15887297 A JP15887297 A JP 15887297A JP H118268 A JPH118268 A JP H118268A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit board
- silver paste
- conductor
- conductor land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
ープン不良あるいは導体ランド間のショートをなくす。 【解決手段】 セラミック積層基板などの回路基板上に
フリップチップICなどの電子部品を実装する場合、ま
ず、回路基板の導体ランド2上に銀ペースト3をスクリ
ーン印刷する。この後、はんだバンプを有する電子部品
を回路基板上に搭載し、はんだを溶融・硬化させて、電
子部品を回路基板上に実装する。ここで、導体ランド2
上に印刷形成される銀ペースト3の形状を、円形状部分
3aと複数の突出部3bからなる星形状にしている。銀
ペースト3を星形状にすることによって、導体ランド2
上に形成する銀ペースト3を必要最小限の量とすること
ができ、オープン不良あるいは導体ランド2間のショー
トをなくすことができる。
Description
板上に実装する電子部品の実装方法に関する。
どの回路基板に、フリップチップICなどの電子部品を
実装する場合、まず、導体ランドが形成された回路基板
の導体ランド上に、導電性接着剤として銀ペーストをス
クリーン印刷する。この後、電子部品のはんだバンプを
銀ペーストが形成された導体ランド上に位置合わせす
る。この状態での断面構成を図3(a)に示す。なお、
図3(a)において、1は回路基板、2は導体ランド、
3は銀ペースト、4は電子部品、5は電子部品4のバン
プ電極、6ははんだバンプである。
に搭載した後、はんだを溶融・硬化させて、電子部品4
を回路基板1上に実装する。
造においては、はんだバンプ6のばらつき、導体ランド
2の高さばらつき、回路基板1の反りばらつきなどによ
って、はんだバンプ6と導体ランド2間の間隙が大きく
なるものが存在する。このため、導体ランド2上に形成
する銀ペースト3の量が少ないと、図3(b)に示すよ
うにように、銀ペースト3が薄くなり、はんだバンプ6
と銀ペースト3が接触できずにオープン不良を起こす可
能性がある。逆に、銀ペースト3の量が多いと、図3
(c)に示すようにように、銀ペースト3が厚くなり、
図中の白抜き矢印に示すように銀ペースト3がダレて、
隣接する導体ランド2間でショートを起こす可能性があ
る。
たオープン不良あるいは導体ランド間のショートをなく
すことを目的とする。
め、請求項1、2に記載の発明においては、導電性接着
剤(3)を、外側に向けて突出する複数の突出部(3
b)を有する形状にて印刷形成することを特徴としてい
る。このことにより、電子部品(4)の電極部(5、
6)と接触する導電性接着剤(3)の量を複数の突出部
(3b)で補うことができ、また導電性接着剤(3)の
量を外周部で少なくして導電性接着剤(3)のダレを防
止することができる。従って、オープン不良あるいは導
体ランド間のショートといった問題をなくすことができ
る。
について説明する。なお、以下の説明において、図3に
示すものと同じ構成部分については同一の符号を用いて
説明する。本実施形態においても、従来のものと同様、
焼成されたセラミック積層基板などの回路基板1で、表
面に導体ランド2が形成されたものに、フリップチップ
ICなどの電子部品4を実装する場合、まず、回路基板
1の導体ランド2上に銀ペースト3をマスクを用いてス
クリーン印刷する。この後、バンプ電極5にはんだバン
プ6が形成された電子部品4を回路基板1上に搭載し、
はんだを溶融・硬化させて、電子部品4を回路基板1上
に実装する。
ランド2を形成する場合、図2に示すように、300μ
m□の導体ランド2を100μm間隔で回路基板1上に
形成している。また、銀ペースト3の厚さを、電子部品
4のはんだバンプ6と導体ランド2間のギャップが最大
33μm、銀ペースト3とはんだバンプ6のオーバーラ
ップが10μm、銀ペースト3の印刷ばらつきが10μ
mあるとして、73μmになるように設定している。
に印刷する銀ペースト3の形状を、図1に示すように、
円形状部分3aと、先端が尖った複数の突出部3bから
なる星形状にしている。なお、円形状部分3aの半径
は、印刷精度Pおよびマウント精度Mの和として設定
し、本実施形態では、P=50μm、M=40μmとし
ている。また、スクリーン印刷を行う場合のマスクパタ
ーンを星形状にすることにより、その転写形状として、
銀ペースト3を星形状にすることができる。
抑え、はんだバンプ6の先端を銀ペースト3と接触させ
るためには、銀ペースト3を円形状部分3aだけに形成
すれればよいが、そのようにすると銀ペースト3の量が
少なくなりすぎるため、本実施形態では、円形状部分3
aに複数の突出部3bを有する形状とし、その複数の突
出部3bにて銀ペースト3の量を補うようにしている。
また、複数の突出部3bでは、その量が円形状部分3a
に比べて少ないため、銀ペースト3が図3(c)のよう
にダレることはない。
ことにより、導体ランド2上に形成する銀ペースト3を
必要最小限の量として、従来問題となっていたオープン
不良あるいは導体ランド2間のショートをなくすことが
できる。なお、銀ペースト3において、突出部3bの数
が多すぎるとスクリーン印刷時に銀ペースト3の抜けが
悪くなり、逆に少なすぎると銀ペースト3の供給量を補
うことができないため、突出部3bの数は4〜12程度
が好ましい。
て突出する複数の突出部を有する形状であれば、上述し
た星形状(この星形状には十字形状も含む)以外の形状
であってもよい。また、電子部品の電極部として、バン
プ電極5およびはんだバンプ6にて構成するものを示し
たが、電子部品としてモールドICを用いる場合には、
リードフレームによる電極部がそれに相当する。
を用いるものを示したが、それ以外の導電性接着剤を用
いてもよい。
形状を示す図である。
ンを示す図である。
電子部品、5…バンプ電極、6…はんだバンプ。
Claims (2)
- 【請求項1】 導体ランド(2)が形成された回路基板
(1)を用意し、前記導体ランド(2)上に導電性接着
剤(3)を印刷形成し、この後、前記導電性接着剤
(3)が形成された前記導体ランド(2)上に電子部品
(4)の電極部(5、6)を位置合わせして、前記電子
部品(4)を前記回路基板(1)上に実装する電子部品
の実装方法において、 前記導電性接着剤(3)を、外側に向けて突出する複数
の突出部(3b)を有する形状にて印刷形成することを
特徴とする電子部品の実装方法。 - 【請求項2】 前記導電性接着剤を、円形状部分(3
a)と、その径方向に前記複数の突出部(3b)が放射
状に形成された形状にて印刷形成することを特徴とする
請求項1に記載の電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15887297A JP3627450B2 (ja) | 1997-06-16 | 1997-06-16 | 電子部品の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15887297A JP3627450B2 (ja) | 1997-06-16 | 1997-06-16 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH118268A true JPH118268A (ja) | 1999-01-12 |
JP3627450B2 JP3627450B2 (ja) | 2005-03-09 |
Family
ID=15681253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15887297A Expired - Fee Related JP3627450B2 (ja) | 1997-06-16 | 1997-06-16 | 電子部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3627450B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008021902A (ja) * | 2006-07-14 | 2008-01-31 | Denso Corp | 半導体装置およびその製造方法 |
JP2014072241A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
-
1997
- 1997-06-16 JP JP15887297A patent/JP3627450B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008021902A (ja) * | 2006-07-14 | 2008-01-31 | Denso Corp | 半導体装置およびその製造方法 |
JP2014072241A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
Also Published As
Publication number | Publication date |
---|---|
JP3627450B2 (ja) | 2005-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0273648A (ja) | 電子回路及びその製造方法 | |
JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
JPH118268A (ja) | 電子部品の実装方法 | |
JPH01315167A (ja) | 半導体装置 | |
JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPH0918123A (ja) | プリント基板と電子部品の実装方法及び実装構造 | |
JPH10275965A (ja) | 電子部品組立体およびその製造方法 | |
JP2698517B2 (ja) | バンプ付基板 | |
JPH10224027A (ja) | 半導体装置の製造方法 | |
KR0163975B1 (ko) | 혼성 집접회로용 고밀도 수동소자 실장구조 및 그의 실장방법 | |
JP2616571B2 (ja) | 半導体装置の製造方法 | |
JPH0955448A (ja) | 半導体装置の製造方法 | |
JPH05309816A (ja) | クリームハンダ印刷装置及びその方法 | |
JP2886945B2 (ja) | 配線基板 | |
JPH0382095A (ja) | 半導体icの接続方法 | |
JPH04323842A (ja) | 回路部品搭載用中間基板の製造法 | |
JPH11261206A (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
JPH0621604A (ja) | チップ電子部品表面実装回路基板装置 | |
JPH06224203A (ja) | 半導体素子 | |
JP2001250904A (ja) | 電子部品の製造方法 | |
JPH06334064A (ja) | リードレス面実装型ハイブリッドic | |
JP2000077836A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |