JP3627450B2 - 電子部品の実装方法 - Google Patents
電子部品の実装方法 Download PDFInfo
- Publication number
- JP3627450B2 JP3627450B2 JP15887297A JP15887297A JP3627450B2 JP 3627450 B2 JP3627450 B2 JP 3627450B2 JP 15887297 A JP15887297 A JP 15887297A JP 15887297 A JP15887297 A JP 15887297A JP 3627450 B2 JP3627450 B2 JP 3627450B2
- Authority
- JP
- Japan
- Prior art keywords
- silver paste
- electronic component
- circuit board
- shape
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品を回路基板上に実装する電子部品の実装方法に関する。
【０００２】
【従来の技術】
従来、焼成されたセラミック積層基板などの回路基板に、フリップチップＩＣなどの電子部品を実装する場合、まず、導体ランドが形成された回路基板の導体ランド上に、導電性接着剤として銀ペーストをスクリーン印刷する。
この後、電子部品のはんだバンプを銀ペーストが形成された導体ランド上に位置合わせする。この状態での断面構成を図３（ａ）に示す。なお、図３（ａ）において、１は回路基板、２は導体ランド、３は銀ペースト、４は電子部品、５は電子部品４のバンプ電極、６ははんだバンプである。
【０００３】
このようにして、電子部品４を回路基板上に搭載した後、はんだを溶融・硬化させて、電子部品４を回路基板１上に実装する。
【０００４】
【発明が解決しようとする課題】
上述した従来の実装構造においては、はんだバンプ６のばらつき、導体ランド２の高さばらつき、回路基板１の反りばらつきなどによって、はんだバンプ６と導体ランド２間の間隙が大きくなるものが存在する。このため、導体ランド２上に形成する銀ペースト３の量が少ないと、図３（ｂ）に示すようにように、銀ペースト３が薄くなり、はんだバンプ６と銀ペースト３が接触できずにオープン不良を起こす可能性がある。逆に、銀ペースト３の量が多いと、図３（ｃ）に示すようにように、銀ペースト３が厚くなり、図中の白抜き矢印に示すように銀ペースト３がダレて、隣接する導体ランド２間でショートを起こす可能性がある。
【０００５】
本発明は上記問題に鑑みたもので、上述したオープン不良あるいは導体ランド間のショートをなくすことを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１〜３に記載の発明においては、銀ペースト（３）を、外側に向けて突出する複数の突出部（３ｂ）を有する形状にて印刷形成することを特徴としている。このことにより、電子部品（４）の電極部（５、６）と接触する銀ペースト（３）の量を複数の突出部（３ｂ）で補うことができ、また銀ペースト（３）の量を外周部で少なくして銀ペースト（３）のダレを防止することができる。従って、オープン不良あるいは導体ランド間のショートといった問題をなくすことができる。
【０００７】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の説明において、図３に示すものと同じ構成部分については同一の符号を用いて説明する。
本実施形態においても、従来のものと同様、焼成されたセラミック積層基板などの回路基板１で、表面に導体ランド２が形成されたものに、フリップチップＩＣなどの電子部品４を実装する場合、まず、回路基板１の導体ランド２上に銀ペースト３をマスクを用いてスクリーン印刷する。この後、バンプ電極５にはんだバンプ６が形成された電子部品４を回路基板１上に搭載し、はんだを溶融・硬化させて、電子部品４を回路基板１上に実装する。
【０００８】
本実施形態では、回路基板１の表面に導体ランド２を形成する場合、図２に示すように、３００μｍ□の導体ランド２を１００μｍ間隔で回路基板１上に形成している。また、銀ペースト３の厚さを、電子部品４のはんだバンプ６と導体ランド２間のギャップが最大３３μｍ、銀ペースト３とはんだバンプ６のオーバーラップが１０μｍ、銀ペースト３の印刷ばらつきが１０μｍあるとして、７３μｍになるように設定している。
【０００９】
さらに、本実施形態では、導体ランド２上に印刷する銀ペースト３の形状を、図１に示すように、円形状部分３ａと、先端が尖った複数の突出部３ｂからなる星形状にしている。なお、円形状部分３ａの半径は、印刷精度Ｐおよびマウント精度Ｍの和として設定し、本実施形態では、Ｐ＝５０μｍ、Ｍ＝４０μｍとしている。また、スクリーン印刷を行う場合のマスクパターンを星形状にすることにより、その転写形状として、銀ペースト３を星形状にすることができる。
【００１０】
ここで、銀ペースト３の印刷面積を最小に抑え、はんだバンプ６の先端を銀ペースト３と接触させるためには、銀ペースト３を円形状部分３ａだけに形成すれればよいが、そのようにすると銀ペースト３の量が少なくなりすぎるため、本実施形態では、円形状部分３ａに複数の突出部３ｂを有する形状とし、その複数の突出部３ｂにて銀ペースト３の量を補うようにしている。また、複数の突出部３ｂでは、その量が円形状部分３ａに比べて少ないため、銀ペースト３が図３（ｃ）のようにダレることはない。
【００１１】
このように、銀ペースト３を星形状にすることにより、導体ランド２上に形成する銀ペースト３を必要最小限の量として、従来問題となっていたオープン不良あるいは導体ランド２間のショートをなくすことができる。
なお、銀ペースト３において、突出部３ｂの数が多すぎるとスクリーン印刷時に銀ペースト３の抜けが悪くなり、逆に少なすぎると銀ペースト３の供給量を補うことができないため、突出部３ｂの数は４〜１２程度が好ましい。
【００１２】
また、銀ペースト３の形状は、外側に向けて突出する複数の突出部を有する形状であれば、上述した星形状（この星形状には十字形状も含む）以外の形状であってもよい。
また、電子部品の電極部として、バンプ電極５およびはんだバンプ６にて構成するものを示したが、電子部品としてモールドＩＣを用いる場合には、リードフレームによる電極部がそれに相当する。
【００１３】
さらに、導電性接着剤として銀ペースト３を用いるものを示したが、それ以外の導電性接着剤を用いてもよい。
【図面の簡単な説明】
【図１】導体ランド２上に印刷形成する銀ペースト３の形状を示す図である。
【図２】回路基板１上に形成する導体ランド２のパターンを示す図である。
【図３】従来の問題点を説明するための図である。
【符号の説明】
１…回路基板、２…導体ランド、３…銀ペースト、４…電子部品、
５…バンプ電極、６…はんだバンプ。
【発明の属する技術分野】
本発明は、電子部品を回路基板上に実装する電子部品の実装方法に関する。
【０００２】
【従来の技術】
従来、焼成されたセラミック積層基板などの回路基板に、フリップチップＩＣなどの電子部品を実装する場合、まず、導体ランドが形成された回路基板の導体ランド上に、導電性接着剤として銀ペーストをスクリーン印刷する。
この後、電子部品のはんだバンプを銀ペーストが形成された導体ランド上に位置合わせする。この状態での断面構成を図３（ａ）に示す。なお、図３（ａ）において、１は回路基板、２は導体ランド、３は銀ペースト、４は電子部品、５は電子部品４のバンプ電極、６ははんだバンプである。
【０００３】
このようにして、電子部品４を回路基板上に搭載した後、はんだを溶融・硬化させて、電子部品４を回路基板１上に実装する。
【０００４】
【発明が解決しようとする課題】
上述した従来の実装構造においては、はんだバンプ６のばらつき、導体ランド２の高さばらつき、回路基板１の反りばらつきなどによって、はんだバンプ６と導体ランド２間の間隙が大きくなるものが存在する。このため、導体ランド２上に形成する銀ペースト３の量が少ないと、図３（ｂ）に示すようにように、銀ペースト３が薄くなり、はんだバンプ６と銀ペースト３が接触できずにオープン不良を起こす可能性がある。逆に、銀ペースト３の量が多いと、図３（ｃ）に示すようにように、銀ペースト３が厚くなり、図中の白抜き矢印に示すように銀ペースト３がダレて、隣接する導体ランド２間でショートを起こす可能性がある。
【０００５】
本発明は上記問題に鑑みたもので、上述したオープン不良あるいは導体ランド間のショートをなくすことを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１〜３に記載の発明においては、銀ペースト（３）を、外側に向けて突出する複数の突出部（３ｂ）を有する形状にて印刷形成することを特徴としている。このことにより、電子部品（４）の電極部（５、６）と接触する銀ペースト（３）の量を複数の突出部（３ｂ）で補うことができ、また銀ペースト（３）の量を外周部で少なくして銀ペースト（３）のダレを防止することができる。従って、オープン不良あるいは導体ランド間のショートといった問題をなくすことができる。
【０００７】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の説明において、図３に示すものと同じ構成部分については同一の符号を用いて説明する。
本実施形態においても、従来のものと同様、焼成されたセラミック積層基板などの回路基板１で、表面に導体ランド２が形成されたものに、フリップチップＩＣなどの電子部品４を実装する場合、まず、回路基板１の導体ランド２上に銀ペースト３をマスクを用いてスクリーン印刷する。この後、バンプ電極５にはんだバンプ６が形成された電子部品４を回路基板１上に搭載し、はんだを溶融・硬化させて、電子部品４を回路基板１上に実装する。
【０００８】
本実施形態では、回路基板１の表面に導体ランド２を形成する場合、図２に示すように、３００μｍ□の導体ランド２を１００μｍ間隔で回路基板１上に形成している。また、銀ペースト３の厚さを、電子部品４のはんだバンプ６と導体ランド２間のギャップが最大３３μｍ、銀ペースト３とはんだバンプ６のオーバーラップが１０μｍ、銀ペースト３の印刷ばらつきが１０μｍあるとして、７３μｍになるように設定している。
【０００９】
さらに、本実施形態では、導体ランド２上に印刷する銀ペースト３の形状を、図１に示すように、円形状部分３ａと、先端が尖った複数の突出部３ｂからなる星形状にしている。なお、円形状部分３ａの半径は、印刷精度Ｐおよびマウント精度Ｍの和として設定し、本実施形態では、Ｐ＝５０μｍ、Ｍ＝４０μｍとしている。また、スクリーン印刷を行う場合のマスクパターンを星形状にすることにより、その転写形状として、銀ペースト３を星形状にすることができる。
【００１０】
ここで、銀ペースト３の印刷面積を最小に抑え、はんだバンプ６の先端を銀ペースト３と接触させるためには、銀ペースト３を円形状部分３ａだけに形成すれればよいが、そのようにすると銀ペースト３の量が少なくなりすぎるため、本実施形態では、円形状部分３ａに複数の突出部３ｂを有する形状とし、その複数の突出部３ｂにて銀ペースト３の量を補うようにしている。また、複数の突出部３ｂでは、その量が円形状部分３ａに比べて少ないため、銀ペースト３が図３（ｃ）のようにダレることはない。
【００１１】
このように、銀ペースト３を星形状にすることにより、導体ランド２上に形成する銀ペースト３を必要最小限の量として、従来問題となっていたオープン不良あるいは導体ランド２間のショートをなくすことができる。
なお、銀ペースト３において、突出部３ｂの数が多すぎるとスクリーン印刷時に銀ペースト３の抜けが悪くなり、逆に少なすぎると銀ペースト３の供給量を補うことができないため、突出部３ｂの数は４〜１２程度が好ましい。
【００１２】
また、銀ペースト３の形状は、外側に向けて突出する複数の突出部を有する形状であれば、上述した星形状（この星形状には十字形状も含む）以外の形状であってもよい。
また、電子部品の電極部として、バンプ電極５およびはんだバンプ６にて構成するものを示したが、電子部品としてモールドＩＣを用いる場合には、リードフレームによる電極部がそれに相当する。
【００１３】
さらに、導電性接着剤として銀ペースト３を用いるものを示したが、それ以外の導電性接着剤を用いてもよい。
【図面の簡単な説明】
【図１】導体ランド２上に印刷形成する銀ペースト３の形状を示す図である。
【図２】回路基板１上に形成する導体ランド２のパターンを示す図である。
【図３】従来の問題点を説明するための図である。
【符号の説明】
１…回路基板、２…導体ランド、３…銀ペースト、４…電子部品、
５…バンプ電極、６…はんだバンプ。
Claims (3)
- 導体ランド（２）が形成された回路基板（１）を用意し、前記導体ランド（２）上に銀ペースト（３）を印刷形成し、この印刷形成された銀ペーストの形状を保ったまま、前記銀ペースト（３）が形成された前記導体ランド（２）上に電子部品（４）の電極部（５、６）を位置合わせして、前記電子部品（４）を前記回路基板（１）上に実装する電子部品の実装方法において、
前記銀ペースト（３）を、外側に向けて突出する複数の突出部（３ｂ）を有する形状にて印刷形成することを特徴とする電子部品の実装方法。 - 前記銀ペーストを、円形状部分（３ａ）と、その径方向に前記複数の突出部（３ｂ）が放射状に形成された形状にて印刷形成することを特徴とする請求項１に記載の電子部品の実装方法。
- 前記円形状部分（３ａ）の半径は、印刷精度およびマウント精度の和であることを特徴とする請求項２に記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15887297A JP3627450B2 (ja) | 1997-06-16 | 1997-06-16 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15887297A JP3627450B2 (ja) | 1997-06-16 | 1997-06-16 | 電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118268A JPH118268A (ja) | 1999-01-12 |
| JP3627450B2 true JP3627450B2 (ja) | 2005-03-09 |
Family
ID=15681253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15887297A Expired - Fee Related JP3627450B2 (ja) | 1997-06-16 | 1997-06-16 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3627450B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4765804B2 (ja) * | 2006-07-14 | 2011-09-07 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2014072241A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
-
1997
- 1997-06-16 JP JP15887297A patent/JP3627450B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH118268A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JP3627450B2 (ja) | 電子部品の実装方法 | |
| JPH0210571B2 (ja) | ||
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JP3147868B2 (ja) | 電子部品の製造方法 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP3492711B2 (ja) | ベアチップ実装基板 | |
| KR0163975B1 (ko) | 혼성 집접회로용 고밀도 수동소자 실장구조 및 그의 실장방법 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH0918123A (ja) | プリント基板と電子部品の実装方法及び実装構造 | |
| JPH0751810Y2 (ja) | サーマルヘッド用印刷配線基板 | |
| JP2705154B2 (ja) | プリント配線板の製造方法 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPS61290799A (ja) | 電子部品の製造方法 | |
| JPH10224027A (ja) | 半導体装置の製造方法 | |
| JPH0646675B2 (ja) | セラミツク多層回路基板およびその製造方法 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JPH11330693A (ja) | 厚膜多層セラミック基板およびその製造方法、ならびに厚膜多層セラミック基板上への電子部品の実装構造 | |
| JPH0456190A (ja) | 表面実装プリント配線板の製造方法 | |
| JPH06152113A (ja) | 電子部品の実装方法及びそれに使用する導電性接着剤 | |
| JPH03167890A (ja) | プリント配線板ユニットの形成方法 | |
| JPS5999791A (ja) | チツプキヤリヤパツケ−ジの半田付け方法 | |
| JPH05299476A (ja) | 半導体チップの実装方法 | |
| JPH04303989A (ja) | 厚膜回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |