JPH1174411A - 樹脂封止型半導体装置とそれに用いられる回路部材 - Google Patents
樹脂封止型半導体装置とそれに用いられる回路部材Info
- Publication number
- JPH1174411A JPH1174411A JP9247480A JP24748097A JPH1174411A JP H1174411 A JPH1174411 A JP H1174411A JP 9247480 A JP9247480 A JP 9247480A JP 24748097 A JP24748097 A JP 24748097A JP H1174411 A JPH1174411 A JP H1174411A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- semiconductor device
- lead
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体装置パッケージサイズにおけるチップ
の占有率を上げ、半導体装置の小型化に対応させる。 【解決手段】 半導体素子の内部端子部１３１と外部端
子部１３２とを一体的に連結するリード部１３３とを略
平面内に複数個互いに独立して配置し、且つ、それぞれ
の接続するための端子面を、互いに異なる面側に配設し
た回路部であって、内部端子部、リード部は、外部端子
部より薄肉に形成され、外部端子部の端子面１３２Ｓ
は、リード部の面より突出されている回路部を設けたも
ので、半導体素子１１０は、半導体素子の端子部とは反
対の面を、回路部の内部端子部より内側の内部端子部の
端子面側の面において、回路部に絶縁層１２０を介して
接着固定して回路部に搭載され、半導体素子の端子部と
内部端子部の端子面とをワイヤにて電気的に接続してお
り、且つ、回路部の外部端子部の一部を外部に露出さ
せ、樹脂封止している。
の占有率を上げ、半導体装置の小型化に対応させる。 【解決手段】 半導体素子の内部端子部１３１と外部端
子部１３２とを一体的に連結するリード部１３３とを略
平面内に複数個互いに独立して配置し、且つ、それぞれ
の接続するための端子面を、互いに異なる面側に配設し
た回路部であって、内部端子部、リード部は、外部端子
部より薄肉に形成され、外部端子部の端子面１３２Ｓ
は、リード部の面より突出されている回路部を設けたも
ので、半導体素子１１０は、半導体素子の端子部とは反
対の面を、回路部の内部端子部より内側の内部端子部の
端子面側の面において、回路部に絶縁層１２０を介して
接着固定して回路部に搭載され、半導体素子の端子部と
内部端子部の端子面とをワイヤにて電気的に接続してお
り、且つ、回路部の外部端子部の一部を外部に露出さ
せ、樹脂封止している。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体素子を搭載
する樹脂封止型の半導体装置（プラスチックパッケー
ジ）に関し、特に、パッケージサイズの小型化に対応
し、その実装性を向上させることができる半導体装置と
その製造方法に関する。
する樹脂封止型の半導体装置（プラスチックパッケー
ジ）に関し、特に、パッケージサイズの小型化に対応
し、その実装性を向上させることができる半導体装置と
その製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、高集積化、小型化
技術の進歩と電子機器の高性能化と軽薄短小化の傾向
（時流）から、ＬＳＩのＡＳＩＣに代表されるように、
ますます高集積化、高機能化になってきている。これに
伴い、リードフレームを用いた封止型の半導体装置にお
いても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）
やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のよ
うな表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉ
ｎ Ｓｍａｌｌ ＯｕｔｌｉｎｅＰａｃｋａｇｅ）の開
発による薄型化を主軸としたパッケージの開発へ、さら
にはパッケージ内部の構造を工夫しチップ収納効率向上
を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構
造へと進展してきた。しかし、樹脂封止型半導体装置に
は、高集積化、高機能化とともに、更に一層の多ピン
化、薄型化、小型化が求められており、上記従来のパッ
ケージにおいてもチップ外周部分のリードの引き回しが
あるため、パッケージの小型化に限界が見えてきた。ま
た、ＴＳＯＰ等の小型パッケージにおいては、リードの
引き回し、ピンピッチから多ピン化に対しても限界が見
えてきた。
技術の進歩と電子機器の高性能化と軽薄短小化の傾向
（時流）から、ＬＳＩのＡＳＩＣに代表されるように、
ますます高集積化、高機能化になってきている。これに
伴い、リードフレームを用いた封止型の半導体装置にお
いても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）
やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のよ
うな表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉ
ｎ Ｓｍａｌｌ ＯｕｔｌｉｎｅＰａｃｋａｇｅ）の開
発による薄型化を主軸としたパッケージの開発へ、さら
にはパッケージ内部の構造を工夫しチップ収納効率向上
を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構
造へと進展してきた。しかし、樹脂封止型半導体装置に
は、高集積化、高機能化とともに、更に一層の多ピン
化、薄型化、小型化が求められており、上記従来のパッ
ケージにおいてもチップ外周部分のリードの引き回しが
あるため、パッケージの小型化に限界が見えてきた。ま
た、ＴＳＯＰ等の小型パッケージにおいては、リードの
引き回し、ピンピッチから多ピン化に対しても限界が見
えてきた。
【０００３】
【発明が解決しようとする課題】上記のように、更なる
樹脂封止型半導体装置の高集積化、高機能化が求められ
ており、樹脂封止型半導体装置の一層の多ピン化、薄型
化、小型化が求められている。本発明は、このような状
況のもと、パッケージサイズにおけるチップの占有率を
上げ、半導体装置の小型化に対応させ、回路基板への実
装面積を低減できる、即ち、回路基板への実装密度を向
上させることができる樹脂封止型半導体装置を提供しよ
うとするものである。
樹脂封止型半導体装置の高集積化、高機能化が求められ
ており、樹脂封止型半導体装置の一層の多ピン化、薄型
化、小型化が求められている。本発明は、このような状
況のもと、パッケージサイズにおけるチップの占有率を
上げ、半導体装置の小型化に対応させ、回路基板への実
装面積を低減できる、即ち、回路基板への実装密度を向
上させることができる樹脂封止型半導体装置を提供しよ
うとするものである。
【０００４】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、半導体素子の端子と電気的に結線するための
内部端子部と、外部回路への接続のための外部端子部
と、前記内部端子部と外部端子部とを一体的に連結する
リード部とを略平面内に複数個、それぞれ互いに独立し
て配置し、且つ、内部端子部の半導体素子と接続するた
め端子面と、外部端子部の外部回路と接続するための端
子面とを、互いに異なる面側に配設した回路部であっ
て、その一面を全て、内部端子部の端子面に沿う一平面
上に設け、内部端子部、リード部は、外部端子部より薄
肉に形成され、外部端子部の端子面は、前記一平面側で
ない、リード部の面より突出されている回路部を設けた
もので、半導体素子は、半導体素子の端子部とは反対の
面を、回路部の内部端子部より内側の内部端子部の端子
面側の面において、回路部に絶縁層を介して接着固定し
て回路部に搭載され、半導体素子の端子部と回路部の内
部端子部の端子面とをワイヤにて電気的に接続してお
り、且つ、回路部の外部端子部の一部を外部に露出さ
せ、樹脂封止した樹脂封止型半導体装置である、または
前記樹脂封止型半導体装置の外部に露出した外部端子部
の面に、回路基板等への実装のための半田からなる外部
電極を設けた樹脂封止型半導体装置であることを特徴と
するものである。そして、上記において、一面を内部端
子部の端子面に沿い、且つ、外部端子部に接続し、内部
に延びる、外部端子部より薄肉の半導体素子搭載用リー
ドを設け、半導体素子は、半導体素子の端子部とは反対
の面を、絶縁層を介して接着固定して、少なくとも半導
体素子搭載用リードに搭載されていることを特徴とする
ものである。また、上記において、樹脂封止領域をほぼ
半導体素子の外形寸法にあわせたＣＳＰ（Ｃｈｉｐ Ｓ
ｉｚｅ Ｐａｃｋａｇｅ）としたことを特徴とするもの
である。
体装置は、半導体素子の端子と電気的に結線するための
内部端子部と、外部回路への接続のための外部端子部
と、前記内部端子部と外部端子部とを一体的に連結する
リード部とを略平面内に複数個、それぞれ互いに独立し
て配置し、且つ、内部端子部の半導体素子と接続するた
め端子面と、外部端子部の外部回路と接続するための端
子面とを、互いに異なる面側に配設した回路部であっ
て、その一面を全て、内部端子部の端子面に沿う一平面
上に設け、内部端子部、リード部は、外部端子部より薄
肉に形成され、外部端子部の端子面は、前記一平面側で
ない、リード部の面より突出されている回路部を設けた
もので、半導体素子は、半導体素子の端子部とは反対の
面を、回路部の内部端子部より内側の内部端子部の端子
面側の面において、回路部に絶縁層を介して接着固定し
て回路部に搭載され、半導体素子の端子部と回路部の内
部端子部の端子面とをワイヤにて電気的に接続してお
り、且つ、回路部の外部端子部の一部を外部に露出さ
せ、樹脂封止した樹脂封止型半導体装置である、または
前記樹脂封止型半導体装置の外部に露出した外部端子部
の面に、回路基板等への実装のための半田からなる外部
電極を設けた樹脂封止型半導体装置であることを特徴と
するものである。そして、上記において、一面を内部端
子部の端子面に沿い、且つ、外部端子部に接続し、内部
に延びる、外部端子部より薄肉の半導体素子搭載用リー
ドを設け、半導体素子は、半導体素子の端子部とは反対
の面を、絶縁層を介して接着固定して、少なくとも半導
体素子搭載用リードに搭載されていることを特徴とする
ものである。また、上記において、樹脂封止領域をほぼ
半導体素子の外形寸法にあわせたＣＳＰ（Ｃｈｉｐ Ｓ
ｉｚｅ Ｐａｃｋａｇｅ）としたことを特徴とするもの
である。
【０００５】本発明の回路部材は、半導体素子の端子と
電気的に結線するための内部端子部と、外部回路への接
続のための外部端子部と、前記内部端子部と外部端子部
とを一体的に連結するリード部とを有し、これらを略平
面内に複数個、それぞれ互いに独立して配置し、前記リ
ード部に一体的に連結した前記リード部とは異なる、接
続リードを介してこれらの外側で、全体を保持する外枠
部とを備え、且つ内部端子部の端子面および外部端子の
端子面とを、互いに異なる面側に設けた樹脂封止型半導
体装置用回路部材であり、回路部材の内部端子部の端子
面側の面は全て素材面で、内部端子部、リード部および
接続リード部は、回路部材の素材の板厚よりも薄肉に形
成され、外部端子部は、回路部材の素材の板厚に形成さ
れており、外部端子部の外部回路と接続する側の端子面
は、素材面側でないリード部の面や接続リード部の面よ
り突出されているものであり、且つ、内部端子部は、半
導体素子搭載領域の外側に形成されていることを特徴と
するものである。
電気的に結線するための内部端子部と、外部回路への接
続のための外部端子部と、前記内部端子部と外部端子部
とを一体的に連結するリード部とを有し、これらを略平
面内に複数個、それぞれ互いに独立して配置し、前記リ
ード部に一体的に連結した前記リード部とは異なる、接
続リードを介してこれらの外側で、全体を保持する外枠
部とを備え、且つ内部端子部の端子面および外部端子の
端子面とを、互いに異なる面側に設けた樹脂封止型半導
体装置用回路部材であり、回路部材の内部端子部の端子
面側の面は全て素材面で、内部端子部、リード部および
接続リード部は、回路部材の素材の板厚よりも薄肉に形
成され、外部端子部は、回路部材の素材の板厚に形成さ
れており、外部端子部の外部回路と接続する側の端子面
は、素材面側でないリード部の面や接続リード部の面よ
り突出されているものであり、且つ、内部端子部は、半
導体素子搭載領域の外側に形成されていることを特徴と
するものである。
【０００６】
【作用】本発明の樹脂封止型半導体装置は、上記のよう
な構成にすることにより、半導体装置におけるチップの
占有率を上げ、半導体装置の小型化に対応できるものと
している。即ち、半導体装置の回路基板への実装面積を
低減し、回路基板への実装密度の向上を可能としてい
る。外部端子部に一体的に連結した外部電極部を半田ボ
ールにて形成することにより、ＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）タイプのようにすることもできる。
詳しくは、半導体素子の端子と電気的に結線するための
内部端子部と、外部回路への接続のための外部端子部
と、前記内部端子部と外部端子部とを一体的に連結する
リード部とを略平面内に複数個、それぞれ互いに独立し
て配置し、且つ、内部端子部の半導体素子と接続するた
め端子面と、外部端子部の外部回路と接続するための端
子面とを、互いに異なる面側に配設した回路部であっ
て、その一面を全て、内部端子部の端子面に沿う一平面
上に設け、内部端子部、リード部は、外部端子部より薄
肉に形成され、外部端子部の端子面は、前記一平面側で
ない、リード部の面より突出されている回路部を設けた
もので、半導体素子は、半導体素子の端子部とは反対の
面を、回路部の内部端子部より内側の内部端子部の端子
面側の面において、回路部に絶縁層を介して接着固定し
て回路部に搭載され、半導体素子の端子部と回路部の内
部端子部の端子面とをワイヤにて電気的に接続してお
り、且つ、回路部の外部端子部の一部を外部に露出さ
せ、樹脂封止した樹脂封止型半導体装置である、または
前記樹脂封止型半導体装置の外部に露出した外部端子部
の面に、回路基板等への実装のための半田からなる外部
電極を設けた樹脂封止型半導体装置であることにより、
これを達成している。そして、一面を内部端子部の端子
面に沿い、且つ、外部端子部に接続し、内部に延びる、
外部端子部より薄肉の半導体素子搭載用リードを設け、
半導体素子は、半導体素子の端子部とは反対の面を、絶
縁層を介して接着固定して、少なくとも半導体素子搭載
用リードに搭載されていることにより、半導体素子の搭
載を簡単に、且つ安定なものとできる。特に、樹脂封止
領域をほぼ半導体素子の外形寸法にあわせたＣＳＰ（Ｃ
ｈｉｐＳｉｚｅ Ｐａｃｋａｇｅ）とすることにより、
半導体装置の小型化に対応できる。
な構成にすることにより、半導体装置におけるチップの
占有率を上げ、半導体装置の小型化に対応できるものと
している。即ち、半導体装置の回路基板への実装面積を
低減し、回路基板への実装密度の向上を可能としてい
る。外部端子部に一体的に連結した外部電極部を半田ボ
ールにて形成することにより、ＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）タイプのようにすることもできる。
詳しくは、半導体素子の端子と電気的に結線するための
内部端子部と、外部回路への接続のための外部端子部
と、前記内部端子部と外部端子部とを一体的に連結する
リード部とを略平面内に複数個、それぞれ互いに独立し
て配置し、且つ、内部端子部の半導体素子と接続するた
め端子面と、外部端子部の外部回路と接続するための端
子面とを、互いに異なる面側に配設した回路部であっ
て、その一面を全て、内部端子部の端子面に沿う一平面
上に設け、内部端子部、リード部は、外部端子部より薄
肉に形成され、外部端子部の端子面は、前記一平面側で
ない、リード部の面より突出されている回路部を設けた
もので、半導体素子は、半導体素子の端子部とは反対の
面を、回路部の内部端子部より内側の内部端子部の端子
面側の面において、回路部に絶縁層を介して接着固定し
て回路部に搭載され、半導体素子の端子部と回路部の内
部端子部の端子面とをワイヤにて電気的に接続してお
り、且つ、回路部の外部端子部の一部を外部に露出さ
せ、樹脂封止した樹脂封止型半導体装置である、または
前記樹脂封止型半導体装置の外部に露出した外部端子部
の面に、回路基板等への実装のための半田からなる外部
電極を設けた樹脂封止型半導体装置であることにより、
これを達成している。そして、一面を内部端子部の端子
面に沿い、且つ、外部端子部に接続し、内部に延びる、
外部端子部より薄肉の半導体素子搭載用リードを設け、
半導体素子は、半導体素子の端子部とは反対の面を、絶
縁層を介して接着固定して、少なくとも半導体素子搭載
用リードに搭載されていることにより、半導体素子の搭
載を簡単に、且つ安定なものとできる。特に、樹脂封止
領域をほぼ半導体素子の外形寸法にあわせたＣＳＰ（Ｃ
ｈｉｐＳｉｚｅ Ｐａｃｋａｇｅ）とすることにより、
半導体装置の小型化に対応できる。
【０００７】本発明の回路部材は、上記のような構成に
することにより、上記本発明の樹脂封止型半導体装置の
製造に用いられるものであるが、ハーフエッチング加工
を併う通常のエッチング工程で作製することができる。
することにより、上記本発明の樹脂封止型半導体装置の
製造に用いられるものであるが、ハーフエッチング加工
を併う通常のエッチング工程で作製することができる。
【０００８】
【発明の実施の形態】本発明の樹脂封止型半導体装置を
図に基づいて説明する。図１は本発明の樹脂封止型半導
体装置の実施の形態の１例を示したもので、図１（ａ）
はその概略断面図であり、図１（ｂ）は外部電極側（図
１（ａ）のＡ０側）からみた図であり、図２は図１に示
す半導体装置の外部電極側および側面部を分かり易く示
した斜視図である。図３は図１に示す半導体装置の変形
例の断面図であり、図４は本発明の回路部材の概略図で
ある。図１、図２、図３、図４中、１００、１０１、１
０３は樹脂封止型半導体装置、１１０は半導体素子、１
１１は端子（パッド）、１２０は絶縁層、１２３は絶縁
性フィルム、１２５は接着剤層、１３０は回路部材、１
３０Ａは回路部、１３０Ｓは素材面、１３１は内部端子
部、１３１Ｓは端子面、１３２は外部端子部、１３２Ｓ
は端子面、１３３はリード、１３４は接続リード、１３
５は半導体素子搭載用リード、１３６は枠部、１４０は
ワイヤ、１５０は封止用樹脂、１６０は銀めっき、１７
０は半田からなる外部電極である。図１に示す樹脂封止
型半導体装置１００は、図４（ａ）に示す回路部材１３
０の点線内領域部Ｂ２のみを回路部１３０Ａとして樹脂
封止して用い、且つ回路部材１３０のそれ以外の部分は
分離して使用しないものであり、半導体素子１１０を、
端子（パッド）１１１側と反対の面側にて、回路部１３
０Ａの内部端子１３１の端子面１３１Ｓに沿う平面に、
絶縁層１２０を介して搭載し、半導体素子１１０の端子
（パッド）１１１と内部端子部１３１の端子面１３１Ｓ
とをワイヤ１４０にて電気的に接続し、且つ、外部端子
１３２の一部を外部に露出させ、全体を封止用樹脂１５
０で樹脂封止している。そして、外部に露出した外部端
子部の面１３２Ｓに、回路基板等への実装のための半田
からなる外部電極１７０を設けている。尚、端子面１３
１Ｓ表面にはワイヤボンディングのための銀めっき１６
０が施されてある。また、図１に示す半導体装置１００
は、図４に示す回路部材１３０を用いているため、接続
リード１３４をその内部に残す。
図に基づいて説明する。図１は本発明の樹脂封止型半導
体装置の実施の形態の１例を示したもので、図１（ａ）
はその概略断面図であり、図１（ｂ）は外部電極側（図
１（ａ）のＡ０側）からみた図であり、図２は図１に示
す半導体装置の外部電極側および側面部を分かり易く示
した斜視図である。図３は図１に示す半導体装置の変形
例の断面図であり、図４は本発明の回路部材の概略図で
ある。図１、図２、図３、図４中、１００、１０１、１
０３は樹脂封止型半導体装置、１１０は半導体素子、１
１１は端子（パッド）、１２０は絶縁層、１２３は絶縁
性フィルム、１２５は接着剤層、１３０は回路部材、１
３０Ａは回路部、１３０Ｓは素材面、１３１は内部端子
部、１３１Ｓは端子面、１３２は外部端子部、１３２Ｓ
は端子面、１３３はリード、１３４は接続リード、１３
５は半導体素子搭載用リード、１３６は枠部、１４０は
ワイヤ、１５０は封止用樹脂、１６０は銀めっき、１７
０は半田からなる外部電極である。図１に示す樹脂封止
型半導体装置１００は、図４（ａ）に示す回路部材１３
０の点線内領域部Ｂ２のみを回路部１３０Ａとして樹脂
封止して用い、且つ回路部材１３０のそれ以外の部分は
分離して使用しないものであり、半導体素子１１０を、
端子（パッド）１１１側と反対の面側にて、回路部１３
０Ａの内部端子１３１の端子面１３１Ｓに沿う平面に、
絶縁層１２０を介して搭載し、半導体素子１１０の端子
（パッド）１１１と内部端子部１３１の端子面１３１Ｓ
とをワイヤ１４０にて電気的に接続し、且つ、外部端子
１３２の一部を外部に露出させ、全体を封止用樹脂１５
０で樹脂封止している。そして、外部に露出した外部端
子部の面１３２Ｓに、回路基板等への実装のための半田
からなる外部電極１７０を設けている。尚、端子面１３
１Ｓ表面にはワイヤボンディングのための銀めっき１６
０が施されてある。また、図１に示す半導体装置１００
は、図４に示す回路部材１３０を用いているため、接続
リード１３４をその内部に残す。
【０００９】回路部１３０Ａは、図４（ａ）に示すよう
に、半導体素子１１０の端子１１１と電気的に結線する
ための内部端子部１３１と、外部回路への接続のための
外部端子部１３２と、内部端子部１３１と外部端子部１
３２とを一体的に連結するリード部１３３と、接続用リ
ード１３４とを略一平面内に複数個、それぞれ互いに独
立して配置するものである。尚、図４（ｂ）は、図４
（ａ）のＢ１領域を分かり易く示した斜視図である。回
路部１３０Ａは、図４（ｂ）に示すように、内部端子部
の端子面１３１Ｓ側の面を全て、素材面１３０Ｓとし、
略一平面上に形成されており、内部端子部１３１の端子
面１３１Ｓと外部端子部１３２の外部回路と接続するた
めの端子面１３２Ｓとを、回路部１３０Ａの互いに回路
部の異なる面側に設けている。そして、内部端子部１３
１、リード部１３３、接続リード部１３４は、外部端子
部１３２より薄肉に形成され、外部端子部１３２の端子
面１３２Ｓは、前記一平面側でない、端子部の面、リー
ド部の面、接続リードの面より突出されている。尚、図
４に示す回路部材１３０では、外部端子部１３２は回路
部材１３０の素材の厚さに形成され、内部端子部１３
１、リード部１３３、接続リード部１３４は、回路部材
１３０の素材の厚差より薄肉に形成されている。そし
て、内部端子部１３１の端子面１３１Ｓがある面（素材
面１３０Ｓ）と、半導体素子１１０の端子部１１１側と
反対の面とが絶縁層１２０を介して接着固定されてい
る。
に、半導体素子１１０の端子１１１と電気的に結線する
ための内部端子部１３１と、外部回路への接続のための
外部端子部１３２と、内部端子部１３１と外部端子部１
３２とを一体的に連結するリード部１３３と、接続用リ
ード１３４とを略一平面内に複数個、それぞれ互いに独
立して配置するものである。尚、図４（ｂ）は、図４
（ａ）のＢ１領域を分かり易く示した斜視図である。回
路部１３０Ａは、図４（ｂ）に示すように、内部端子部
の端子面１３１Ｓ側の面を全て、素材面１３０Ｓとし、
略一平面上に形成されており、内部端子部１３１の端子
面１３１Ｓと外部端子部１３２の外部回路と接続するた
めの端子面１３２Ｓとを、回路部１３０Ａの互いに回路
部の異なる面側に設けている。そして、内部端子部１３
１、リード部１３３、接続リード部１３４は、外部端子
部１３２より薄肉に形成され、外部端子部１３２の端子
面１３２Ｓは、前記一平面側でない、端子部の面、リー
ド部の面、接続リードの面より突出されている。尚、図
４に示す回路部材１３０では、外部端子部１３２は回路
部材１３０の素材の厚さに形成され、内部端子部１３
１、リード部１３３、接続リード部１３４は、回路部材
１３０の素材の厚差より薄肉に形成されている。そし
て、内部端子部１３１の端子面１３１Ｓがある面（素材
面１３０Ｓ）と、半導体素子１１０の端子部１１１側と
反対の面とが絶縁層１２０を介して接着固定されてい
る。
【００１０】接続リード１３４は、半導体装置作製の際
に、図４（ａ）に示す回路部材１３０の枠部１３６と分
離し易いように、外部端子部１３２よりも薄肉に形成す
る。
に、図４（ａ）に示す回路部材１３０の枠部１３６と分
離し易いように、外部端子部１３２よりも薄肉に形成す
る。
【００１１】回路部１３０Ａの材質としては４２合金
（Ｎｉ４２％のＦｅ合金）、銅合金等が用いられ、絶縁
層１２０としては、図１に示すように絶縁性フィルム１
２３の両側に接着剤層１２５を設けたものや、市販のダ
イアタッチ剤が用いられる。
（Ｎｉ４２％のＦｅ合金）、銅合金等が用いられ、絶縁
層１２０としては、図１に示すように絶縁性フィルム１
２３の両側に接着剤層１２５を設けたものや、市販のダ
イアタッチ剤が用いられる。
【００１２】図１に示す樹脂封止型半導体装置１００に
おいては、内部端子部１３１は、半導体素子の各辺（四
辺）に沿い、半導体素子領域の外側にそれぞれ設けられ
ている。そして、回路部１３０Ａの上に絶縁層１２０を
介して半導体素子１１０が載った構造で、ＣＯＬ（Ｃｈ
ｉｐ Ｏｎ Ｌｅａｄ）と言われる。また、図１に示す
樹脂封止型半導体装置１００においては、樹脂封止領域
を、半導体素子のサイズにほぼあわせた構造で、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と言われるも
のである。尚、本発明の樹脂封止型半導体装置の実施の
形態としては、上記図１に示す、ＣＯＬタイプ、ＣＳＰ
タイプに特に限定されることはない。
おいては、内部端子部１３１は、半導体素子の各辺（四
辺）に沿い、半導体素子領域の外側にそれぞれ設けられ
ている。そして、回路部１３０Ａの上に絶縁層１２０を
介して半導体素子１１０が載った構造で、ＣＯＬ（Ｃｈ
ｉｐ Ｏｎ Ｌｅａｄ）と言われる。また、図１に示す
樹脂封止型半導体装置１００においては、樹脂封止領域
を、半導体素子のサイズにほぼあわせた構造で、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と言われるも
のである。尚、本発明の樹脂封止型半導体装置の実施の
形態としては、上記図１に示す、ＣＯＬタイプ、ＣＳＰ
タイプに特に限定されることはない。
【００１３】次いで、図１に示す半導体装置の変形例を
挙げる。図３（ａ）に示すものは、図１に示す半導体装
置の回路部１３０Ａに半導体素子搭載用リード１３５を
設けた構造で、これにより、半導体素子の回路部への固
定を確実にできるものとしている。半導体素子搭載用リ
ード１３５は、一面を内部端子部１３１の端子面１３１
Ｓに沿い、外部端子部に接続し、内部に延びるもので、
外部端子部より薄肉に形成されている。また、図３
（ｂ）に示すものは、図１に示す半導体装置１００にお
いて半田ボールからなる外部電極を設けない形態のもの
で、半田ペースト等のプリント基板との接続部を形成し
たものである。
挙げる。図３（ａ）に示すものは、図１に示す半導体装
置の回路部１３０Ａに半導体素子搭載用リード１３５を
設けた構造で、これにより、半導体素子の回路部への固
定を確実にできるものとしている。半導体素子搭載用リ
ード１３５は、一面を内部端子部１３１の端子面１３１
Ｓに沿い、外部端子部に接続し、内部に延びるもので、
外部端子部より薄肉に形成されている。また、図３
（ｂ）に示すものは、図１に示す半導体装置１００にお
いて半田ボールからなる外部電極を設けない形態のもの
で、半田ペースト等のプリント基板との接続部を形成し
たものである。
【００１４】次に、本発明の回路部材を図に基づいて説
明する。図４は本発明の回路部材の１例を示したもの
で、前述の通り、図４（ａ）は平面図、図４（ｂ）は、
図４（ａ）のＢ１部を拡大して示した拡大斜視図であ
る。尚、図４中の点線領域Ｂ２は、回路部材の半導体装
置作製の際に、樹脂封止して用いられる領域で、点線外
側の領域は最終的には分離除去される。図４に示す回路
部材１３０は、本発明の半導体装置の作製に用いられる
ものであり、図４（ａ）に示すように、半導体素子の端
子と電気的に結線するための内部端子部１３１と、外部
回路への接続のための外部端子部１３２と、内部端子部
１３１と外部端子部１３２とを一体的に連結するリード
部１３３とを有し、これらを略平面内に複数個、それぞ
れ互いに独立して配置し、且つ、前記リード部１３３と
は異なる接続リード１３４を介して内部端子部１３２と
一体的に連結し、これらの外側で、全体を保持する外枠
部１３６とを備え、且つ内部端子部１３１の端子面１３
１Ｓおよび外部端子部１３２の端子面１３２Ｓとを、互
いに異なる面側に設けている。そして、内部端子部１３
１の端子面１３１Ｓ側の、回路部材１３０の面は、全て
素材面１３０Ｓで、内部端子部１３１、リード部１３３
および接続リード部１３４は、回路部材の素材の板厚よ
りも薄肉に形成され、外部端子部１３２は、回路部材の
素材の板厚に形成されており、外部端子部１３２の外部
回路と接続する側の端子面１３２Ｓは、内部端子部の端
子面１３１Ｓとは反対側に形成され、素材面側でないリ
ード部の面１３３の面や接続リード部１３４の面より突
出されている。更に、内部端子部１３１は、半導体素子
搭載領域の外側に、形成されている。回路部材１３０の
材質としては４２合金（Ｎｉ４２％のＦｅ合金）、銅合
金等が用いられ、通常のリードフレームと同様、エッチ
ングにより外形加工できる。
明する。図４は本発明の回路部材の１例を示したもの
で、前述の通り、図４（ａ）は平面図、図４（ｂ）は、
図４（ａ）のＢ１部を拡大して示した拡大斜視図であ
る。尚、図４中の点線領域Ｂ２は、回路部材の半導体装
置作製の際に、樹脂封止して用いられる領域で、点線外
側の領域は最終的には分離除去される。図４に示す回路
部材１３０は、本発明の半導体装置の作製に用いられる
ものであり、図４（ａ）に示すように、半導体素子の端
子と電気的に結線するための内部端子部１３１と、外部
回路への接続のための外部端子部１３２と、内部端子部
１３１と外部端子部１３２とを一体的に連結するリード
部１３３とを有し、これらを略平面内に複数個、それぞ
れ互いに独立して配置し、且つ、前記リード部１３３と
は異なる接続リード１３４を介して内部端子部１３２と
一体的に連結し、これらの外側で、全体を保持する外枠
部１３６とを備え、且つ内部端子部１３１の端子面１３
１Ｓおよび外部端子部１３２の端子面１３２Ｓとを、互
いに異なる面側に設けている。そして、内部端子部１３
１の端子面１３１Ｓ側の、回路部材１３０の面は、全て
素材面１３０Ｓで、内部端子部１３１、リード部１３３
および接続リード部１３４は、回路部材の素材の板厚よ
りも薄肉に形成され、外部端子部１３２は、回路部材の
素材の板厚に形成されており、外部端子部１３２の外部
回路と接続する側の端子面１３２Ｓは、内部端子部の端
子面１３１Ｓとは反対側に形成され、素材面側でないリ
ード部の面１３３の面や接続リード部１３４の面より突
出されている。更に、内部端子部１３１は、半導体素子
搭載領域の外側に、形成されている。回路部材１３０の
材質としては４２合金（Ｎｉ４２％のＦｅ合金）、銅合
金等が用いられ、通常のリードフレームと同様、エッチ
ングにより外形加工できる。
【００１５】次いで、図４に示す回路部材１３０の製造
方法の１例を、図５に基づいて説明する。尚、図５は、
説明を分かり易くするため、図４（ａ）に示す一点鎖線
Ｂ３−Ｂ４における断面のみを示している。先ず、４２
合金（Ｎｉ４２％のＦｅ合金）等からなる、回路部材の
素材である厚さ０．２ｍｍ程度の板材５１０を準備し、
板材５１０の両面を脱脂等を行い良く洗浄処理した（図
５（ａ））後、板材５１０の両面に感光性のレジスト５
２０を塗布し、乾燥する。（図５（ｂ）） 次いで、板材５１０の両面から所定のパターン版を用い
てレジストの所定の部分のみに露光を行った後、現像処
理し、レジストパターン５２１、５２２を形成する。
（図５（ｃ）） 内部端子部１３１、リード部１３３、接続リード部１３
４の形成領域においては、板材の一面側にレジストが覆
われていない。尚、レジストとてしは、特に限定はされ
ないが、重クロム酸カリウムを感光材としたガゼイン系
のレジストや、東京応化株式会社製のネガ型液状レジス
ト（ＰＭＥＲレジスト）等が使用できる。次いで、レジ
ストパターンを耐腐蝕性膜として、板材５１０の両面か
ら腐蝕液にてエッチングを行う。内部端子部、リード
部、接続リード部の形成領域においては、板材の一面側
のレジストが覆われていない為、片側からのみエッチン
グが進行する。（これを、ここではハーフエッチングと
言っている。） 板材５１０の表裏のエッチング量を加減することによ
り、薄肉部（内部端子部１３１）の厚さを調整すること
ができる。エッチングは、通常、腐蝕液として塩化第二
鉄水溶液を用い、板材の両面からスプレイエッチングに
て行う。エッチングにより、途中図５（ｄ）のようにな
り、更にエッチングが進行して、内部端子部１３１間が
分離された状態で、一面を板材５１０の素材面５１０Ｓ
とした状態で、内部端子部１３１、リード部１３３、接
続リード部１３４を板材５１０の素材の厚さより薄肉
に、且つ外部端子部１３２、外枠部１３６を板材５１０
の素材の厚さと同じ厚さに形成される。（図５（ｅ）） 次いで、レジストを剥離した後、図４に示す回路部材１
３０が得られる。（図５（ｆ）） 尚、生産性の面から、エッチング加工する際、複数個面
付けした状態で上記の工程を行う。
方法の１例を、図５に基づいて説明する。尚、図５は、
説明を分かり易くするため、図４（ａ）に示す一点鎖線
Ｂ３−Ｂ４における断面のみを示している。先ず、４２
合金（Ｎｉ４２％のＦｅ合金）等からなる、回路部材の
素材である厚さ０．２ｍｍ程度の板材５１０を準備し、
板材５１０の両面を脱脂等を行い良く洗浄処理した（図
５（ａ））後、板材５１０の両面に感光性のレジスト５
２０を塗布し、乾燥する。（図５（ｂ）） 次いで、板材５１０の両面から所定のパターン版を用い
てレジストの所定の部分のみに露光を行った後、現像処
理し、レジストパターン５２１、５２２を形成する。
（図５（ｃ）） 内部端子部１３１、リード部１３３、接続リード部１３
４の形成領域においては、板材の一面側にレジストが覆
われていない。尚、レジストとてしは、特に限定はされ
ないが、重クロム酸カリウムを感光材としたガゼイン系
のレジストや、東京応化株式会社製のネガ型液状レジス
ト（ＰＭＥＲレジスト）等が使用できる。次いで、レジ
ストパターンを耐腐蝕性膜として、板材５１０の両面か
ら腐蝕液にてエッチングを行う。内部端子部、リード
部、接続リード部の形成領域においては、板材の一面側
のレジストが覆われていない為、片側からのみエッチン
グが進行する。（これを、ここではハーフエッチングと
言っている。） 板材５１０の表裏のエッチング量を加減することによ
り、薄肉部（内部端子部１３１）の厚さを調整すること
ができる。エッチングは、通常、腐蝕液として塩化第二
鉄水溶液を用い、板材の両面からスプレイエッチングに
て行う。エッチングにより、途中図５（ｄ）のようにな
り、更にエッチングが進行して、内部端子部１３１間が
分離された状態で、一面を板材５１０の素材面５１０Ｓ
とした状態で、内部端子部１３１、リード部１３３、接
続リード部１３４を板材５１０の素材の厚さより薄肉
に、且つ外部端子部１３２、外枠部１３６を板材５１０
の素材の厚さと同じ厚さに形成される。（図５（ｅ）） 次いで、レジストを剥離した後、図４に示す回路部材１
３０が得られる。（図５（ｆ）） 尚、生産性の面から、エッチング加工する際、複数個面
付けした状態で上記の工程を行う。
【００１６】次に、図１に示す半導体装置１００の製造
方法を、図６に基づいて簡単に説明する。先ず、図５の
ようにして外形加工して作製された、図４に示す回路部
材１３０を用意する。（６（ａ）） 次いで、洗浄処理等を施した後、内部端子部１３１の端
子面１３１Ｓ側に銀めっき処理を行い、銀めっき部１６
０を設ける。（図６（ｂ）） 尚、銀めっきに代え、金めっきやパラジウムめっきでも
良い。次いで、半導体素子１１０を、回路部材１３０の
内部端子部１３１形成領域の内側領域で、且つ、回路部
材１３０の内部端子部１３１の端子面１３１Ｓ側の素材
面１３０Ｓに、半導体素子の端子面１１１側とは反対側
の面で、絶縁層１２０を介して回路部材１３０と接着固
定（搭載）する。（図６（ｃ）） 絶縁層１２０は、図１（ａ）に示すように絶縁性フィル
ム１２３の両面に接着材層１２５をもうけた構造のもの
等が挙げられるが、これに代え、市販のダイアタッチ剤
を用いても良い。そして、半導体素子１１０の端子１１
１と、内部端子部１３１の端子面１３１Ｓ（銀めっき部
１６０）とをワイヤ１４０にて電気的に接続する。（図
６（ｄ）） この後、外部端子部１３２の一部を外部に露出させ、全
体を封止用樹脂１５０で樹脂封止する。（図６（ｅ）） 更に、露出した外部端子部１３２の端子面１３２Ｓに、
半田めっき等の表面処理剤を施した後、半田ボールから
なる外部電極１７０を形成する。（図６（ｆ）） 次いで、回路部材１３０の各接続リード１３４をプレス
により切断し、外枠部１３６を除去する。（図６
（ｇ）） また、半田ボールからなる外部電極１７０のかわりに、
スクリーン印刷による半田ペースト塗布などで回路基板
と半導体装置との接続に必要な量の半田が得られるよう
にしても良い。
方法を、図６に基づいて簡単に説明する。先ず、図５の
ようにして外形加工して作製された、図４に示す回路部
材１３０を用意する。（６（ａ）） 次いで、洗浄処理等を施した後、内部端子部１３１の端
子面１３１Ｓ側に銀めっき処理を行い、銀めっき部１６
０を設ける。（図６（ｂ）） 尚、銀めっきに代え、金めっきやパラジウムめっきでも
良い。次いで、半導体素子１１０を、回路部材１３０の
内部端子部１３１形成領域の内側領域で、且つ、回路部
材１３０の内部端子部１３１の端子面１３１Ｓ側の素材
面１３０Ｓに、半導体素子の端子面１１１側とは反対側
の面で、絶縁層１２０を介して回路部材１３０と接着固
定（搭載）する。（図６（ｃ）） 絶縁層１２０は、図１（ａ）に示すように絶縁性フィル
ム１２３の両面に接着材層１２５をもうけた構造のもの
等が挙げられるが、これに代え、市販のダイアタッチ剤
を用いても良い。そして、半導体素子１１０の端子１１
１と、内部端子部１３１の端子面１３１Ｓ（銀めっき部
１６０）とをワイヤ１４０にて電気的に接続する。（図
６（ｄ）） この後、外部端子部１３２の一部を外部に露出させ、全
体を封止用樹脂１５０で樹脂封止する。（図６（ｅ）） 更に、露出した外部端子部１３２の端子面１３２Ｓに、
半田めっき等の表面処理剤を施した後、半田ボールから
なる外部電極１７０を形成する。（図６（ｆ）） 次いで、回路部材１３０の各接続リード１３４をプレス
により切断し、外枠部１３６を除去する。（図６
（ｇ）） また、半田ボールからなる外部電極１７０のかわりに、
スクリーン印刷による半田ペースト塗布などで回路基板
と半導体装置との接続に必要な量の半田が得られるよう
にしても良い。
【００１７】
【実施例】更に、本発明の回路部材の実施例を挙げて、
図４に基づいて説明する。４２合金（Ｎｉ４２％のＦｅ
合金）からなり、外部端子部の厚さ０．２ｍｍ、内部端
子部の厚さを０．０５ｍｍとする、図４に示す回路部材
１３０を、図５に示す加工方法にて作製して得た後、図
６に示す半導体装置の作製方法により、図１に示す半導
体装置を作製したが、品質的には特に問題はなかった。
図４に基づいて説明する。４２合金（Ｎｉ４２％のＦｅ
合金）からなり、外部端子部の厚さ０．２ｍｍ、内部端
子部の厚さを０．０５ｍｍとする、図４に示す回路部材
１３０を、図５に示す加工方法にて作製して得た後、図
６に示す半導体装置の作製方法により、図１に示す半導
体装置を作製したが、品質的には特に問題はなかった。
【００１８】
【発明の効果】本発明は、上記のように、更なる樹脂封
止型半導体装置の高集積化、高機能化が求められる状況
のもと、半導体装置におけるチップの占有率を上げ、半
導体装置の小型化に対応させ、回路基板への実装面積を
低減できる、即ち、回路基板への実装密度を向上させる
ことができる導体装置の提供を可能としたものである。
止型半導体装置の高集積化、高機能化が求められる状況
のもと、半導体装置におけるチップの占有率を上げ、半
導体装置の小型化に対応させ、回路基板への実装面積を
低減できる、即ち、回路基板への実装密度を向上させる
ことができる導体装置の提供を可能としたものである。
【図１】本発明の樹脂封止型半導体装置の１例を示した
図
図
【図２】本発明の樹脂封止型半導体装置の１例の斜視図
【図３】本発明の樹脂封止型半導体装置の１例の変形例
の断面図
の断面図
【図４】本発明の回路部材を示した図
【図５】本発明の回路部材の製造工程図
【図６】本発明の樹脂封止型半導体装置の製造工程図
１００、１０１ 樹脂封止型半導体装置 １１０ 半導体素子 １１１ 端子（パッド） １２０ 絶縁層（絶縁性フィル
ム） １３０ 回路部材 １３０Ａ 回路部 １３０Ｓ 素材面 １３１ 内部端子部 １３１Ｓ 端子面 １３２ 外部端子部 １３２Ｓ 端子面 １３３ リード １３４ 接続リード １３５ 半導体素子搭載用リード
部 １３６ 枠部 １４０ ワイヤ １５０ 封止用樹脂 １６０ 銀めっき １７０ 半田からなる外部電極 ５１０ 板材 ５１０Ｓ 板材の素材面 ５２０ レジスト ５２１、５２２ レジストパターン
ム） １３０ 回路部材 １３０Ａ 回路部 １３０Ｓ 素材面 １３１ 内部端子部 １３１Ｓ 端子面 １３２ 外部端子部 １３２Ｓ 端子面 １３３ リード １３４ 接続リード １３５ 半導体素子搭載用リード
部 １３６ 枠部 １４０ ワイヤ １５０ 封止用樹脂 １６０ 銀めっき １７０ 半田からなる外部電極 ５１０ 板材 ５１０Ｓ 板材の素材面 ５２０ レジスト ５２１、５２２ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 八木 裕 東京都新宿区市谷加賀町一丁目１番１号 大日本印刷株式会社内
Claims (6)
- 【請求項１】 半導体素子の端子と電気的に結線するた
めの内部端子部と、外部回路への接続のための外部端子
部と、前記内部端子部と外部端子部とを一体的に連結す
るリード部とを略平面内に複数個、それぞれ互いに独立
して配置し、且つ、内部端子部の半導体素子と接続する
ための端子面と、外部端子部の外部回路と接続するため
の端子面とを、互いに異なる面側に配設した回路部であ
って、その一面を全て、内部端子部の端子面に沿う一平
面上に設け、内部端子部、リード部は、外部端子部より
薄肉に形成され、外部端子部の端子面は、前記一平面側
でない、リード部の面より突出されている回路部を設け
たもので、半導体素子は、半導体素子の端子部とは反対
の面を、回路部の内部端子部より内側の内部端子部の端
子面側の面において、回路部に絶縁層を介して接着固定
して回路部に搭載され、半導体素子の端子部と回路部の
内部端子部の端子面とをワイヤにて電気的に接続してお
り、且つ、回路部の外部端子部の一部を外部に露出さ
せ、樹脂封止した樹脂封止型半導体装置である、または
前記樹脂封止型半導体装置の外部に露出した外部端子部
の面に、回路基板等への実装のための半田からなる外部
電極を設けた樹脂封止型半導体装置であることを特徴と
する樹脂封止型半導体装置。 - 【請求項２】 請求項１において、一面を内部端子部の
端子面に沿い、且つ、外部端子部に接続し、内部に延び
る、外部端子部より薄肉の半導体素子搭載用リードを設
け、半導体素子は、半導体素子の端子部とは反対の面
を、絶縁層を介して接着固定して、少なくとも半導体素
子搭載用リードに搭載されていることを特徴とする樹脂
封止型半導体装置。 - 【請求項３】 請求項１ないし２において、樹脂封止領
域をほぼ半導体素子の外形寸法にあわせたＣＳＰ（Ｃｈ
ｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）としたことを特徴と
する樹脂封止型半導体装置。 - 【請求項４】 半導体素子の端子と電気的に結線するた
めの内部端子部と、外部回路への接続のための外部端子
部と、前記内部端子部と外部端子部とを一体的に連結す
るリード部とを有し、これらを略平面内に複数個、それ
ぞれ互いに独立して配置し、前記リード部に一体的に連
結した前記リード部とは異なる、接続リードを介してこ
れらの外側で、全体を保持する外枠部とを備え、且つ内
部端子部の端子面および外部端子の端子面とを、互いに
異なる面側に設けた樹脂封止型半導体装置用回路部材で
あり、回路部材の内部端子部の端子面側の面は全て素材
面で、内部端子部、リード部および接続リード部は、回
路部材の素材の板厚よりも薄肉に形成され、外部端子部
は、回路部材の素材の板厚に形成されており、外部端子
部の外部回路と接続する側の端子面は、素材面側でない
リード部の面や接続リード部の面より突出されているも
のであり、且つ、内部端子部は、半導体素子搭載領域の
外側に形成されていることを特徴とする回路部材。 - 【請求項５】 請求項４において、一面を素材面に沿
い、且つ、外部端子部に接続し、内部に延びる回路部材
の素材の板厚よりも薄肉な半導体素子搭載用リードを設
けていることを特徴とする回路部材。 - 【請求項６】 ハーフエッチング加工により、外形加工
したものであることを特徴とする請求項４ないし５記載
の回路部材。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247480A JPH1174411A (ja) | 1997-08-29 | 1997-08-29 | 樹脂封止型半導体装置とそれに用いられる回路部材 |
| KR1019980029271A KR100300666B1 (ko) | 1997-08-04 | 1998-07-21 | 수지밀봉형반도체장치와거기에사용되는회로부재및회로부재의제조방법 |
| US09/123,558 US6359221B1 (en) | 1997-08-04 | 1998-07-29 | Resin sealed semiconductor device, circuit member for use therein |
| US09/804,149 US6465734B2 (en) | 1997-08-04 | 2001-03-13 | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member |
| US09/987,855 US6658734B2 (en) | 1997-08-04 | 2001-11-16 | Method of manufacturing a circuit member for a resin-sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247480A JPH1174411A (ja) | 1997-08-29 | 1997-08-29 | 樹脂封止型半導体装置とそれに用いられる回路部材 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174411A true JPH1174411A (ja) | 1999-03-16 |
Family
ID=17164095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9247480A Pending JPH1174411A (ja) | 1997-08-04 | 1997-08-29 | 樹脂封止型半導体装置とそれに用いられる回路部材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174411A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1189279A1 (en) * | 2000-03-13 | 2002-03-20 | Dai Nippon Printing Co., Ltd. | Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member |
| KR100404062B1 (ko) * | 2000-05-24 | 2003-11-03 | 산요덴키가부시키가이샤 | 판상체 및 반도체 장치의 제조 방법 |
| KR100457421B1 (ko) * | 1999-12-16 | 2004-11-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
-
1997
- 1997-08-29 JP JP9247480A patent/JPH1174411A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457421B1 (ko) * | 1999-12-16 | 2004-11-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| EP1189279A1 (en) * | 2000-03-13 | 2002-03-20 | Dai Nippon Printing Co., Ltd. | Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member |
| EP1189279A4 (en) * | 2000-03-13 | 2006-04-12 | Dainippon Printing Co Ltd | SEMICONDUCTOR SEMICONDUCTOR DEVICE WITH RESIN ENVELOPE, CIRCUIT MEMBER FOR THIS DEVICE, AND METHOD FOR MANUFACTURING THE CIRCUIT MEMBER |
| US7307347B2 (en) | 2000-03-13 | 2007-12-11 | Dai Nippon Printing Co., Ltd. | Resin-encapsulated package, lead member for the same and method of fabricating the lead member |
| KR100404062B1 (ko) * | 2000-05-24 | 2003-11-03 | 산요덴키가부시키가이샤 | 판상체 및 반도체 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4549491B2 (ja) | 樹脂封止型半導体装置 | |
| US6465734B2 (en) | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member | |
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| JPH10335566A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP5850347B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JPH1140720A (ja) | 回路部材および該回路部材を用いた樹脂封止型半導体装置 | |
| JPH1154663A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 | |
| JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP4357728B2 (ja) | 樹脂封止型半導体装置 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP2001007274A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP3908695B2 (ja) | 樹脂封止型半導体装置 | |
| JP4068729B2 (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP2005260271A (ja) | 樹脂封止型半導体装置用の回路部材 | |
| JPH11111749A (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH1056122A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材 | |
| JPH08335661A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070105 |