JPH11111749A - 半導体装置とそれに用いられる回路部材およびそれらの製造方法 - Google Patents
半導体装置とそれに用いられる回路部材およびそれらの製造方法Info
- Publication number
- JPH11111749A JPH11111749A JP28799397A JP28799397A JPH11111749A JP H11111749 A JPH11111749 A JP H11111749A JP 28799397 A JP28799397 A JP 28799397A JP 28799397 A JP28799397 A JP 28799397A JP H11111749 A JPH11111749 A JP H11111749A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- die pad
- pad portion
- circuit member
- internal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
Landscapes
- Wire Bonding (AREA)
Abstract
回路基板への実装密度を向上させることができ、さら
に、多ピン化への対応が可能な樹脂封止型の半導体装置
と、この半導体装置に用いられる回路部材、および、こ
れら回路部材と半導体装置の製造方法を提供する。 【解決手段】 表面側に内部端子を裏面側に外部端子を
表裏一体的に有し内部端子面が略一平面上に位置するよ
うに電気的に独立して配設された複数の端子部と、ダイ
パッド部と、ダイパッド部の裏面に回路形成面側を電気
的に絶縁して固着された半導体素子と、端子部の内部端
子と半導体素子の端子とを電気的に接続するボンディン
グワイヤとを有し、上記のダイパッド部が端子部の内部
端子側へ突出して内部端子面に対し表面側が段差をなす
ようにし、各端子部の外部端子の一部を外部に露出させ
るように樹脂材料で端子部、ダイパッド部、半導体素子
およびボンディングワイヤを封止して半導体装置とす
る。
Description
た樹脂封止型の半導体装置とそれに用いられる回路部材
およびそれらの製造方法に関する。
技術の進歩、電気機器の高性能化と軽薄短小化の傾向
(時流)から、LSIのASICに代表されるように、
ますます高集積化、高機能化になってきている。
型の半導体装置においても、その開発のトレンドが、S
OJ(Small Outline J−Leaded
Package)やQFP(Quad Flat P
ackage)のような表面実装型のパッケージを経
て、TSOP(Thin Small Outline
Package)の開発による薄型化を主軸としたパッ
ケージの小型化へ、さらにはパッケージ内部の3次元化
によるチップ収納効率向上を目的としたLOC(Lea
d On Chip)の構造へと進展してきた。
半導体装置パッケージには、高集積化、高機能化ととも
に、更に一層の多ピン化、薄型化、小型化が求められて
おり、上記従来のパッケージにおいても半導体素子外周
部分のリードの引き回しがあるため、パッケージの小型
化に限界が見えてきた。
ては、リードの引き回し、ピンピッチの点で、多ピン化
に対しても限界が見えてきた。
れたものであり、半導体素子の占有率が高く小型化が可
能で、回路基板への実装密度を向上させることができ、
さらに、多ピン化への対応が可能な樹脂封止型の半導体
装置と、この半導体装置に用いられる回路部材、およ
び、これら回路部材と半導体装置の製造方法を提供する
ことを目的とする。
るために、本発明の半導体装置は、表面側に内部端子を
裏面側に外部端子を表裏一体的に有し内部端子面が略一
平面上に位置するように電気的に独立して配設された複
数の端子部と、前記端子部の内部端子側へ突出して内部
端子面に対し表面側が段差をなすように設けられたダイ
パッド部と、該ダイパッド部の裏面に回路形成面側が電
気的に絶縁して固着された半導体素子と、各端子部の内
部端子と半導体素子の端子とを電気的に接続するボンデ
ィングワイヤと、各端子部の外部端子の一部を外部に露
出させるように前記端子部、ダイパッド部、半導体素子
およびボンディングワイヤを封止する封止部材と、を備
えるような構成とした。
ッドの表面側の少なくとも一部が外部に露出しているよ
うな構成とした。
出している外部端子に半田からなる外部電極を設けたよ
うな構成とした。
部材から各々接続リードを介して相互に独立して配設さ
れた複数の端子部と、前記外枠部材から接続リードを介
して配設されたダイパッド部とを備え、各端子部は表面
側に内部端子を裏面側に外部端子を表裏一体的に有する
とともに、各端子部の内部端子面は略一平面上に位置
し、前記ダイパッド部は前記内部端子面側へ突出してそ
の表面側が前記内部端子面に対して段差をなす位置にあ
るような構成とした。
ド部の裏面側に電気絶縁性の両面接着テープが設けられ
ているような構成とした。
板をエッチングして、表面側に内部端子を裏面側に外部
端子を表裏一体的に有する複数の端子部と、ダイパッド
部と、各端子部が相互に独立して接続リードを介して一
体的に連結され、かつ、前記ダイパッド部が接続リード
を介して一体的に連結された外枠部材とを備えた回路部
材用パターンを作成した後、該回路部材用パターンのダ
イパッド部を端子部の内部端子面側へ突出させ、ダイパ
ッド部の表面側が内部端子面に対して段差をなす位置に
加工するような構成とした。
らに、ダイパッド部の裏面側に電気絶縁性の両面接着テ
ープを貼り付けるような構成とした。
製造方法により製造した回路部材のダイパッド部の裏面
側に半導体素子の回路形成面側を電気的に絶縁して固着
することにより搭載する半導体素子搭載工程と、回路部
材の内部端子と半導体素子の端子とをボンディングワイ
ヤで電気的に接続するワイヤボンディング工程と、外部
端子の一部を外部に露出させ、前記端子部、ダイパッド
部、半導体素子およびボンディングワイヤを樹脂材料で
封止する封止工程と、回路部材の各接続リードを切断
し、外枠部材を除去する外枠部材分離除去工程と、を備
えるような構成とした。
パッド部の表面側との間の段差により、ダイパッド部裏
面側に回路形成面が固着された半導体素子の端子と内部
端子とを電気的に接続するボンディングワイヤのループ
高さの許容が大きくなり、また、上記ダイパッド部が半
導体素子の回路形成面で発生した熱の放熱板の作用をな
し、さらに、外部端子に半田電極を形成することによ
り、BGA(BallGrid Array)タイプの
半導体装置が可能となり取扱性、ショート防止性が向上
する。
て図面を参照して説明する。
す平面図、図2は図1に示される回路部材のII−II線に
おける縦断面図である。図1および図2において、本発
明の回路部材1は、外枠部材2と、この外枠部材2から
接続リード3を介して相互に独立して配設された複数の
端子部4と、外枠部材2から接続リード8を介して配設
されたダイパッド部6とを備えるものである。
状が矩形であり、各接続リード3は外枠部材2の内側開
口の各辺から同一平面内に突設されている。
れ、表面側に内部端子4Aを裏面側に外部端子4Bを表
裏一体的に有している。図示例では、内部端子4A上に
銀めっき層5が設けられており、各内部端子4A面は同
一平面(図2に1点鎖線P1で示される面)上に位置し
ている。
の各隅部から延設された4本の接続リード8に支持され
ている。そして、このダイパッド部6は内部端子4A面
側(図2において上方向)へ突出しており、ダイパッド
部6の表面側6aのなす面(図2に1点鎖線P2で示さ
れる面)が内部端子4A面に対して段差Gをなすように
構成されている。この段差Gの大きさは、例えば、10
0〜500μm程度の範囲内で設定することができる。
(Ni42%のFe合金)、銅、銅合金等とすることが
できる。
るように、ダイパッド部6の裏面側6bに電気絶縁性の
両面接着テープ7を設けた回路部材1´であってもよ
い。両面接着テープ7は、電気絶縁性のベースフィルム
の両面に接着剤層を備えたもの、例えば、ユーピレック
ス(宇部興産(株)製の電気絶縁性のベースフィルム)
の両面にRXF((株)巴川製紙所製の接着剤)層を備
えたUX1W((株)巴川製紙所製)のような両面接着
テープを使用することができる。
使用した本発明の半導体装置の一実施形態を示す平面
図、図5は図4に示される半導体装置のV−V線におけ
る縦断面図である。図4および図5において、本発明の
半導体装置11は、ダイパッド部6の裏面側6bに、電
気絶縁性の両面接着テープ7を用いて半導体素子12が
固着されており、半導体素子12の回路形成面がダイパ
ッド部6の裏面側6bに対向している。この半導体素子
12の各端子12aは、端子部4の内部端子4A(銀め
っき層5)にボンディングワイヤ14によって接続され
ている。
させるように端子部4、ダイパッド部6、半導体素子1
2およびボンディングワイヤ14が封止部材16により
封止されている。封止部材16は、封止型半導体装置に
使用されている公知の樹脂材料を用いて形成することが
できる。図示例では、外部に露出している外部端子4B
に、半田からなる外部電極18が設けられている。これ
により、BGA(Ball Grid Array)タ
イプの半導体装置となっている。
するために、図4では封止部材16を省略し、図5では
封止部材16を仮想線(2点鎖線)で示している。
ド部6が半導体素子12の放熱板の作用をなす。すなわ
ち、半田からなる外部電極18を介して半導体装置11
を回路基板に実装した状態で、半導体素子12の回路形
成面で発生した熱は熱伝導率の高いダイパッド部6へ伝
わり、半導体装置11の上部に流れる冷却風により効率
よく除去されるので、半導体装置11は放熱性が極めて
良好なものとなる。また、本発明では、半導体装置の放
熱性をより向上させるため、図6に示されるように、ダ
イパッド部6の表面側6aが外部に露出するように封止
部材16を設けてもよい。
子4A面(図5に1点鎖線P1で示される面)とダイパ
ッド部6の表面側6a(図5に1点鎖線P2で示される
面)との間の段差Gにより、ダイパッド部6の裏面側6
bに固着された半導体素子12の回路形成面が、端子部
4の内部端子4A面と略同一面となるので、半導体素子
12の端子と内部端子4Aとを電気的に接続するボンデ
ィングワイヤ14のループ高さの許容が大きいものとな
る。
1における端子数、端子配列等は例示であり、本発明の
回路部材および半導体装置がこれに限定されないことは
勿論である。
て説明する。
の回路部材1を例とした本発明の回路部材の製造方法の
一実施形態を示す工程図である。各工程は、上記の図2
に対応する回路部材の縦断面図で示してある。
裏に感光性レジストを塗布、乾燥し、これを所望のフォ
トマスクを介して露光した後、現像してレジストパター
ン22A,22Bを形成する(図7(A))。導電性基
板21としては、上述のように42合金(Ni42%の
Fe合金)、銅、銅合金等の金属基板(厚み100〜2
50μm)を使用することができ、この導電性基板21
は、両面を脱脂等を行い洗浄処理を施したものを使用す
ることが好ましい。また、感光性レジストとしては、従
来公知のものを使用することができる。
耐腐蝕膜として導電性基板21に腐蝕液でエッチングを
行う(図7(B))。腐蝕液は、通常、塩化第二鉄水溶
液を使用し、導電性基板21の両面からスプレーエッチ
ングにて行う。
を剥離して除去することにより、端子部4とダイパッド
部6がそれぞれ接続リード3と接続リード8(図示せ
ず)により外枠部材2に一体的に連結された回路部材用
パターンが得られる(図7(C))。この回路部材用パ
ターンでは、図から明らかなように、内部端子4A面と
ダイパッド部6の表面側6aとは、同一平面内にある。
めっき層5を形成した後、所定の金型でダイパッド部6
を内部端子4A側へ突出させ、ダイパッド部6の表面側
6aと内部端子4A面との間に段差を形成する(図7
(D))。これにより、本発明の回路部材1が得られ
る。さらに、ダイパッド部6の裏面側6bに電気絶縁性
の両面接着テープ7を貼付することにより、回路部材1
´を得ることができる。
いて説明する。
の半導体装置の製造方法の一実施形態を示す工程図であ
る。各工程は、上記の図5に対応する半導体装置の縦断
面図で示してある。
方法により製造した回路部材1´を用い、この回路部材
1´のダイパッド部6の裏面側6bに半導体素子12の
回路形成面側を電気絶縁性の両面接着テープ7を介して
固着することにより、半導体素子12を搭載する(図8
(A)半導体素子搭載工程)。
回路部材の内部端子4Aの銀めっき層5とを、ボンディ
ングワイヤ14で電気的に接続する(図8(B)ワイヤ
ボンディング工程)。
させるようにして、端子部4、ダイパッド部6、半導体
素子12およびボンディングワイヤ14を封止部材16
で封止する(図8(C)封止工程)。
し外枠部材2を除去して、本発明の半導体装置11とす
る(図8(D)外枠部材分離除去工程)。その後、外部
に露出している外部端子4Bに半田からなる外部電極1
8を形成する。
詳細に説明する。 (回路部材の作製)導電性基板として厚み0.15mm
の銅板(古河電気工業(株)製EFTEC64T−1/
2H)を準備し、脱脂処理、洗浄処理を行った後、この
銅板の両面に紫外線硬化型レジスト(東京応化工業
(株)製OFPR1305)を掛け流し法により塗布し
て乾燥した。次いで、表面側および裏面側のレジスト層
をそれぞれ所定のフォトマスクを介して露光した後、現
像してレジストパターンを形成した。その後、銅板の両
面から塩化第二鉄水溶液を使用してスプレーエッチング
を行い、洗浄後、有機アルカリ溶液を用いてレジストパ
ターンを剥離除去した。
μm)を形成した後、所定の金型でダイパッド部を内部
端子面側へ突出させた。これにより、ダイパッド部の表
面側と内部端子の銀めっき層との間に約250μmの段
差を形成した。その後、このダイパッド部の裏面側に電
気絶縁性の両面接着テープ(巴川製紙所(株)製UH1
W)を貼り付けて回路部材とした。 (半導体装置の作製)上記の回路部材のダイパッド部裏
面側の両面接着テープに半導体素子(厚み約0.25m
m)の回路形成面側を圧着して加熱(140℃)するこ
とにより固着して半導体素子を搭載した。次いで、回路
部材の内部端子上の銀めっき層と搭載した半導体素子の
端子とを金線により結線し、その後、外部端子の一部を
外部に露出させるようにして、端子部、ダイパッド部、
半導体素子および金線を樹脂材料(日東電工(株)製M
P−7400)で封止した。
外枠部材を除去し、外部に露出している外部端子に半田
からなるボールを接着して外部電極を形成した。
端子数が80ピンであり、その外形寸法は10mm四方
と小型であり、かつ、厚みが0.8mmであり非常に薄
いものであった。
導体素子の占有率が高くなり小型化が可能となって回路
基板への実装密度を向上させることができ、また、ダイ
パッド部が半導体素子の回路形成面で発生する熱の放熱
板の作用をなすので、外部端子側にて半導体装置を回路
基板に実装した状態での半導体装置の放熱性が極めて良
好であり、さらに、内部端子面とダイパッド部の表面側
との間の段差により、ダイパッド部裏面側に回路形成面
が固着された半導体素子の端子と内部端子とを電気的に
接続するボンディングワイヤのループ高さの許容が大き
くなり、また、外部端子に半田電極を形成することによ
り、BGA(Ball Grid Array)タイプ
の半導体装置が可能となり、実装作業性、ショート防止
性が向上するとともにさらに、多ピン化への対応が可能
となり、本発明の回路部材を使用することにより、上記
のような効果を奏する半導体装置を容易に作製すること
ができ、このような本発明の回路部材および半導体装置
は、本発明の製造方法により簡便に製造することができ
る。
ある。
断面図である。
図である。
発明の半導体装置の一実施形態を示す平面図である。
縦断面図である。
面図である。
す工程図である。
示す工程図である。
Claims (8)
- 【請求項1】 表面側に内部端子を裏面側に外部端子を
表裏一体的に有し内部端子面が略一平面上に位置するよ
うに電気的に独立して配設された複数の端子部と、前記
端子部の内部端子側へ突出して内部端子面に対し表面側
が段差をなすように設けられたダイパッド部と、該ダイ
パッド部の裏面に回路形成面側が電気的に絶縁して固着
された半導体素子と、各端子部の内部端子と半導体素子
の端子とを電気的に接続するボンディングワイヤと、各
端子部の外部端子の一部を外部に露出させるように前記
端子部、ダイパッド部、半導体素子およびボンディング
ワイヤを封止する封止部材と、を備えることを特徴とす
る半導体装置。 - 【請求項2】 前記ダイパッド部の表面側の少なくとも
一部が外部に露出していることを特徴とする請求項1に
記載の半導体装置。 - 【請求項3】 外部に露出している外部端子に半田から
なる外部電極を設けたことを特徴とする請求項1または
請求項2に記載の半導体装置。 - 【請求項4】 外枠部材と、該外枠部材から各々接続リ
ードを介して相互に独立して配設された複数の端子部
と、前記外枠部材から接続リードを介して配設されたダ
イパッド部とを備え、各端子部は表面側に内部端子を裏
面側に外部端子を表裏一体的に有するとともに、各端子
部の内部端子面は略一平面上に位置し、前記ダイパッド
部は前記内部端子面側へ突出してその表面側が前記内部
端子面に対して段差をなす位置にあることを特徴とする
回路部材。 - 【請求項5】 前記ダイパッド部の裏面側に電気絶縁性
の両面接着テープが設けられていることを特徴とする請
求項4に記載の回路部材。 - 【請求項6】 導電性基板をエッチングして、表面側に
内部端子を裏面側に外部端子を表裏一体的に有する複数
の端子部と、ダイパッド部と、各端子部が相互に独立し
て接続リードを介して一体的に連結され、かつ、前記ダ
イパッド部が接続リードを介して一体的に連結された外
枠部材とを備えた回路部材用パターンを作成した後、該
回路部材用パターンのダイパッド部を端子部の内部端子
面側へ突出させ、ダイパッド部の表面側が内部端子面に
対して段差をなす位置に加工することを特徴とする回路
部材の製造方法。 - 【請求項7】 さらに、ダイパッド部の裏面側に電気絶
縁性の両面接着テープを貼り付けることを特徴とする請
求項6に記載の回路部材の製造方法。 - 【請求項8】 請求項6または請求項7に記載の製造方
法により製造した回路部材のダイパッド部の裏面側に半
導体素子の回路形成面側を電気的に絶縁して固着するこ
とにより搭載する半導体素子搭載工程と、回路部材の内
部端子と半導体素子の端子とをボンディングワイヤで電
気的に接続するワイヤボンディング工程と、外部端子の
一部を外部に露出させ、前記端子部、ダイパッド部、半
導体素子およびボンディングワイヤを樹脂材料で封止す
る封止工程と、回路部材の各接続リードを切断し、外枠
部材を除去する外枠部材分離除去工程と、を備えること
を特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28799397A JP3699573B2 (ja) | 1997-10-03 | 1997-10-03 | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
US09/052,984 US6201292B1 (en) | 1997-04-02 | 1998-04-01 | Resin-sealed semiconductor device, circuit member used therefor |
KR1019980011659A KR100297464B1 (ko) | 1997-04-02 | 1998-04-02 | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28799397A JP3699573B2 (ja) | 1997-10-03 | 1997-10-03 | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11111749A true JPH11111749A (ja) | 1999-04-23 |
JP3699573B2 JP3699573B2 (ja) | 2005-09-28 |
Family
ID=17724421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28799397A Expired - Fee Related JP3699573B2 (ja) | 1997-04-02 | 1997-10-03 | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3699573B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002037563A3 (en) * | 2000-10-31 | 2003-04-17 | Motorola Inc | A leadframe and semiconductor package |
KR100864781B1 (ko) * | 1999-06-30 | 2008-10-22 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
-
1997
- 1997-10-03 JP JP28799397A patent/JP3699573B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100864781B1 (ko) * | 1999-06-30 | 2008-10-22 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
KR100878939B1 (ko) * | 1999-06-30 | 2009-01-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
KR100885606B1 (ko) * | 1999-06-30 | 2009-02-24 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
US7777312B2 (en) | 1999-06-30 | 2010-08-17 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
US7804159B2 (en) | 1999-06-30 | 2010-09-28 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
US7821119B2 (en) | 1999-06-30 | 2010-10-26 | Renesas Electronics Corporation | Semiconductor device |
US8115298B2 (en) | 1999-06-30 | 2012-02-14 | Renesas Electronics Corporation | Semiconductor device |
US8637965B2 (en) | 1999-06-30 | 2014-01-28 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
US8969138B2 (en) | 1999-06-30 | 2015-03-03 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
US9484288B2 (en) | 1999-06-30 | 2016-11-01 | Renesas Technology Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
WO2002037563A3 (en) * | 2000-10-31 | 2003-04-17 | Motorola Inc | A leadframe and semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
JP3699573B2 (ja) | 2005-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
JP2006210807A (ja) | 半導体装置の製造方法 | |
US6700198B2 (en) | Resin for semiconductor wire | |
JP3983930B2 (ja) | 回路部材の製造方法 | |
JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
JPH10335566A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法 | |
JP2000332162A (ja) | 樹脂封止型半導体装置 | |
JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
JPH09116045A (ja) | リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法 | |
JP3576228B2 (ja) | 表面実装型半導体装置 | |
JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
JP4068729B2 (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
JPH08139259A (ja) | リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置 | |
JPH1056122A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材 | |
JPH10200010A (ja) | 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |