JPH1174208A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高エネルギー出力のイオン注入装置を用いず
に厚膜の半導体層を備えた半導体基板を形成する。 【解決手段】 半導体層用基板にエッチングにより剥離
用溝としての素子分離溝を形成し（Ｐ１）、その表面を
熱酸化して酸化膜を形成する（Ｐ２）。素子分離溝の底
面にイオン注入をして選択的にイオン注入層を形成する
（Ｐ３）。酸化膜を形成（Ｐ４）した支持基板と貼り合
わせて（Ｐ５）、熱処理を行なうことにより剥離を行な
う（Ｐ６）。このとき、イオン注入層部分に欠陥が集中
して剥離が起こると、その面内のイオン注入層が形成さ
れていない他の領域においても剥離が誘発されて全体が
その面で剥離される。剥離面を研磨により平滑化して半
導体基板を得る。半導体層の膜厚を厚く形成でき、イオ
ン注入によるダメージを無くすことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、支持基板上に絶縁
状態で素子形成用の半導体層を設けてなる半導体基板の
製造方法に関する。

【０００２】

【発明が解決しようとする課題】支持基板上に絶縁状態
で素子形成用の単結晶の半導体層を設けてなる半導体基
板としては、例えば、半導体層としてシリコン単結晶を
設ける構成のＳＯＩ（Silicon On Insulator）基板があ
る。これは、支持基板となるシリコン基板上に酸化膜が
形成され、その上にシリコン単結晶膜が形成された構造
を有するもので、このような半導体基板を用いることに
より、基板との絶縁分離工程を別途に実施する必要がな
くなり、分離性能が良く、高い集積度でシリコン単結晶
膜に素子を形成して集積回路を作り込むことができるも
のである。

【０００３】この場合、ＳＯＩ基板に設けているシリコ
ン単結晶膜の製造方法としては、従来より種々の方法が
あるが、その中で以下の３段階の工程を経て製造するよ
うにした半導体薄膜製造技術が特開平５−２１１１２８
に開示されている。以下に、その製造方法について概略
的に説明する。

【０００４】まず、第１段階として、単結晶シリコン基
板中へ水素ガスもしくは希ガスをイオン化して所定の注
入エネルギーで加速して注入することにより、単結晶シ
リコン基板の表面から所定深さに注入イオンが分布する
ようにしてイオン注入領域を形成する。次に、第２段階
として、この単結晶シリコン基板のイオン注入をした側
の面に、少なくとも１つの剛性材料から形成された支持
基板を貼り合わせ法などにより結合させる。この場合の
支持基板は半導体製の基板を用いることが可能で最終的
にＳＯＩ基板を形成させるという点では、酸化膜のよう
な絶縁膜を成膜させた状態としておくことが望ましい。

【０００５】次に、第３段階として、単結晶シリコン基
板および支持基板を結合させた状態で熱処理を施すこと
により、イオン注入領域に形成されるマイクロボイド
（微小気泡）部分を境界として単結晶シリコン基板と薄
膜部分が分離するように剥離し、支持基板上に絶縁膜を
介してシリコン単結晶膜が接着された構造のＳＯＩ基板
が形成される。

【０００６】実際には、この剥離された面には数ｎｍ程
度の凹凸が存在するため、この剥離面に研磨処理および
エッチング処理などを施してシリコン単結晶膜を平坦に
仕上げると共に所定膜厚（例えば０．１μｍ）に調整し
てＳＯＩ基板として形成されるものである。

【０００７】ところで、上述した技術においては、単結
晶シリコン基板内に形成したイオン注入領域部分で欠陥
層を形成して剥離を行なう原理であるから、形成しよう
とする単結晶シリコン膜の厚さ寸法は、イオン注入領域
の深さを制御するためのイオン注入エネルギーのレベル
により設定することになる。しかし、この場合におい
て、例えば単結晶シリコン膜を１０μｍ程度の比較的厚
い層として形成する場合には、注入すべき水素イオンの
加速エネルギーとしては、１ＭｅＶを超える高レベルの
加速エネルギーが必要となる。

【０００８】したがって、現実的にはこのようなイオン
注入を行うには、高エネルギー出力のイオン注入装置が
必要となり装置が高価なものになると共に、イオン注入
処理を行うのに大電力が必要になるためランニングコス
トが高くなるなどの問題があり、汎用的な技術としての
成立性に問題が生じてくる。

【０００９】また、上述の製造方法では、イオン注入工
程において単結晶シリコン基板の表面にダメージが発生
したり、ノックオン現象による酸素や重金属の混入が発
生するので、このイオン注入工程を経てイオン注入層の
部分で剥離してその上部に形成されている部分をシリコ
ン単結晶膜として利用する場合に、素子形成用の単結晶
膜としての結晶品質が劣化するという不具合がある。

【００１０】本発明は、上記事情に鑑みてなされたもの
で、その目的は、厚膜の半導体層を備えた半導体基板を
形成する際に、半導体層の膜厚を厚くするために高エネ
ルギー出力のイオン注入装置を用いる必要がなく、安価
で簡単に剥離用の欠陥層を形成することができると共
に、半導体層のダメージを極力低減することができるよ
うにした半導体基板の製造方法を提供することにある。

【００１１】

【課題を解決するための手段】請求項１の発明によれ
ば、溝形成工程において、半導体層用基板に対して、後
工程で形成しようとする半導体層の膜厚に対応した深さ
寸法に剥離用溝を形成すし、次のイオン注入層形成工程
で、その剥離用溝の内底面部に選択的にイオン注入を行
なって剥離用のイオン注入層を形成する。これにより、
半導体層用基板の表面には、半導体層として利用する部
分にはイオン注入層は形成されず、剥離用溝の底面部か
ら所定深さにイオン注入層が形成されるようになり、全
体としてみると、半導体層用基板に部分的にイオン注入
層が設けられることになる。

【００１２】この後、貼り合わせ工程において、上述の
ような工程を経て得られた半導体層用基板に支持基板を
貼り合わせて密着状態とし、続く剥離工程において、熱
処理を行なうことによりイオン注入層に欠陥層を集中さ
せて剥離させることにより、そのイオン注入層を含む面
内全体で剥離を起こして、支持基板側に半導体層を接着
した状態に形成する。

【００１３】これにより、比較的膜厚の厚い半導体層を
形成する場合でも、その膜厚を剥離用溝の深さ寸法によ
り設定することができることから、イオン注入層を深い
位置に形成するために高エネルギー出力のイオン注入装
置を用いる必要がなく、剥離用溝の底面部から少し内部
に位置する深さに選択的にイオン注入を行なうことで達
成できるようになる。

【００１４】また、支持基板上に形成しようとする半導
体層部分にはイオン注入層を形成しないで、上述のよう
に剥離用溝の内底面部分にのみ選択的にイオン注入を行
なうので、イオン注入を行なうことにより半導体層にダ
メージを与えたり重金属による汚染が残存する不具合を
回避することができるようになる。

【００１５】請求項２の発明によれば、溝形成工程にお
いて、半導体層を素子形成領域毎に分離するための素子
分離溝を剥離用溝として形成するので、素子形成工程を
行なうに当たって実質的に必要となる素子分離領域を兼
ねた部分として剥離用溝を設けることができ、剥離のた
めに占有する面積をなくしてチップ面積の大型化を招く
ことがない。

【００１６】請求項３の発明によれば、イオン注入層形
成工程に先だって実施する酸化膜形成工程により、半導
体層用基板を熱酸化して表面に酸化膜を形成するので、
最終的に剥離工程を経て形成される半導体層の周囲の側
壁部分に酸化膜を形成した状態として得ることができる
と共に、剥離後の半導体層の表面を研磨する際において
は、酸化膜が研磨ストッパとして利用することができる
ようになる。

【００１７】請求項４の発明によれば、溝形成工程に先
だって実施するトレンチ形成工程により、剥離用溝の形
成位置にトレンチを形成しておくので、剥離用溝が形成
された状態ではその剥離用溝よりも深い位置にトレンチ
が形成されるようになり、イオン注入層形成工程を実施
したときに形成されるイオン注入層が剥離用溝の底面か
ら所定深さでトレンチの底面よりも浅い位置に形成され
るイオン注入層と、これとは別にトレンチの底面から所
定深さに形成されるイオン注入層とが形成される。

【００１８】この後、貼り合わせ工程にて半導体層用基
板と支持基板とを貼り合わせると、トレンチおよび剥離
用溝とは両基板により内部に密閉された状態になる。そ
して、剥離工程が実施されると、熱処理によって全体の
温度が上昇したときに、密閉された状態のトレンチおよ
び剥離用溝内の気体が膨張して内部圧力が高くなる。

【００１９】この内部圧力の作用により、半導体層用基
板の半導体層部分を残してイオン注入層部分において剥
離するときに、トレンチの底面部を剥離する方向に力を
与えるので、剥離が助長されて確実にイオン注入層を含
む面で剥離することができるようになる。

【００２０】請求項５の発明によれば、イオン注入層形
成工程においては、溝形成工程で剥離用溝を形成したと
きに使用したマスク部材を再利用して剥離用溝の底面部
に選択的にイオン注入を行なうので、イオン注入層形成
工程のためにパターニングを行なう必要がなくなり、工
程を簡単にすることができる。

【００２１】請求項６の発明によれば、剥離工程の終了
後に研磨工程を実施することにより、支持基板上に剥離
形成された半導体層の表面を研磨して半導体層を剥離用
溝により分離された状態に形成することができると共
に、半導体層の表面を素子形成に適した平滑な状態に仕
上げることができる。

【００２２】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施形態につ
いて図１ないし図３を参照しながら説明する。図３
（ｃ）には本発明の製造方法により製造された半導体基
板であるＳＯＩ基板１の断面を模式的に示している。支
持基板としての単結晶シリコン基板２上に絶縁膜として
のシリコン酸化膜３が形成され、この上に島状に絶縁分
離された状態に半導体層としての単結晶シリコン層４が
形成されている。単結晶シリコン層４には、側壁および
底面部に酸化膜５が形成されている。なお、上述の構成
のＳＯＩ基板１は、この後、必要に応じて隣接する単結
晶シリコン層４の間に介在する凹状の領域を酸化膜など
の絶縁膜または多結晶シリコンなどを埋め込むことによ
り、全体の表面を平坦な状態に形成することが行なわれ
る。

【００２３】次に、上記構成のＳＯＩ基板１の製造方法
について図１の概略的な製造工程の説明図を参照して説
明する。まず、少なくとも一方の面が鏡面研磨された半
導体層用基板としての単結晶シリコン基板６（図２
（ａ）参照）に対して、素子分離用溝形成工程Ｐ１にお
いて、剥離用溝としての機能を兼ねる素子分離溝７を形
成する（同図（ｂ）参照）。素子分離溝７の形成には、
フォトリソグラフィ処理によりパターニングした面をド
ライエッチング等の方法を用いて所定深さまでエッチン
グすることにより行なう。

【００２４】このとき、素子分離溝７は、例えば、幅寸
法が０．５〜５μｍ程度で、深さ寸法が０．５〜３０μ
ｍ程度に設定される。そして、この深さ寸法は、後述す
るように、剥離工程を実施することにより剥離して得る
半導体層である単結晶シリコン層４の膜厚を設定するも
のであるから、その仕様に応じた深さ寸法となるように
設定する。次に、熱酸化工程Ｐ２において、単結晶シリ
コン基板６を熱酸化処理することにより、その表面およ
び素子分離溝７内の底面および側壁部分にも酸化膜５を
形成する（同図（ｃ）参照）。

【００２５】続いて、イオン注入層形成工程Ｐ３におい
て、フォトリソグラフィ処理によってフォトレジスト８
をパターニングして素子分離溝７部分のみを露出させる
ようにする。この後、フォトレジスト８をマスクとして
イオン注入を行なう。これにより、素子分離溝７の底面
部のみに所定深さ寸法に選択的にイオン注入層９が形成
されるようになる（同図（ｄ）参照）。この後、単結晶
シリコン基板６の表面に残るフォトレジスト８を除去す
る。

【００２６】上述のようにして形成された半導体層用基
板としての単結晶シリコン基板６に貼り合わせる基板で
ある支持基板としての単結晶シリコン基板２に対して、
酸化膜形成工程Ｐ４において、表面に酸化膜３を形成す
る。なお、ここでは、支持基板側の単結晶シリコン基板
２に対して酸化膜３を設ける構成として酸化膜形成工程
Ｐ４を設けているが、酸化膜３を設けない状態で貼り合
わせ工程Ｐ５に移行することも可能である。

【００２７】続いて、貼り合わせ工程Ｐ５においては、
単結晶シリコン基板２の酸化膜３を形成した側の面と単
結晶シリコン基板６の素子分離溝７を形成した側の面と
を貼り合わせる（図３（ａ）参照）。この場合、貼り合
わせに際しては、両方の単結晶シリコン基板２，６のそ
れぞれを、親水化処理として、例えば、Ｈ_２ＳＯ_４とＨ
_２Ｏ_２を４対１で混合した処理液で洗浄すると共に純水
で洗浄し、この後スピン乾燥により表面に吸着する水分
量を制御した状態に処理を行ない、この状態で両者を貼
り合わせる。これにより、単結晶シリコン基板２，６の
両者はそれぞれの表面に形成されたシラノール基および
表面に吸着した水分子の水素結合によって接着されるよ
うになる。

【００２８】この後、剥離工程Ｐ６により、接着した単
結晶シリコン基板２，６を、窒素雰囲気あるいは酸素雰
囲気中で熱処理を行なう。この熱処理では、例えば、４
００℃〜６００℃の範囲であって５００℃程度で行なう
第１の熱処理と１０００℃以上であって１１００℃程度
で行なう第２の熱処理とを順次行なう方法と、連続的に
温度を上昇させて一度に行なう方法とがある。

【００２９】そして、この熱処理を行なうことによっ
て、両基板２，６の接着面では脱水縮合反応が生じて、
接着状態をより強固な状態とすることができる。また、
水素のイオン注入層９においては、この熱処理によって
欠陥が局所的に集中してくる。このとき、あらかじめ設
定されている条件によって、貼り合わせた単結晶シリコ
ン基板２，６の表面全体に対して欠陥層が占める面積比
率が所定以上あるので、この欠陥層部分が剥離すること
に伴ってその面内で全面に剥離するようになる（同図
（ｂ）参照）。

【００３０】これによって、単結晶シリコン基板２の表
面に酸化膜３，５を介した状態で単結晶シリコン層４を
形成することができる。そして、このときの単結晶シリ
コン層４の膜厚は、イオン注入層９が形成された部分の
面で剥離されていることから、ほぼ素子分離溝７の深さ
寸法に相当する厚さに形成されている。また、この単結
晶シリコン層４には、イオン注入層９が形成されていな
いので、イオン注入により発生するダメージの悪影響を
受けないものとすることができる。

【００３１】なお、上述の面積比率は、イオン注入層９
のドーズ量や幅寸法，深さ寸法あるいは基板のサイズな
どの各種条件によって異なることが予想されるが、この
イオン注入層９を形成するための素子分離溝７が占める
領域は実質的に素子形成が行なえないので、剥離が確実
に行なえる程度で且つ最小限の面積とすることが好まし
い。

【００３２】この後、研磨工程Ｐ７において、単結晶シ
リコン層４の表面である剥離面を研磨することにより表
面の面粗度を低減すると共に、素子分離溝７が露出する
状態となるように研磨する。これによって、同図（ｃ）
に示すような半導体基板１を得ることができる。

【００３３】このような本実施形態によれば、剥離によ
り形成する単結晶シリコン層４の膜厚を１μｍ以上の厚
いものとしたＳＯＩ基板１を形成するために、素子分離
溝７の底面部から膜厚に無関係に低い加速電圧で浅い深
さにイオン注入層９を形成することで成し得るので、イ
オン注入の加速エネルギーをＭｅＶオーダーの高エネル
ギー注入が可能な装置を用いる必要がなくなる。

【００３４】また、本実施形態によれば、イオン注入層
９を素子分離溝７の底面部に選択的に形成した状態とし
て剥離時には全面を剥離するので、単結晶シリコン基板
２の表面に形成される単結晶シリコン層４にはイオン注
入により水素イオンを注入することがなく、イオン注入
に起因する欠陥や金属汚染のない品質の良いものを得る
ことができる。

【００３５】（第２の実施形態）図４ないし図６は、本
発明の第２の実施形態を示すもので、以下、第１の実施
形態と異なる部分について説明する。なお、この第２の
実施形態においては、最終的に形成されるＳＯＩ基板１
０としては第１の実施形態におけるＳＯＩ基板１とほぼ
同じものであるが、その製造工程において図４にも示す
ように、半導体層用基板としての単結晶シリコン基板６
に対する加工工程に異なる工程が設けられている。

【００３６】まず、前述同様に、少なくとも一方の面が
鏡面研磨された半導体層用基板としての単結晶シリコン
基板６に対して、トレンチ形成工程Ｓ１において、トレ
ンチ１１を形成する（図５（ａ）参照）。このトレンチ
１１の形成には、フォトリソグラフィ処理によりパター
ニングした面をドライエッチング等の方法により形成す
る。トレンチ１１は、この後形成する素子分離溝７の中
央部に位置するようにパターニングされるもので、例え
ば、幅寸法が０．５〜２μｍ程度で、深さ寸法が０．５
〜３０μｍ程度に形成される。

【００３７】続いて、溝形成工程としての素子分離溝形
成工程Ｓ２においては、上述したように、トレンチ１１
を含むようにして素子分離溝７を形成する。この場合、
素子分離溝７に対して、トレンチ１１は、幅寸法は狭く
且つ深さ寸法は深くなるように設定されている。また、
素子分離溝７およびこのトレンチ１１は、単結晶シリコ
ン基板６を構成するウエハの端部からは開口しないよう
に形成されており、これによって貼り合わせ工程Ｓ６を
実施した状態では密閉状態とされる。

【００３８】次に、イオン注入層形成工程Ｓ３において
は、素子分離溝７を形成する際に用いたフォトレジスト
８を再度マスク部材として用いて水素のイオン注入を行
なう。これにより、素子分離溝７の底面から所定深さ寸
法にイオン注入層９が形成されると共に、トレンチ１１
の底面から同寸法にイオン注入層９ａが形成される（同
図（ｂ）参照）。この場合、イオン注入層９の形成深さ
は、トレンチ１１の底面よりも浅い位置となるように設
定する。この後、単結晶シリコン基板６の表面のフォト
レジスト８を除去する。

【００３９】続いて、熱酸化工程Ｓ４において、単結晶
シリコン基板６を熱酸化処理することにより、その表面
および素子分離溝７，トレンチ１１内の底面および側壁
部分にも酸化膜５を形成する（同図（ｄ）参照）。この
とき、熱処理によってイオン注入層９，９ａに欠陥が集
中するようになるが、この段階では剥離現象が起こるこ
とがない。

【００４０】このことは、イオン注入層９，９ａが素子
分離溝７，トレンチ１１の底面部のみに形成されている
ことつまり基板全体にイオン注入層が形成されていない
ことにより、剥離現象を起こさないようにすることがで
きるためである。なお、この段階で剥離現象を起こさな
いようにするためには、イオン注入層９，９ａへのイオ
ン注入量（ドーズ量）を小さく設定することでも成し得
る。

【００４１】次に、支持基板としての単結晶シリコン基
板２に酸化膜３を形成する酸化膜形成工程Ｓ５を経ると
共に、貼り合わせ工程Ｓ６により、単結晶シリコン基板
２および６を貼り合わせる処理を行なう（図６（ａ）参
照）と、前述したように素子分離溝７およびトレンチ１
１は、ウエハの端部に開口しないように形成してあるこ
とから、外部と隔絶された密閉状態となる。

【００４２】続く剥離工程Ｓ７では、前述同様にして熱
処理を行なうと、この場合においては、素子分離溝７，
トレンチ１１内が密閉空間Ａとして形成されているの
で、内部に存在する空気などのガスが膨張して内部圧力
が高くなる。これにより、剥離現象が発生する状態で、
剥離を起こす方向にその内部圧力が作用して剥離現象を
助長するようになる。このとき、貼り合わせにより強固
に接着されている部分は単結晶シリコン基板２側に残
り、イオン注入層９が形成された領域の剥離現象が起こ
っている面内では、その剥離現象によって連鎖的に剥離
現象が起こるようになる（同図（ｂ）参照）。

【００４３】この結果、単結晶シリコン基板２の表面に
単結晶シリコン層４を剥離形成することができる。この
後、研磨工程Ｓ８を経て単結晶シリコン層４の表面であ
る剥離面を研磨することにより表面の面粗度を低減する
と共に、素子分離溝７が露出する状態となるように研磨
する。これによって、同図（ｃ）に示すような半導体基
板１０を得ることができる。なお、この第２の実施形態
においても、素子分離溝７の面積比率は、剥離が確実に
行なえる程度で且つ最小限の面積とすることが好まし
い。

【００４４】このような第２の実施形態によれば、第１
の実施形態と同様の効果が得られると共に、素子分離溝
７およびトレンチ１１を密閉状態に形成して剥離工程で
内部圧力の増大によって剥離現象を助長するようにする
ことにより、イオン注入工程Ｓ３におけるドーズ量を第
１の実施形態の場合に比べて低く設定することができ、
これによって剥離を確実に実施できるようにすると共
に、イオン注入に要する時間を短縮することができるよ
うになる。

【００４５】（第３の実施形態）図７および図８は本発
明の第３の実施形態を示すもので、第１の実施形態と異
なるところは、半導体基板としてのＳＯＩ基板１２（図
８（ｃ）参照）の製造工程上では熱酸化工程Ｐ２（図１
参照）において素子分離溝７内にも形成した酸化膜５を
設けないようにして以後に工程を実施すると共に、支持
基板に対する酸化膜形成工程Ｐ４を実施しないようにし
たところである。

【００４６】すなわち、素子分離溝形成工程Ｐ１におい
ては、半導体層用基板である単結晶シリコン基板６に対
して（図７（ａ）参照）、まず、酸化膜１３を表面に形
成し（同図（ｂ）参照）、この酸化膜１３にフォトリソ
グラフィ処理によって素子分離溝７用の窓部１３ａを形
成し、この後、フォトレジストを除去した状態で、この
酸化膜１３をエッチングのマスク部材として利用するこ
とにより剥離用溝としての素子分離溝７を形成する（同
図（ｃ）参照）。

【００４７】次の、イオン注入層形成工程Ｐ３において
は（第１の実施形態における熱酸化工程Ｐ２は実施しな
い）、同じく酸化膜１３をそのままマスク部材として使
用し、素子分離溝７内の底面部のみに所定深さ寸法に選
択的にイオン注入層９を形成する（同図（ｄ）参照）。
次に、第１の実施形態と異なり、支持基板としての単結
晶シリコン基板２に対しては、酸化膜３を形成せず、そ
のまま貼り合わせ工程Ｐ５に移行する。そして、貼り合
わせ工程Ｐ５（図８（ａ）参照），剥離工程Ｐ６（同図
（ｂ）参照）および研磨工程Ｐ７（同図（ｃ）参照）を
経てＳＯＩ基板１１を得ることができるようになる。

【００４８】なお、この実施形態においては、単結晶シ
リコン基板６に対して形成した酸化膜１３をイオン注入
層形成工程Ｐ３の後にもそのまま残して貼り合わせ時に
使用するようにしているが、この酸化膜１３を貼り合わ
せ工程Ｐ５に先だってエッチング処理して剥離し、代わ
りに支持基板である単結晶シリコン基板２に対して酸化
膜形成工程Ｐ４を実施して酸化膜３を形成するようにす
ることもできる。さらには、酸化膜１３を残した状態
で、且つ単結晶シリコン基板２に対して酸化膜３を形成
する酸化膜形成工程Ｐ４を実施するようにしても良い。

【００４９】そして、上述のようにして形成されたＳＯ
Ｉ基板１１は、半導体層である単結晶シリコン膜４が素
子分離溝７によって島状に分離配置された状態とされて
いるが、この後、必要に応じて隣接する単結晶シリコン
層４の間に介在する凹状の領域を酸化膜などの絶縁膜ま
たは多結晶シリコンなどを埋め込むことにより、全体の
表面を平坦な状態に形成することが行なわれる。

【００５０】（第４の実施形態）図９ないし図１２は本
発明の第４の実施形態を示すもので、第２の実施形態と
異なるところは、半導体基板としてのＳＯＩ基板１４
（図１０（ｃ）参照）の製造工程では、トレンチ形成工
程Ｓ１が異なると共に、熱酸化工程Ｓ４を行なわないよ
うにしたところである。

【００５１】すなわち、トレンチ形成工程Ｓ１では、フ
ォトリソグラフィ処理によって浅い溝１１ａを形成する
ようにエッチングを行なう。この場合の溝１１ａの深さ
寸法は、イオン注入層９の深さよりも深い寸法であれば
良いので、例えば０．５μｍ程度あれば良い（図９
（ａ）参照）。次に、素子分離溝形成工程Ｓ２では、同
じくフォトリソグラフィ処理によってフォトレジスト８
を素子分離溝７を形成するための形状にパターニングす
る。この後、そのフォトレジストをマスク部材としてエ
ッチング処理を行なうことにより素子分離溝７を形成す
ると共にトレンチ１１を形成する（同図（ｂ）参照）。

【００５２】これは、同じエッチングレートでエッチン
グを進行させることにより、溝１１ａが形成されている
部分がそのまま同じ段差形状でエッチングが行なわれる
ことによりトレンチ１１を形成するものである。なお、
このようにしてトレンチ１１を形成するので、あらかじ
めトレンチ１１のみを形成しておく場合に比べてフォト
リソグラフィ処理が問題なく実施できる利点がある。

【００５３】この後、イオン注入層形成工程Ｓ３を実施
してイオン注入層９，９ａを形成し（同図（ｃ）参
照）、マスク部材であるフォトレジスト８を剥離する。
この後には、この実施形態においては熱酸化工程は実施
しない。そして、以後、酸化膜形成工程Ｓ５，貼り合わ
せ工程Ｓ６（図１０（ａ）参照），剥離工程Ｓ６（同図
（ｂ）参照）および研磨工程Ｓ７（同図（ｃ）参照）を
実施することによりＳＯＩ基板１４を得ることができ
る。

【００５４】さて、上述のようにして形成されたＳＯＩ
基板１４では、半導体層である単結晶シリコン膜４が素
子分離溝７によって島状に分離配置された状態とされて
いるが、この後、必要に応じて隣接する単結晶シリコン
層４の間に介在する凹状の領域を酸化膜などの絶縁膜ま
たは多結晶シリコンなどを埋め込むことにより、全体の
表面を平坦な状態に形成することが行なわれる。

【００５５】図１１はその製造工程を示すもので、以
下、図１２も参照してその製造工程について説明する。
すなわち、製造工程としては、この後、酸化膜形成工程
Ｑ１，多結晶シリコン形成工程Ｑ２，研磨工程Ｑ３およ
び酸化膜除去工程Ｑ４を実施することにより平坦化され
た半導体基板としてのＳＯＩ基板１５を得る（図１２
（ｄ）参照）。

【００５６】まず、酸化膜形成工程Ｑ１では、熱酸化な
どの方法により表面に酸化膜１６を形成し（図１２
（ａ）参照）、続く多結晶シリコン形成工程Ｑ２にて、
この上に多結晶シリコン膜１７をＣＶＤ法などの方法に
より堆積形成する（同図（ｂ）参照）。この場合、多結
晶シリコン膜１７の膜厚は、素子分離溝７の部分を埋め
る程度の膜厚に設定する必要がある。

【００５７】次に、研磨工程Ｑ３において、基板表面を
研磨して多結晶シリコン膜１７を研磨してゆき、研磨面
が酸化膜１６の表面に達すると、酸化膜１６が研磨速度
が遅いことから研磨ストッパとしての機能を果たし、こ
れによってこの部分まで研磨が進行すると研磨処理を停
止する（同図（ｃ）参照）。この後、酸化膜除去工程Ｑ
４において、表面に露出している酸化膜１６をフッ酸系
のエッチング液等を用いて選択的にエッチング除去する
ことにより、単結晶シリコン膜４の表面を露出させた状
態に形成し、これによってＳＯＩ基板１５を得る。

【００５８】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。素子分
離溝に限らず、複数素子を１単位とした領域に分離する
分離溝として形成したり、あるいはチップ単位の領域に
分離する分離溝として形成するなど、適宜の剥離用溝と
して形成することができる。また、必要に応じて剥離専
用の剥離用溝として形成することも可能である。

【００５９】半導体基板１，１１として得られたものに
ついて、素子分離溝７に対応する部分に残る凹部を、後
工程で酸化膜を充填するようにして埋めて、平坦な面に
形成することもできる。支持基板としての単結晶シリコ
ン基板２への酸化膜３の形成は必要に応じて行なえば良
い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す概略的な工程説
明図

【図２】各工程における模式的断面図（その１）

【図３】各工程における模式的断面図（その２）

【図４】本発明の第２の実施形態を示す図１相当図

【図５】各工程における模式的断面図（その１）

【図６】各工程における模式的断面図（その２）

【図７】本発明の第３の実施形態を示す図２相当図

【図８】図３相当図

【図９】本発明の第４の実施形態を示す各工程における
図５相当図

【図１０】図６相当図

【図１１】平坦化処理を行なうための工程図

【図１２】各工程の模式的断面図

【符号の説明】

１，１０，１２，１４，１５はＳＯＩ基板（半導体基
板）、２は単結晶シリコン基板（支持基板）、３は酸化
膜、４は単結晶シリコン層（半導体層）、５は酸化膜、
６は単結晶シリコン基板（半導体層用基板）、７は素子
分離溝（剥離用溝）、８はフォトレジスト（マスク部
材）、９はイオン注入層、１１はトレンチ、１１ａは
溝、１３は酸化膜、１６酸化膜、１７は多結晶シリコン
膜である。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 支持基板（２）上に絶縁状態で素子形成
   用の半導体層（４）を設けてなる半導体基板（１，１
   ０）の製造方法において、 前記半導体層（４）を形成するための半導体層用基板
   （６）に対してその半導体層（４）の膜厚に対応した深
   さ寸法の剥離用溝（７）を形成する溝形成工程（Ｐ１，
   Ｓ２）と、 前記半導体層用基板（６）に形成した前記剥離用溝
   （７）の内底面部に選択的にイオン注入を行なって剥離
   用のイオン注入層（９）を形成するイオン注入層形成工
   程（Ｐ３，Ｓ３）と、 前記イオン注入層（９）を形成した前記半導体層用基板
   （６）に前記支持基板（２）を貼り合わせる貼り合わせ
   工程（Ｐ５，Ｓ６）と、 貼り合わせた前記半導体層用基板（６）および前記支持
   基板（２）を熱処理して前記イオン注入層（９）部分を
   含む面で剥離することにより前記支持基板（２）上に前
   記半導体層（４）を形成する剥離工程（Ｐ６，Ｓ７）と
   を含んでなる半導体基板の製造方法。
2. 【請求項２】 請求項１に記載の半導体基板の製造方法
   において、 前記溝形成工程（Ｐ１，Ｓ２）においては、前記半導体
   層（４）を素子形成領域毎に分離するための素子分離溝
   （７）を前記剥離用溝として形成することを特徴とする
   半導体基板の製造方法。
3. 【請求項３】 請求項１または２に記載の半導体基板の
   製造方法において、 前記イオン注入層形成工程（Ｐ３）に先だって、前記半
   導体層用基板（６）を熱酸化することにより表面に酸化
   膜（５）を形成する酸化膜形成工程（Ｐ２）を設けたこ
   とを特徴とする半導体基板の製造方法。
4. 【請求項４】 請求項１または２に記載の半導体基板の
   製造方法において、 前記溝形成工程（Ｓ２）に先だって実施され、前記剥離
   用溝（７）の形成位置に沿ってその剥離用溝（７）より
   も狭いトレンチ（１１）を形成するトレンチ形成工程
   （Ｓ１）を設け、 このトレンチ形成工程（Ｓ１）および次の溝形成工程
   （Ｓ２）において形成する前記トレンチ（１１）および
   剥離用溝（７）は、前記貼り合わせ工程（Ｓ６）にて前
   記支持基板（２）と貼り合わせた状態では内部が密閉さ
   れた状態となるように形成され、 前記イオン注入層形成工程（Ｓ３）においては、前記剥
   離用溝（７）の底面部からイオン注入することにより形
   成するイオン注入層（９）の深さを前記溝形成工程（Ｓ
   ２）の後の前記トレンチ（１１）の底面の深さよりも浅
   い位置に形成することを特徴とする半導体基板の製造方
   法。
5. 【請求項５】 請求項４に記載の半導体基板の製造方法
   において、 前記イオン注入層形成工程（Ｓ３）は、前記溝形成工程
   （Ｓ２）において前記剥離用溝（７）を形成したときの
   マスク部材（８）を再利用して前記剥離用溝（７）の底
   面部に選択的にイオン注入を行なうことを特徴とする半
   導体基板の製造方法。
6. 【請求項６】 請求項１ないし５のいずれかに記載の半
   導体基板の製造方法において、 前記剥離工程（Ｐ６，Ｓ７）の終了後に、前記支持基板
   （２）上に剥離形成された前記半導体層（４）の表面を
   研磨することにより前記半導体層（４）を前記剥離用溝
   （７）により分離された状態に形成する研磨工程（Ｐ
   ７，Ｓ８）を設けたことを特徴とする半導体基板の製造
   方法。
7. 【請求項７】 請求項１ないし６のいずれかに記載の半
   導体基板の製造方法において、 前記貼り合わせ工程（Ｐ５，Ｓ６）に先だって、前記支
   持基板（２）として用いる半導体基板（２）の表面に絶
   縁用の酸化膜（３）を形成する酸化膜形成工程（Ｐ４，
   Ｓ５）を設けたことを特徴とする半導体基板の製造方
   法。