JPH1167797A - Pressure welded semiconductor device - Google Patents
Pressure welded semiconductor deviceInfo
- Publication number
- JPH1167797A JPH1167797A JP21467597A JP21467597A JPH1167797A JP H1167797 A JPH1167797 A JP H1167797A JP 21467597 A JP21467597 A JP 21467597A JP 21467597 A JP21467597 A JP 21467597A JP H1167797 A JPH1167797 A JP H1167797A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insertion plate
- main surface
- semiconductor substrate
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は圧接型半導体装置に
関し、特にリング状のゲート取り出し電極を有する圧接
型半導体装置のパッケージ内の構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pressure contact type semiconductor device, and more particularly to a structure in a package of a pressure contact type semiconductor device having a ring-shaped gate extraction electrode.
【０００２】[0002]
【従来の技術】図１１にリング状のゲート取り出し電極
を有する圧接型半導体装置の一例として、ゲートターン
オフサイリスタ（以下、ＧＴＯサイリスタと呼称）９０
の断面構成を示す。2. Description of the Related Art FIG. 11 shows a gate turn-off thyristor (hereinafter referred to as a GTO thyristor) 90 as an example of a press-contact type semiconductor device having a ring-shaped gate extraction electrode.
1 shows a cross-sectional configuration.
【０００３】図１１において、ＧＴＯサイリスタ９０の
各エレメントが形成された半導体基板１０の上主面の外
周部側に位置する面上に、リング状のゲート取り出し電
極４が形成されている。そしてリング状のゲート取り出
し電極４の内周側および外周側の半導体基板１０の上主
面に接するように、それぞれ内側カソード挿入板２２お
よび外側カソード挿入板２３が配置されている。In FIG. 11, a ring-shaped gate extraction electrode 4 is formed on a surface located on the outer peripheral side of an upper main surface of a semiconductor substrate 10 on which each element of a GTO thyristor 90 is formed. The inner cathode insertion plate 22 and the outer cathode insertion plate 23 are arranged so as to be in contact with the upper main surfaces of the semiconductor substrate 10 on the inner peripheral side and the outer peripheral side of the ring-shaped gate extraction electrode 4, respectively.
【０００４】内側カソード挿入板２２および外側カソー
ド挿入板２３の上部には外部カソード電極２が配置さ
れ、リング状のゲート取り出し電極４は外部カソード電
極２内に形成されたリング状溝２１内に保持されてい
る。リング状溝２１内にはゲート取り出し電極４を収納
し、周囲の外部カソード電極２との電気的絶縁を保つた
めのリング状の絶縁体５が挿入され、ゲート取り出し電
極４は絶縁体５内に挿入されている。An external cathode electrode 2 is disposed above the inner cathode insertion plate 22 and the outer cathode insertion plate 23, and a ring-shaped gate extraction electrode 4 is held in a ring-shaped groove 21 formed in the external cathode electrode 2. Have been. The ring-shaped groove 21 accommodates the gate lead-out electrode 4, and a ring-shaped insulator 5 for keeping electrical insulation from the surrounding external cathode electrode 2 is inserted. The gate lead-out electrode 4 is inserted into the insulator 5. Has been inserted.
【０００５】また、リング状溝２１の底面と絶縁体５と
の間には弾性体６が介挿され、絶縁体５とともにゲート
取り出し電極４を半導体基板１０の方向に付勢し、ゲー
ト取り出し電極４を半導体基板１上のゲート電極（図示
せず）に確実に接触させる構成となっている。そして、
ゲート取り出し電極４には外部との電気的接続を果たす
ためのゲートリード線４Ｌが接続され、当該ゲートリー
ド線４Ｌは絶縁性被覆膜４Ｃに覆われた状態で、後に説
明する絶縁筒８を貫通して外部に延在している。An elastic body 6 is interposed between the bottom surface of the ring-shaped groove 21 and the insulator 5, and urges the gate extraction electrode 4 together with the insulator 5 in the direction of the semiconductor substrate 10 to form the gate extraction electrode 4. 4 is in contact with a gate electrode (not shown) on the semiconductor substrate 1 without fail. And
A gate lead wire 4L for making electrical connection to the outside is connected to the gate extraction electrode 4, and the gate lead wire 4L is covered with an insulating coating film 4C. It penetrates and extends to the outside.
【０００６】半導体基板１０は補強板１１上に搭載され
ており、補強板１１の下主面に接するように外部アノー
ド電極３が配置されている。[0006] The semiconductor substrate 10 is mounted on a reinforcing plate 11, and the external anode electrode 3 is arranged so as to be in contact with the lower main surface of the reinforcing plate 11.
【０００７】外部カソード電極２の端縁部にはカソード
フランジ２４が固着され、外部アノード電極３にはアノ
ードフランジ３１が固着されている。そして、カソード
フランジ２４とアノードフランジ３１との間には、ＧＴ
Ｏサイリスタ９０の主要部を取り囲むように、セラミッ
クス等の絶縁物で構成された絶縁筒８が配設されてい
る。A cathode flange 24 is fixed to the edge of the external cathode electrode 2, and an anode flange 31 is fixed to the external anode electrode 3. A GT is provided between the cathode flange 24 and the anode flange 31.
An insulating cylinder 8 made of an insulating material such as ceramics is provided so as to surround a main part of the O-thyristor 90.
【０００８】また、外部カソード電極２および外部アノ
ード電極３の外部には、両者を互いに向き合う方向に付
勢し、内側カソード挿入板２２および外側カソード挿入
板２３と補強板１１を半導体基板１０に圧接するための
スタック電極が配置されるが、図示および説明は省略す
る。Further, the outer cathode electrode 2 and the outer anode electrode 3 are urged to the outside of the outer cathode electrode 2 and the outer anode electrode 3 so as to face each other, and the inner and outer cathode insert plates 22 and 23 and the reinforcing plate 11 are pressed against the semiconductor substrate 10. For stacking, but illustration and description are omitted.
【０００９】図１２に半導体基板１０を上面側から見た
場合の平面構成の概略を示す。図１２において、個々の
平面視形状が長円形の島状のカソード電極１２が同心円
上に３段に渡って複数個配列形成され、最外側の列と、
２番目の列との間にリング状のゲート電極１３が形成さ
れている。なお、島状のカソード領域以外の部分にはゲ
ート電極１３ａが形成されている。また、図１２におい
ては、カソード電極１２はその一部を示すに止め、他は
省略している。FIG. 12 shows a schematic plan view of the semiconductor substrate 10 as viewed from above. In FIG. 12, a plurality of cathode electrodes 12 each having an oval island-like shape in plan view are arranged in concentric circles in three stages, and the outermost row includes:
A ring-shaped gate electrode 13 is formed between the second column and the second column. The gate electrode 13a is formed in a portion other than the island-shaped cathode region. In FIG. 12, the cathode electrode 12 is partially shown, and the other is omitted.
【００１０】次に、図１１における領域Ａ部分の詳細構
成を示す図１３を用いてゲート取り出し電極４の動作に
ついて説明する。Next, the operation of the gate extraction electrode 4 will be described with reference to FIG. 13 showing a detailed configuration of a region A in FIG.
【００１１】図１３に示すように、半導体基板１０の表
面にはゲート電極１３および１３ａが形成される凹部Ｏ
Ｐと、カソード電極１２が形成される凸部ＴＰとが設け
られている。凸部ＴＰの上面の表面内にはエミッタ層１
４が形成され、当該エミッタ層１４の上にカソード電極
１２が形成されている。As shown in FIG. 13, a concave portion O on which gate electrodes 13 and 13a are formed is formed on the surface of a semiconductor substrate 10.
P and a convex portion TP on which the cathode electrode 12 is formed are provided. The emitter layer 1 is provided in the upper surface of the convex portion TP.
4 is formed, and the cathode electrode 12 is formed on the emitter layer 14.
【００１２】内側カソード挿入板２２および外側カソー
ド挿入板２３は、カソード電極１２に接するように配置
され、外部カソード電極２は、リング状溝２１内に保持
されたゲート取り出し電極４がゲート電極１３に接する
ように配置されている。The inner cathode insertion plate 22 and the outer cathode insertion plate 23 are arranged so as to be in contact with the cathode electrode 12, and the outer cathode electrode 2 has the gate extraction electrode 4 held in the ring-shaped groove 21 connected to the gate electrode 13. It is arranged so that it may touch.
【００１３】また、絶縁体５は断面形状がコの字型をな
し、ゲート取り出し電極４の側面および底面を側壁５ａ
および底板５ｂが覆い、外部カソード電極２とゲート取
り出し電極４との電気的絶縁を保つような構成となって
いる。なお、側壁５ａは、例えば帯状の絶縁材をリング
状溝２１の両壁面に沿って配置することで得られ、底板
５ｂはリング状溝２１の平面視形状に合致したリング状
の絶縁材によって得ることができる。The insulator 5 has a U-shaped cross section, and the side and bottom surfaces of the gate extraction electrode 4 are formed by side walls 5a.
The bottom plate 5b covers the external cathode electrode 2 and the gate extraction electrode 4 to maintain electrical insulation. The side wall 5a is obtained by, for example, arranging a band-shaped insulating material along both wall surfaces of the ring-shaped groove 21, and the bottom plate 5b is obtained by a ring-shaped insulating material matching the shape of the ring-shaped groove 21 in plan view. be able to.
【００１４】絶縁体５の底板５ｂには弾性体６が当接し
ている。弾性体６はリング状溝２１の底面側から順に配
設された、皿バネ６ａ、平座金６ｂ、皿バネ６ｃ、平座
金６ｄによって構成されている。An elastic body 6 is in contact with the bottom plate 5b of the insulator 5. The elastic body 6 includes a disc spring 6a, a flat washer 6b, a disc spring 6c, and a flat washer 6d, which are arranged in this order from the bottom of the ring-shaped groove 21.
【００１５】ＧＴＯサイリスタ９０が正常な動作をする
ためには、カソード電極１２が内側カソード挿入板２２
および外側カソード挿入板２３に確実に接触することは
もちろんだが、ゲート取り出し電極４がゲート電極１３
に確実に接触しなければならない。そのため、皿バネ群
によって構成される弾性体６がゲート取り出し電極４を
半導体基板１０方向に付勢することで、ゲート取り出し
電極４をゲート電極１３に圧接している。このような構
成は、例えば特開昭６２−７９６６８号公報にも示され
ている。In order for the GTO thyristor 90 to operate normally, the cathode electrode 12 must be connected to the inner cathode insertion plate 22.
Of course, the gate extraction electrode 4 is connected to the gate electrode 13.
Must be securely contacted. Therefore, the elastic body 6 constituted by a group of disc springs urges the gate extraction electrode 4 toward the semiconductor substrate 10 to press the gate extraction electrode 4 against the gate electrode 13. Such a configuration is disclosed, for example, in Japanese Patent Application Laid-Open No. Sho 62-79668.
【００１６】[0016]
【発明が解決しようとする課題】以上説明したような構
成を有するＧＴＯサイリスタ９０においては、ゲート取
り出し電極４を圧接する場合、弾性体６が撓むことにな
るが、このとき皿バネ６ａ、６ｃ、平座金６ｂ、６ｄと
外部カソード電極２のリング状溝２１の側面とが擦れ合
うため、場合によっては外部カソード電極２の側面が削
り取られることがある。その際に発生する金属屑ＭＤは
通常１ｍｍ以下の小さいものなので、ゲート取り出し電
極４と内側カソード挿入板２２および外側カソード挿入
板２３の隙間を通って半導体基板１０表面に付着するこ
とがある。そして、金属屑ＭＤが図１３に示すようにゲ
ート電極１３ａに付着し、内側カソード挿入板２２ある
いは外側カソード挿入板２３と接触した場合には、ゲー
ト電極とカソード電極との間で電気的ショートが発生
し、ＧＴＯサイリスタの動作に不具合が発生するという
問題があった。In the GTO thyristor 90 having the above-described structure, when the gate lead-out electrode 4 is pressed against the elastic body 6, the elastic body 6 is bent. At this time, the disc springs 6a, 6c Since the flat washers 6b and 6d rub against the side surfaces of the ring-shaped groove 21 of the external cathode electrode 2, the side surfaces of the external cathode electrode 2 may be cut off in some cases. Since the metal dust MD generated at this time is usually as small as 1 mm or less, it may adhere to the surface of the semiconductor substrate 10 through a gap between the gate extraction electrode 4 and the inner cathode insertion plate 22 and the outer cathode insertion plate 23. When the metal dust MD adheres to the gate electrode 13a as shown in FIG. 13 and comes into contact with the inner cathode insertion plate 22 or the outer cathode insertion plate 23, an electrical short circuit occurs between the gate electrode and the cathode electrode. This causes a problem in that the operation of the GTO thyristor is inconvenient.
【００１７】本発明は上記のような問題点を解消するた
めになされたもので、ゲート取り出し電極の圧接に伴っ
て金属屑が発生しても、ゲート電極とカソード電極が電
気的にショートしないＧＴＯサイリスタを提供すること
を目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a GTO in which a gate electrode and a cathode electrode are not electrically short-circuited even if metal dust is generated due to pressure contact of a gate extraction electrode. It is intended to provide a thyristor.
【００１８】[0018]
【課題を解決するための手段】本発明に係る請求項１記
載の圧接型半導体装置は、第１主面の第１の領域にリン
グ状の制御電極が形成され、前記制御電極よりも内周側
および外周側の第２および第３の領域に第１主電極が形
成され、前記第１主面とは反対側の第２主面に第２主電
極が形成された半導体基板と、第１主面が前記半導体基
板の前記第２主電極に接するように前記半導体基板を搭
載する導電性の補強板と、第１主面が前記第２および第
３の領域の第１主電極にそれぞれ接する内側電極挿入板
および外側電極挿入板と、前記制御電極に接するリング
状の取り出し制御電極頭部とを有し、３者が一体となっ
た電極挿入板と、第１主面が前記内側電極挿入板および
前記外側電極挿入板の前記第１主面とは反対側の第２主
面に接するように配設された電極ブロックと、前記取り
出し制御電極頭部の配設位置に対応して前記電極ブロッ
クの前記第１主面の表面から、前記第１主面とは反対側
の第２主面に向かう方向に形成されたリング状溝内に配
設され、前記取り出し制御電極頭部を前記半導体基板の
方向に付勢する付勢機構とを備え、前記取り出し制御電
極頭部は、前記内側電極挿入板の端縁部と前記外側電極
挿入板の内周端縁部とで規定される領域内に配設され、
前記電極挿入板は、前記取り出し制御電極頭部と、前記
内側電極挿入板の端縁部および前記外側電極挿入板の内
周端縁部との間に、隙間なく充填されて固着された弾力
性を有する埋め込み絶縁物を備えることで、前記内側電
極挿入板、前記外側電極挿入板、前記取り出し制御電極
頭部が一体となっている。According to a first aspect of the present invention, there is provided a press-contact type semiconductor device, wherein a ring-shaped control electrode is formed in a first region of a first main surface, and an inner periphery of the control electrode is formed in an inner periphery of the control electrode. A semiconductor substrate having a first main electrode formed in second and third regions on the side and the outer peripheral side, and a second main electrode formed on a second main surface opposite to the first main surface; A conductive reinforcing plate on which the semiconductor substrate is mounted such that the main surface is in contact with the second main electrode of the semiconductor substrate; and a first main surface is in contact with the first main electrodes in the second and third regions, respectively. An electrode insertion plate having an inner electrode insertion plate, an outer electrode insertion plate, a ring-shaped extraction control electrode head in contact with the control electrode, and an electrode insertion plate in which three members are integrated; So as to be in contact with a second main surface of the plate and the outer electrode insertion plate opposite to the first main surface. From the surface of the first main surface of the electrode block to a second main surface opposite to the first main surface in accordance with the provided electrode block and the disposition position of the extraction control electrode head. A biasing mechanism disposed in a ring-shaped groove formed in the direction, and biasing the takeout control electrode head in the direction of the semiconductor substrate, wherein the takeout control electrode head includes the inner electrode insertion plate. Are disposed in a region defined by an edge of the outer electrode insertion plate and an inner peripheral edge of the outer electrode insertion plate,
The electrode insertion plate is filled and fixed without any gap between the extraction control electrode head, the edge of the inner electrode insertion plate, and the inner peripheral edge of the outer electrode insertion plate. , The inner electrode insertion plate, the outer electrode insertion plate, and the extraction control electrode head are integrated.
【００１９】本発明に係る請求項２記載の圧接型半導体
装置は、前記取り出し制御電極頭部の厚さは、前記内側
電極挿入板および前記外側電極挿入板の厚さとほぼ同じ
である。In the pressure-contact type semiconductor device according to a second aspect of the present invention, the thickness of the extraction control electrode head is substantially the same as the thickness of the inner electrode insertion plate and the outer electrode insertion plate.
【００２０】本発明に係る請求項３記載の圧接型半導体
装置は、前記制御電極および前記第１主電極は前記半導
体基板上において段差を有して配設され、前記取り出し
制御電極頭部の厚さは、前記内側電極挿入板および前記
外側電極挿入板の厚さよりも厚く、前記取り出し制御電
極頭部は、その先端部が少なくとも前記段差の長さだけ
前記内側電極挿入板および前記外側電極挿入板の前記第
１主面から突出するように配設されている。According to a third aspect of the present invention, in the press-contact type semiconductor device, the control electrode and the first main electrode are disposed with a step on the semiconductor substrate, and the thickness of the head of the control electrode is taken out. The thickness of the inner electrode insertion plate and the outer electrode insertion plate is greater than the thickness of the inner electrode insertion plate and the outer electrode insertion plate. Are provided so as to protrude from the first main surface.
【００２１】本発明に係る請求項４記載の圧接型半導体
装置は、前記外側電極挿入板の外周端縁部と、前記半導
体基板の外周端縁部とを隙間なく覆うように配設され、
前記外側電極挿入板と前記半導体基板とを固着する絶縁
性の密封材をさらに備えている。According to a fourth aspect of the present invention, in the press-contact type semiconductor device, the outer peripheral edge portion of the outer electrode insertion plate and the outer peripheral edge portion of the semiconductor substrate are covered without any gap.
The semiconductor device further includes an insulating sealing material for fixing the outer electrode insertion plate and the semiconductor substrate.
【００２２】本発明に係る請求項５記載の圧接型半導体
装置は、その内周端縁部が前記外側電極挿入板の外周端
縁部および前記補強板の外周端縁部に係合し、その垂直
に折れ曲がった外周端縁部が互いに向かい合うように配
設された絶縁性の第１および第２の圧接リングをさらに
備え、前記第１および第２の圧接リングは、互いの折れ
曲がった前記外周端縁部において係合し、前記外側電極
挿入板の外周端縁部および前記補強板の外周端縁部を覆
っている。According to a fifth aspect of the present invention, in the pressure contact type semiconductor device, the inner peripheral edge engages with the outer peripheral edge of the outer electrode insertion plate and the outer peripheral edge of the reinforcing plate. Insulating first and second insulation displacement rings are further provided, with the vertically bent outer peripheral edges facing each other, wherein the first and second insulation displacement rings are mutually bent outer peripheral ends. They are engaged at the edges and cover the outer peripheral edge of the outer electrode insertion plate and the outer peripheral edge of the reinforcing plate.
【００２３】[0023]
＜実施の形態１＞図１に本発明に係る実施の形態１とし
て、リング状のゲート取り出し電極を有するゲートター
ンオフサイリスタ（以下、ＧＴＯサイリスタと呼称）１
００の断面構成を示す。<First Embodiment> FIG. 1 shows a gate turn-off thyristor (hereinafter referred to as a GTO thyristor) 1 having a ring-shaped gate extraction electrode as a first embodiment according to the present invention.
00 shows a cross-sectional configuration.
【００２４】図１において、ＧＴＯサイリスタ１００の
各エレメントが形成された半導体基板１０の上主面（第
１主面）に接するようにカソード挿入板４０が配置され
ている。In FIG. 1, a cathode insertion plate 40 is arranged so as to be in contact with the upper main surface (first main surface) of the semiconductor substrate 10 on which each element of the GTO thyristor 100 is formed.
【００２５】カソード挿入板４０（電極挿入板）は、半
導体基板１０の上主面の外周部側に位置する面上に接す
るリング状のゲート取り出し電極頭部４１（取り出し制
御電極頭部）と、リング状のゲート取り出し電極頭部４
１の内周側および外周側の半導体基板１０の上主面にそ
れぞれ接する内側カソード挿入板４２（内側電極挿入
板）および外側カソード挿入板４３（外側電極挿入板）
とを備え、ゲート取り出し電極４１は、弾力性を有する
埋め込み絶縁物４４により内側カソード挿入板４２およ
び外側カソード挿入板４３に固着され、一体化した構成
となっている。なお、埋め込み絶縁物４４は、例えばシ
リコーンゴム等で構成されており、ゲート取り出し電極
頭部４１、内側カソード挿入板４２、外側カソード挿入
板４３が形成する隙間を完全に埋めるように配設されて
いる。シリコーンゴムは、塗布直後は流動性を有してい
るが、乾燥後は弾力性を有した状態で固まるものであ
る。The cathode insertion plate 40 (electrode insertion plate) includes a ring-shaped gate extraction electrode head 41 (extraction control electrode head) in contact with a surface located on the outer peripheral side of the upper main surface of the semiconductor substrate 10, Ring-shaped gate extraction electrode head 4
The inner cathode insertion plate 42 (inner electrode insertion plate) and the outer cathode insertion plate 43 (outer electrode insertion plate) that respectively contact the upper principal surfaces of the inner and outer semiconductor substrates 10 of the semiconductor device 10.
The gate extraction electrode 41 is fixed to the inner cathode insertion plate 42 and the outer cathode insertion plate 43 by an embedded insulator 44 having elasticity, and has an integrated configuration. The embedded insulator 44 is made of, for example, silicone rubber or the like, and is disposed so as to completely fill the gap formed by the gate extraction electrode head 41, the inner cathode insertion plate 42, and the outer cathode insertion plate 43. I have. Silicone rubber has fluidity immediately after application, but hardens in a state of elasticity after drying.
【００２６】カソード挿入板４０の上主面（第２主面）
上には外部カソード電極２０（電極ブロック）の下主面
（第１主面）が接するように配置され、内側カソード挿
入板４２および外側カソード挿入板４３には外部カソー
ド電極２０が接触し、ゲート取り出し電極頭部４１の上
部には、外部カソード電極２０内に、外部カソード電極
２０の下主面から上主面（第２主面）に向かう方向に形
成されたリング状溝２０１が位置している。そして、リ
ング状溝２０１内にはゲート取り出し電極本体部４１１
が保持され、ゲート取り出し電極本体部４１１の下主面
はゲート取り出し電極頭部４１の上主面に接する構成と
なっている。Upper main surface (second main surface) of cathode insertion plate 40
A lower main surface (first main surface) of the external cathode electrode 20 (electrode block) is disposed on the upper surface so as to be in contact therewith. The external cathode electrode 20 is in contact with the inner cathode insertion plate 42 and the outer cathode insertion plate 43, A ring-shaped groove 201 formed in a direction from the lower main surface to the upper main surface (second main surface) of the external cathode electrode 20 is located in the external cathode electrode 20 above the extraction electrode head 41. I have. Then, in the ring-shaped groove 201, the gate extraction electrode main body 411 is provided.
Are held, and the lower main surface of the gate extraction electrode main body 411 is in contact with the upper main surface of the gate extraction electrode head 41.
【００２７】リング状溝２０１内にはゲート取り出し電
極本体部４１１を収納し、周囲の外部カソード電極２０
との電気的絶縁を保つためのリング状の絶縁体５０が挿
入され、ゲート取り出し電極本体部４１１は絶縁体５０
内に挿入されている。A gate extraction electrode main body 411 is housed in the ring-shaped groove 201, and the surrounding external cathode electrode 20 is formed.
A ring-shaped insulator 50 is inserted to maintain electrical insulation with the gate electrode extraction electrode main body 411.
Is inserted inside.
【００２８】また、リング状溝２０１の底面と絶縁体５
０との間には弾性体６０が介挿され、絶縁体５０ととも
にゲート取り出し電極本体部４１１を半導体基板１０の
方向に付勢することで、ゲート取り出し電極頭部４１を
半導体基板１０上のゲート電極（図示せず）に確実に接
触させる構成となっている。なお、付勢力を発揮するの
は弾性体６０であるが、弾性体６０、絶縁体５０、ゲー
ト取り出し電極本体部４１１は、ゲート取り出し電極頭
部４１を半導体基板１０の方向に付勢するために必要な
構成となるので、広義的に付勢機構と呼称する。The bottom of the ring-shaped groove 201 and the insulator 5
An elastic body 60 is interposed between the semiconductor substrate 10 and the elastic body 60, and the gate extraction electrode main body 411 is urged together with the insulator 50 in the direction of the semiconductor substrate 10 so that the gate extraction electrode head 41 is placed on the gate of the semiconductor substrate 10. The configuration is such that an electrode (not shown) is securely contacted. The elastic body 60 exerts an urging force. The elastic body 60, the insulator 50, and the gate extraction electrode main body 411 are used to urge the gate extraction electrode head 41 in the direction of the semiconductor substrate 10. Since it has a necessary configuration, it is broadly called an urging mechanism.
【００２９】そして、ゲート取り出し電極本体部４１１
には外部との電気的接続を果たすためのゲートリード線
９１が接続され、当該ゲートリード線９１は絶縁性被覆
膜９２に覆われた状態で、後に説明する絶縁筒８０を貫
通して外部に延在している。Then, the gate extraction electrode main body 411
Is connected to a gate lead wire 91 for making an electrical connection with the outside, and the gate lead wire 91 is covered with an insulating coating film 92 and penetrates through an insulating cylinder 80 described later. Extends.
【００３０】半導体基板１０は導電性の補強板１０１上
に搭載されており、半導体基板１０の端縁部から補強板
１０１の表面にかけてはシリコーンゴムなどで構成され
る表面保護材１０２が塗布されている。そして、補強板
１０１の下主面（第１主面）に接するように外部アノー
ド電極３０が配置されている。The semiconductor substrate 10 is mounted on a conductive reinforcing plate 101, and a surface protection material 102 made of silicone rubber or the like is applied from the edge of the semiconductor substrate 10 to the surface of the reinforcing plate 101. I have. The external anode electrode 30 is arranged so as to be in contact with the lower main surface (first main surface) of the reinforcing plate 101.
【００３１】外部カソード電極２０の端縁部にはカソー
ドフランジ８１が固着され、外部アノード電極３０には
アノードフランジ８２が固着されている。そして、カソ
ードフランジ８１とアノードフランジ８２との間には、
ＧＴＯサイリスタ１００の主要部を取り囲むように、セ
ラミックス等の絶縁物で構成された絶縁筒８０が配設さ
れている。また、絶縁筒８０の内側には、補強板１０１
の位置決めを行うガイドリング７０が配設され、組み立
て時の補強板１０１の位置ずれ、すなわち半導体基板１
０の位置ずれを防止する構成となっている。A cathode flange 81 is fixed to the edge of the external cathode electrode 20, and an anode flange 82 is fixed to the external anode electrode 30. And, between the cathode flange 81 and the anode flange 82,
An insulating cylinder 80 made of an insulating material such as ceramics is provided so as to surround a main part of the GTO thyristor 100. The reinforcing plate 101 is provided inside the insulating tube 80.
A guide ring 70 for positioning the semiconductor substrate 1 is provided.
It is configured to prevent the displacement of 0.
【００３２】なお、外部カソード電極２０および外部ア
ノード電極３０の外部には、両者を互いに向き合う方向
に付勢し、カソード挿入板４０および補強板１０１を半
導体基板１０に圧接するためのスタック電極が配置され
るが、図示および説明は省略する。Outside the external cathode electrode 20 and the external anode electrode 30, a stack electrode for urging them in directions facing each other and pressing the cathode insertion plate 40 and the reinforcing plate 101 against the semiconductor substrate 10 is arranged. However, illustration and description are omitted.
【００３３】ここで、図１における領域Ａ部分の詳細構
成を示す図２を用いてゲート取り出し電極頭部４１の動
作について説明する。The operation of the gate extraction electrode head 41 will now be described with reference to FIG. 2 showing the detailed configuration of the region A in FIG.
【００３４】図２に示すように、半導体基板１０の表面
にはゲート電極１３および１３ａが形成される凹部ＯＰ
と、カソード電極１２（第１主電極）が形成される凸部
ＴＰとが設けられている。凸部ＴＰの上面の表面内には
エミッタ層１４が形成され、当該エミッタ層１４の上に
カソード電極１２が形成されている。なお、半導体基板
１０の反対側の主面には図示しないアノード電極（第２
主電極）が形成されている。ゲート電極１３は平面視形
状がリング状であり、その形成領域（第１の領域）は半
導体基板１０の端縁部寄りである。そして、カソード電
極１２はゲート電極１３の内周側および外周側の領域
（第２および第３の領域）に、個々の平面視形状が長円
形の島状となるように複数個形成され、それが同心円状
に配列形成されている。また、ゲート電極１３は、カソ
ード電極１２間に全面的に形成されている。なお、半導
体基板１０の平面構成は図１２に示したものと基本的に
同じである。As shown in FIG. 2, a recess OP in which gate electrodes 13 and 13a are formed is formed on the surface of semiconductor substrate 10.
And a projection TP on which the cathode electrode 12 (first main electrode) is formed. An emitter layer 14 is formed in the upper surface of the projection TP, and the cathode electrode 12 is formed on the emitter layer 14. An anode electrode (not shown) is provided on the opposite main surface of the semiconductor substrate 10.
Main electrode) is formed. The gate electrode 13 has a ring shape in plan view, and its formation region (first region) is near the edge of the semiconductor substrate 10. A plurality of cathode electrodes 12 are formed in regions (second and third regions) on the inner peripheral side and the outer peripheral side of the gate electrode 13 so that each of the cathode electrodes 12 has an oval island shape in plan view. Are concentrically arranged. The gate electrode 13 is formed entirely between the cathode electrodes 12. The plan configuration of the semiconductor substrate 10 is basically the same as that shown in FIG.
【００３５】内側カソード挿入板４２および外側カソー
ド挿入板４３は、カソード電極１２に接するように配置
され、外部カソード電極２０は、リング状溝２０１内に
保持されたゲート取り出し電極本体部４１１がゲート取
り出し電極頭部４１に接するように配置されている。The inner cathode insertion plate 42 and the outer cathode insertion plate 43 are arranged so as to be in contact with the cathode electrode 12, and the outer cathode electrode 20 is connected to the gate extraction electrode body 411 held in the ring-shaped groove 201 by the gate extraction electrode body 411. It is arranged so as to be in contact with the electrode head 41.
【００３６】また、絶縁体５０は断面形状がコの字型を
なし、ゲート取り出し電極本体部４１１の側面および底
面を側壁５０ａおよび底板５０ｂが覆い、外部カソード
電極２０とゲート取り出し電極本体部４１１との電気的
絶縁を保つような構成となっている。なお、側壁５０ａ
は、例えば帯状の絶縁材をリング状溝２０１の両壁面に
沿って配置することで得られ、底板５０ｂはリング状溝
２０１の平面視形状に合致したリング状の絶縁材によっ
て得ることができる。The insulator 50 has a U-shaped cross section, and the side and bottom surfaces of the gate extraction electrode main body 411 are covered by side walls 50a and the bottom plate 50b. It is configured to keep the electrical insulation of. The side wall 50a
Is obtained, for example, by arranging a band-shaped insulating material along both wall surfaces of the ring-shaped groove 201, and the bottom plate 50 b can be obtained by a ring-shaped insulating material conforming to the shape of the ring-shaped groove 201 in a plan view.
【００３７】絶縁体５０の底板５０ｂには弾性体６０が
当接している。弾性体６０はリング状溝２０１の底面側
から順に配設された、皿バネ６０ａ、平座金６０ｂ、皿
バネ６０ｃ、平座金６０ｄによって構成されている。The elastic body 60 is in contact with the bottom plate 50b of the insulator 50. The elastic body 60 includes a disc spring 60a, a flat washer 60b, a disc spring 60c, and a flat washer 60d which are arranged in this order from the bottom surface of the ring-shaped groove 201.
【００３８】そして、皿バネ群によって構成される弾性
体６０がゲート取り出し電極本体部４１１を半導体基板
１０方向に付勢することで、ゲート取り出し電極本体部
４１１の下主面がゲート取り出し電極頭部４１の上主面
を押圧する。The elastic body 60 constituted by a group of disc springs urges the gate extraction electrode main body 411 toward the semiconductor substrate 10 so that the lower main surface of the gate extraction electrode main body 411 has a gate extraction electrode head. 41 is pressed on the upper main surface.
【００３９】なお、ゲート取り出し電極頭部４１の厚さ
は内側カソード挿入板４２および外側カソード挿入板４
３とほぼ同じであり、ゲート取り出し電極本体部４１１
による押圧前には、ゲート取り出し電極頭部４１の下主
面はカソード挿入板４０の下主面から突出しないように
配設されているので、ゲート取り出し電極本体部４１１
による押圧によってゲート取り出し電極頭部４１の下主
面が突出し、半導体基板１０上のゲート電極１３に確実
に接触することになる。The thickness of the gate extraction electrode head 41 is determined by the inner cathode insertion plate 42 and the outer cathode insertion plate 4.
3, which is almost the same as the gate extraction electrode body 411.
Before pressing by the gate electrode 41, the lower main surface of the gate extraction electrode head 41 is arranged so as not to protrude from the lower main surface of the cathode insertion plate 40.
The lower main surface of the gate extraction electrode head 41 protrudes due to the pressing, and thus reliably contacts the gate electrode 13 on the semiconductor substrate 10.
【００４０】このような構成にすることで、例えば、組
み立て時の不注意によりゲート取り出し電極頭部４１が
損傷することが防止されるので、取扱いが容易となる。By adopting such a configuration, for example, it is possible to prevent the gate extraction electrode head 41 from being damaged due to carelessness at the time of assembling, so that the handling becomes easy.
【００４１】ここで、ゲート取り出し電極４１を内側カ
ソード挿入板４２および外側カソード挿入板４３に固着
する埋め込み絶縁物４４は弾力性を有しているので、ゲ
ート取り出し電極本体部４１１による押圧によって、図
２に示すように変形し、ゲート取り出し電極頭部４１を
突出させることができる。なお、ゲート取り出し電極頭
部４１の下主面の突出距離は、カソード挿入板４０の下
主面からゲート電極１３の表面までの距離Ｌにほぼ等し
い距離である。Here, the embedded insulator 44 for fixing the gate extraction electrode 41 to the inner cathode insertion plate 42 and the outer cathode insertion plate 43 has elasticity. 2, the gate extraction electrode head 41 can be projected. The projecting distance of the lower main surface of the gate extraction electrode head 41 is substantially equal to the distance L from the lower main surface of the cathode insertion plate 40 to the surface of the gate electrode 13.
【００４２】なお、図３にＧＴＯサイリスタ１００の組
み立て途中の状態を示す。図３に示すように、ゲート取
り出し電極本体部４１１による押圧前には、ゲート取り
出し電極頭部４１の下主面はカソード挿入板４０の下主
面から突出していない。FIG. 3 shows a state in which the GTO thyristor 100 is being assembled. As shown in FIG. 3, the lower main surface of the gate extraction electrode head 41 does not protrude from the lower main surface of the cathode insertion plate 40 before being pressed by the gate extraction electrode main body 411.
【００４３】また、皿バネ群によって構成される弾性体
６０がゲート取り出し電極本体部４１１を半導体基板１
０方向に付勢するので、ゲート取り出し電極本体部４１
１の下主面が外部カソード電極２０の主面から突出して
いる。The elastic body 60 constituted by a group of disc springs is used to connect the gate extraction electrode main body 411 to the semiconductor substrate 1.
Since the gate is urged in the zero direction, the gate extraction electrode body 41
The lower main surface 1 protrudes from the main surface of the external cathode electrode 20.
【００４４】＜特徴的作用効果＞以上説明したようにカ
ソード挿入板４０は、内側カソード挿入板４２および外
側カソード挿入板４３とを備え、埋め込み絶縁物４４
が、ゲート取り出し電極頭部４１、内側カソード挿入板
４２、外側カソード挿入板４３が形成する隙間を完全に
埋めるように配設されているので、ゲート取り出し電極
頭部４１をゲート電極１３に圧接する場合、弾性体６０
が撓み、このとき皿バネ６０ａ、６０ｃ、平座金６０
ｂ，６０ｄと外部カソード電極２０のリング状溝２０１
の側面とが擦れ合って金属屑が発生したとしても、埋め
込み絶縁物４４の存在により金属屑が半導体基板１０の
表面まで落下することが防止されるので、金属屑によっ
てゲート電極とカソード電極との間で電気的ショートが
発生することが防止され、ＧＴＯサイリスタの動作に不
具合が発生するという問題を防止することができる。<Characteristic Effects> As described above, the cathode insertion plate 40 includes the inner cathode insertion plate 42 and the outer cathode insertion plate 43, and the embedded insulator 44
Are arranged so as to completely fill the gap formed by the gate extraction electrode head 41, the inner cathode insertion plate 42, and the outer cathode insertion plate 43, so that the gate extraction electrode head 41 is pressed against the gate electrode 13. In the case, the elastic body 60
At this time, the disc springs 60a and 60c, the flat washer 60
b, 60d and the ring-shaped groove 201 of the external cathode electrode 20
Even if the side surfaces of the semiconductor substrate 10 rub against each other, the presence of the buried insulator 44 prevents the metal waste from dropping to the surface of the semiconductor substrate 10. It is possible to prevent an electrical short circuit from occurring between them, and to prevent a problem that a malfunction occurs in the operation of the GTO thyristor.
【００４５】なお、本発明の適用はＧＴＯサイリスタに
限定されるものではなく、リング状のゲート取り出し電
極を有し、該ゲート取り出し電極をバネ等で半導体基板
に圧接する構造の圧接型半導体装置であれば適用可能で
ある。The application of the present invention is not limited to the GTO thyristor, but is applied to a pressure-contact type semiconductor device having a ring-shaped gate extraction electrode and pressing the gate extraction electrode against the semiconductor substrate with a spring or the like. If applicable, it is applicable.
【００４６】また、先に説明した特開昭６２−７９６６
８号公報においては、リングゲート部とカソード挿入板
とを絶縁物により接続し一体化した構成が示されている
が、上記公報の発明は圧接力の均一化を目的としたもの
であり、リングゲート部とカソード挿入板とを剛体化す
る必要があるので、絶縁物は弾力性を有さない材質で構
成されている。また、リングゲート部の押圧に伴う金属
屑の発生といった問題については認識も教示もされてい
ない。一方、本願発明においては、絶縁物は弾力性を有
する材質に限定される。Further, Japanese Patent Application Laid-Open No. 62-7966 described above
Japanese Patent Application Laid-Open No. 8 (1996) -1995 discloses a structure in which a ring gate portion and a cathode insertion plate are connected and integrated by an insulator, but the invention of the above-mentioned application aims at equalizing the pressing force, and Since it is necessary to make the gate portion and the cathode insertion plate rigid, the insulator is made of a material having no elasticity. In addition, there is no recognition or teaching about the problem of the generation of metal dust accompanying the pressing of the ring gate. On the other hand, in the present invention, the insulator is limited to a material having elasticity.
【００４７】＜変形例＞以上説明したＧＴＯサイリスタ
１００においては、図３を用いて説明したように、ゲー
ト取り出し電極本体部４１１による押圧前には、ゲート
取り出し電極頭部４１の下主面はカソード挿入板４０の
下主面から突出しない構成を示した。<Modification> In the GTO thyristor 100 described above, as described with reference to FIG. 3, before the gate extraction electrode main body 411 is pressed, the lower main surface of the gate extraction electrode head 41 is connected to the cathode. The configuration that does not protrude from the lower main surface of the insertion plate 40 is shown.
【００４８】しかし、ゲート取り出し電極頭部４１の下
主面がカソード挿入板４０の下主面から突出した構成で
あっても良い。その構成を図４に示す。However, the lower main surface of the gate extraction electrode head 41 may be protruded from the lower main surface of the cathode insertion plate 40. The configuration is shown in FIG.
【００４９】図４において、弾力性を有した埋め込み絶
縁物４４によって内側カソード挿入板４２および外側カ
ソード挿入板４３にゲート取り出し電極頭部４１Ａが固
着されてカソード挿入板４０Ａが構成されている。この
構成において、ゲート取り出し電極頭部４１Ａの下主面
はカソード挿入板４０の下主面から突出しており、その
突出距離は、カソード挿入板４０の下主面からゲート電
極１３の表面までの距離Ｌにほぼ等しい距離となってい
る。In FIG. 4, a gate extraction electrode head 41A is fixed to an inner cathode insertion plate 42 and an outer cathode insertion plate 43 by an embedded insulator 44 having elasticity to form a cathode insertion plate 40A. In this configuration, the lower main surface of the gate extraction electrode head 41A protrudes from the lower main surface of the cathode insertion plate 40, and the protruding distance is the distance from the lower main surface of the cathode insertion plate 40 to the surface of the gate electrode 13. The distance is almost equal to L.
【００５０】このように、ゲート取り出し電極本体部４
１１による押圧前においても、ゲート取り出し電極頭部
４１Ａが距離Ｌだけ突出した構成とすることで、ゲート
取り出し電極本体部４１１による押圧を行った場合で
も、埋め込み絶縁物４４が変形することはなくなる。埋
め込み絶縁物４４が変形すると、この応力によって弾性
体６０の圧接力が若干不均一になるが、図４に示す構成
によりこの不均一が解消されることになる。なお、この
場合埋め込み絶縁物４４は、ゲート取り出し電極本体部
４１１による押圧に起因する歪を吸収する歪緩衝材とし
ても機能する。As described above, the gate extraction electrode body 4
Even before pressing by 11, the gate extraction electrode head 41 </ b> A is configured to protrude by the distance L, so that the embedded insulator 44 does not deform even when pressing by the gate extraction electrode main body 411. When the embedded insulator 44 is deformed, the stress causes the pressure contact force of the elastic body 60 to be slightly non-uniform, but the non-uniformity is eliminated by the configuration shown in FIG. In this case, the buried insulator 44 also functions as a strain buffering material that absorbs the strain caused by the pressing by the gate extraction electrode main body 411.
【００５１】＜実施の形態２＞図５に本発明に係る実施
の形態２として、リング状のゲート取り出し電極を有す
るＧＴＯサイリスタ２００の断面構成を示す。<Second Embodiment> FIG. 5 shows a cross-sectional structure of a GTO thyristor 200 having a ring-shaped gate extraction electrode as a second embodiment according to the present invention.
【００５２】図５において、半導体基板１０の上主面に
接するようにカソード挿入板４０が配置され、カソード
挿入板４０の端縁部から表面保護材１０２の表面にかけ
ては、シリコーンゴムなどで構成される密封材１７が塗
布されている。なお、図１を用いて説明したＧＴＯサイ
リスタ１００と同一の構成については同一の符号を付
し、重複する説明は省略する。In FIG. 5, a cathode insertion plate 40 is arranged so as to be in contact with the upper main surface of the semiconductor substrate 10, and a portion from the edge of the cathode insertion plate 40 to the surface of the surface protecting material 102 is made of silicone rubber or the like. Sealing material 17 is applied. The same components as those of the GTO thyristor 100 described with reference to FIG. 1 are denoted by the same reference numerals, and redundant description will be omitted.
【００５３】次に、図６〜図８を用いて密封材１７の形
成工程を説明する。図６は補強板１０１上に半導体基板
１０が搭載され、半導体基板１０の端縁部から補強板１
０１の表面にかけて表面保護材１０２が塗布された状態
を示す図である。Next, a process of forming the sealing material 17 will be described with reference to FIGS. FIG. 6 shows that the semiconductor substrate 10 is mounted on the reinforcing plate 101 and the reinforcing plate 1
FIG. 11 is a view showing a state where a surface protective material 102 is applied to the surface of No. 01.
【００５４】次に、図７に示す工程において、半導体基
板１０の上にカソード挿入板４０を搭載し、カソード挿
入板４０の端縁部、半導体基板１０の表面、表面保護材
１０２の表面で規定されるリング状の空間を埋めるよう
にシリコーンゴム１７１を充填する。Next, in the step shown in FIG. 7, the cathode insertion plate 40 is mounted on the semiconductor substrate 10 and defined by the edge of the cathode insertion plate 40, the surface of the semiconductor substrate 10, and the surface of the surface protection material 102. The silicone rubber 171 is filled so as to fill the ring-shaped space.
【００５５】そして、図８に示すように、シリコーンゴ
ム１７１が固まることによって、カソード挿入板４０の
端縁部、半導体基板１０の表面、表面保護材１０２の表
面を密封材１７が隙間なく覆うことになる。Then, as shown in FIG. 8, when the silicone rubber 171 is solidified, the sealing material 17 covers the edge of the cathode insertion plate 40, the surface of the semiconductor substrate 10, and the surface of the surface protection material 102 without gaps. become.
【００５６】＜特徴的作用効果＞以上説明したようにＧ
ＴＯサイリスタ２００においては、カソード挿入板４０
の端縁部を密封材１７が隙間なく覆う構成を有している
ので、弾性体６０の撓みに起因して発生する金属屑が、
カソード挿入板４０の端縁部の隙間から半導体基板１０
の主面上に侵入することが防止されるので、カソード挿
入板４０における埋め込み絶縁物４４の存在と相俟っ
て、金属屑に起因するゲート電極とカソード電極間の電
気的ショート防止効果を高めることができ、ＧＴＯサイ
リスタの動作に不具合が発生するという問題を防止する
ことができる。<Characteristic Effects> As described above, G
In the TO thyristor 200, the cathode insertion plate 40
Has a configuration in which the sealing material 17 covers the edge portion of the elastic member 60 without a gap.
The semiconductor substrate 10 is inserted through the gap at the edge of the cathode insertion plate 40.
Is prevented from penetrating into the main surface of the cathode insertion plate 40, and in combination with the presence of the buried insulator 44 in the cathode insertion plate 40, the effect of preventing an electrical short circuit between the gate electrode and the cathode electrode due to metal dust is enhanced. Therefore, it is possible to prevent a problem that a malfunction occurs in the operation of the GTO thyristor.
【００５７】＜実施の形態３＞図９に本発明に係る実施
の形態３として、リング状のゲート取り出し電極を有す
るＧＴＯサイリスタ３００の断面構成を示す。Third Embodiment FIG. 9 shows a cross-sectional structure of a GTO thyristor 300 having a ring-shaped gate extraction electrode as a third embodiment according to the present invention.
【００５８】図９において、半導体基板１０の上主面に
接するようにカソード挿入板４０が配置され、カソード
挿入板４０の端縁部には絶縁材で形成された圧接リング
１８が係合され、補強板１０１の端縁部には絶縁材で形
成された圧接リング１９が係合されている。そして、圧
接リング１８および１９はその端縁部において互いに係
合することで、半導体基板１０、カソード挿入板４０、
補強板１０１の端縁部を密閉する構造となる。なお、図
１を用いて説明したＧＴＯサイリスタ１００と同一の構
成については同一の符号を付し、重複する説明は省略す
る。In FIG. 9, a cathode insertion plate 40 is arranged so as to be in contact with the upper main surface of the semiconductor substrate 10, and a press-contact ring 18 made of an insulating material is engaged with an edge of the cathode insertion plate 40. A press-contact ring 19 made of an insulating material is engaged with an edge of the reinforcing plate 101. Then, the press contact rings 18 and 19 are engaged with each other at their edge portions, so that the semiconductor substrate 10, the cathode insertion plate 40,
The structure is such that the edge of the reinforcing plate 101 is sealed. The same components as those of the GTO thyristor 100 described with reference to FIG. 1 are denoted by the same reference numerals, and redundant description will be omitted.
【００５９】ここで、図９における領域Ａ部分の詳細構
成を図１０に示す。図１０に示すように、圧接リング１
８および１９は、それぞれカソード挿入板４０および補
強板１０１に係合する側とは反対側の端縁部が互いに向
かい合う方向に折れ曲がった形状をなし、その端縁部に
それぞれ形成されたネジ部１８１および１９１によって
係合する構成となっている。なお、圧接リング１８およ
び１９の材質としては、樹脂、特に機械的強度の高いエ
ンジニアリングプラスチックなどを使用すれば良い。ま
た、圧接リング１８および１９の係合は、樹脂製のネジ
を使用してネジ止めによって行っても良い。Here, FIG. 10 shows the detailed configuration of the area A in FIG. As shown in FIG.
Reference numerals 8 and 19 each have a shape in which edges opposite to the side engaging with the cathode insertion plate 40 and the reinforcing plate 101 are bent in directions facing each other, and screw portions 181 formed on the edges are respectively provided. And 191 are engaged. As a material of the press contact rings 18 and 19, a resin, especially an engineering plastic having high mechanical strength may be used. Further, the engagement between the press contact rings 18 and 19 may be performed by screwing using a resin screw.
【００６０】＜特徴的作用効果＞以上説明したようにＧ
ＴＯサイリスタ３００においては、圧接リング１８およ
び１９がカソード挿入板４０、補強板１０１の端縁部を
密閉する構成を有しているので、弾性体６０の撓みに起
因して発生する金属屑が、カソード挿入板４０の端縁部
の隙間から半導体基板１０の主面上に侵入することが防
止されるので、カソード挿入板４０における埋め込み絶
縁物４４の存在と相俟って、金属屑に起因するゲート電
極とカソード電極間の電気的ショート防止効果を高める
ことができ、ＧＴＯサイリスタの動作に不具合が発生す
るという問題を防止することができる。<Characteristic Effects> As described above, G
In the TO thyristor 300, since the pressure contact rings 18 and 19 have a configuration that seals the edges of the cathode insertion plate 40 and the reinforcing plate 101, metal chips generated due to the bending of the elastic body 60 are reduced. Since it is prevented from entering the main surface of the semiconductor substrate 10 through the gap at the edge of the cathode insertion plate 40, the presence of the buried insulator 44 in the cathode insertion plate 40 results in the generation of metal chips. The effect of preventing an electrical short between the gate electrode and the cathode electrode can be improved, and the problem that a malfunction occurs in the operation of the GTO thyristor can be prevented.
【００６１】[0061]
【発明の効果】本発明に係る請求項１記載の圧接型半導
体装置によれば、取り出し制御電極頭部を付勢機構によ
り制御電極に圧接する場合、付勢機構において、付勢力
の発生源、例えば弾性体が撓み、該弾性体とリング状溝
の内面とが擦れ合って金属屑が発生したとしても、内側
電極挿入板、外側電極挿入板、取り出し制御電極頭部が
一体となった電極挿入板の存在により、金属屑が半導体
基板の表面まで落下することが防止されるので、金属屑
によって制御電極と第１主電極との間で電気的ショート
が発生することが防止され、圧接型半導体装置の動作に
不具合が発生するという問題を防止することができる。
また、内側電極挿入板の端縁部および外側電極挿入板の
内周端縁部との間には、隙間なく充填され、固着された
弾力性を有する埋め込み絶縁物を備えているので、取り
出し制御電極頭部が付勢された場合に埋め込み絶縁物が
付勢方向に変形するので、付勢される前は取り出し制御
電極頭部が制御電極に接していなくても、付勢により制
御電極頭部を確実に制御電極に接触させることができ
る。According to the pressure contact type semiconductor device of the first aspect of the present invention, when the take-out control electrode head is pressed against the control electrode by the urging mechanism, the urging mechanism generates the urging force, For example, even if the elastic body bends and the elastic body rubs against the inner surface of the ring-shaped groove to generate metal dust, the electrode insertion with the inner electrode insertion plate, the outer electrode insertion plate, and the extraction control electrode head integrated with each other. The presence of the plate prevents the metal chips from dropping to the surface of the semiconductor substrate, thereby preventing an electrical short between the control electrode and the first main electrode due to the metal chips. The problem that a malfunction occurs in the operation of the device can be prevented.
In addition, a gap between the edge of the inner electrode insertion plate and the inner peripheral edge of the outer electrode insertion plate is filled with a gap and fixed with a buried insulator having elasticity. When the electrode head is energized, the buried insulator deforms in the energizing direction, so even if the take-out control electrode head is not in contact with the control electrode before energization, the control electrode head is energized. Can reliably contact the control electrode.
【００６２】本発明に係る請求項２記載の圧接型半導体
装置によれば、取り出し制御電極頭部が電極挿入板の主
面から突出しない構成が得られるので、例えば組み立て
時の不注意により取り出し制御電極頭部が損傷すること
が防止されるなど、取扱いが容易となる。According to the pressure contact type semiconductor device of the second aspect of the present invention, a configuration is obtained in which the extraction control electrode head does not protrude from the main surface of the electrode insertion plate. Handling becomes easy, for example, the electrode head is prevented from being damaged.
【００６３】本発明に係る請求項３記載の圧接型半導体
装置によれば、取り出し制御電極頭部の先端部が、少な
くとも制御電極と第１主電極との段差の長さだけ内側電
極挿入板および外側電極挿入板の第１主面から突出する
ように配設されているので、取り出し制御電極頭部が付
勢された場合でも、埋め込み絶縁物が変形することはな
くなり、埋め込み絶縁物の変形に起因する応力によって
付勢機構の圧接力が干不均一になることを防止できる。According to the pressure-contact type semiconductor device of the third aspect of the present invention, the leading end of the head of the take-out control electrode has an inner electrode insertion plate at least as long as the step between the control electrode and the first main electrode. Since it is arranged so as to protrude from the first main surface of the outer electrode insertion plate, even if the takeout control electrode head is urged, the embedded insulator is not deformed, and the embedded insulator is not deformed. It is possible to prevent the pressing force of the urging mechanism from becoming uneven due to the resulting stress.
【００６４】本発明に係る請求項４記載の圧接型半導体
装置によれば、電極挿入板の端縁部を密封材が隙間なく
覆うので、付勢力の発生源、例えば弾性体の撓みに起因
して発生する金属屑が、電極挿入板の端縁部の隙間から
半導体基板の主面上に侵入することが防止されるので、
電極挿入板における埋め込み絶縁物の存在と相俟って、
金属屑に起因する制御電極と第１主電極との間での電気
的ショート防止効果を高めることができる。According to the pressure contact type semiconductor device of the fourth aspect of the present invention, since the sealing material covers the edge portion of the electrode insertion plate without any gap, it is caused by the source of the urging force, for example, the bending of the elastic body. Is prevented from entering the main surface of the semiconductor substrate from the gap at the edge of the electrode insertion plate.
Combined with the presence of embedded insulators in the electrode insertion plate,
The effect of preventing an electrical short between the control electrode and the first main electrode caused by the metal dust can be enhanced.
【００６５】本発明に係る請求項５記載の圧接型半導体
装置によれば、第１および第２の圧接リングが、電極挿
入板、補強板の端縁部を密閉する構成を有しているの
で、付勢力の発生源、例えば弾性体の撓みに起因して発
生する金属屑が、電極挿入板の端縁部の隙間から半導体
基板の主面上に侵入することが防止されるので、電極挿
入板における埋め込み絶縁物の存在と相俟って、金属屑
に起因する制御電極と第１主電極との間での電気的ショ
ート防止効果を高めることができる。According to the pressure contact type semiconductor device of the fifth aspect of the present invention, since the first and second pressure contact rings have a structure for sealing the edges of the electrode insertion plate and the reinforcing plate. Since the source of the urging force, for example, metal chips generated due to the bending of the elastic body is prevented from entering the main surface of the semiconductor substrate from the gap at the edge of the electrode insertion plate, the electrode insertion is prevented. Combined with the presence of the buried insulator in the plate, the effect of preventing an electrical short between the control electrode and the first main electrode caused by the metal chips can be enhanced.
【図１】 本発明に係る実施の形態１の圧接型半導体装
置の構成を説明する断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of a press-contact type semiconductor device according to a first embodiment of the present invention.
【図２】 本発明に係る実施の形態１の圧接型半導体装
置の構成を説明する部分断面図である。FIG. 2 is a partial cross-sectional view illustrating a configuration of a press-contact type semiconductor device according to a first embodiment of the present invention.
【図３】 本発明に係る実施の形態１の圧接型半導体装
置の製造工程を説明する断面図である。FIG. 3 is a cross-sectional view for explaining a manufacturing process of the press-contact type semiconductor device according to the first embodiment of the present invention.
【図４】 本発明に係る実施の形態１の圧接型半導体装
置の変形例の構成を説明する部分断面図である。FIG. 4 is a partial cross-sectional view illustrating a configuration of a modification of the press-contact type semiconductor device according to the first embodiment of the present invention.
【図５】 本発明に係る実施の形態２の圧接型半導体装
置の構成を説明する断面図である。FIG. 5 is a cross-sectional view illustrating a configuration of a press-contact type semiconductor device according to a second embodiment of the present invention.
【図６】 本発明に係る実施の形態２の圧接型半導体装
置の製造工程を説明する断面図である。FIG. 6 is a cross-sectional view for explaining a manufacturing process of the press-contact type semiconductor device according to the second embodiment of the present invention.
【図７】 本発明に係る実施の形態２の圧接型半導体装
置の製造工程を説明する断面図である。FIG. 7 is a cross-sectional view for explaining a manufacturing process of the press-contact type semiconductor device according to the second embodiment of the present invention.
【図８】 本発明に係る実施の形態２の圧接型半導体装
置の製造工程を説明する断面図である。FIG. 8 is a cross-sectional view for explaining a manufacturing process of the press-contact type semiconductor device according to the second embodiment of the present invention.
【図９】 本発明に係る実施の形態３の圧接型半導体装
置の構成を説明する断面図である。FIG. 9 is a cross-sectional view illustrating a configuration of a press-contact type semiconductor device according to a third embodiment of the present invention.
【図１０】 本発明に係る実施の形態３の圧接型半導体
装置の構成を説明する部分断面図である。FIG. 10 is a partial cross-sectional view illustrating a configuration of a press-contact type semiconductor device according to a third embodiment of the present invention.
【図１１】 従来の圧接型半導体装置の構成を説明する
断面図である。FIG. 11 is a cross-sectional view illustrating a configuration of a conventional pressure contact type semiconductor device.
【図１２】 圧接型半導体装置の半導体基板の構成を示
す平面図である。FIG. 12 is a plan view showing a configuration of a semiconductor substrate of the press contact type semiconductor device.
【図１３】 従来の圧接型半導体装置の構成を説明する
部分断面図である。FIG. 13 is a partial cross-sectional view illustrating a configuration of a conventional pressure contact type semiconductor device.
１７ 密封材、１８，１９ 圧接リング、４０，４０Ａ
カソード挿入板、４１，４１Ａ ゲート取り出し電極
頭部、４２ 内側カソード挿入板、４３ 外側カソード
挿入板、４４ 埋め込み絶縁物、４１１ ゲート取り出
し電極本体部。17 Sealing material, 18, 19 Pressure welding ring, 40, 40A
Cathode insertion plate, 41, 41A Gate extraction electrode head, 42 Inner cathode insertion plate, 43 Outer cathode insertion plate, 44 Embedded insulator, 411 Gate extraction electrode body.
Claims (5)
電極が形成され、前記制御電極よりも内周側および外周
側の第２および第３の領域に第１主電極が形成され、前
記第１主面とは反対側の第２主面に第２主電極が形成さ
れた半導体基板と、 第１主面が前記半導体基板の前記第２主電極に接するよ
うに前記半導体基板を搭載する導電性の補強板と、 第１主面が前記第２および第３の領域の第１主電極にそ
れぞれ接する内側電極挿入板および外側電極挿入板と、
前記制御電極に接するリング状の取り出し制御電極頭部
とを有し、３者が一体となった電極挿入板と、 第１主面が前記内側電極挿入板および前記外側電極挿入
板の前記第１主面とは反対側の第２主面に接するように
配設された電極ブロックと、 前記取り出し制御電極頭部の配設位置に対応して前記電
極ブロックの前記第１主面の表面から、前記第１主面と
は反対側の第２主面に向かう方向に形成されたリング状
溝内に配設され、前記取り出し制御電極頭部を前記半導
体基板の方向に付勢する付勢機構とを備え、 前記取り出し制御電極頭部は、前記内側電極挿入板の端
縁部と前記外側電極挿入板の内周端縁部とで規定される
領域内に配設され、 前記電極挿入板は、 前記取り出し制御電極頭部と、前記内側電極挿入板の端
縁部および前記外側電極挿入板の内周端縁部との間に、
隙間なく充填されて固着された弾力性を有する埋め込み
絶縁物を備えることで前記内側電極挿入板、前記外側電
極挿入板、前記取り出し制御電極頭部が一体となった圧
接型半導体装置。1. A ring-shaped control electrode is formed in a first region of a first main surface, and a first main electrode is formed in second and third regions on an inner peripheral side and an outer peripheral side of the control electrode. A semiconductor substrate having a second main electrode formed on a second main surface opposite to the first main surface; and the semiconductor substrate having a first main surface in contact with the second main electrode of the semiconductor substrate. An inner electrode insertion plate and an outer electrode insertion plate whose first main surface is in contact with the first main electrodes of the second and third regions, respectively.
An electrode insertion plate having a ring-shaped take-out control electrode head in contact with the control electrode, an electrode insertion plate in which three members are integrated, and a first main surface of the first electrode of the inner electrode insertion plate and the first electrode of the outer electrode insertion plate An electrode block disposed so as to be in contact with a second main surface opposite to the main surface, and a surface of the first main surface of the electrode block corresponding to a position where the takeout control electrode head is disposed, An urging mechanism disposed in a ring-shaped groove formed in a direction toward the second main surface opposite to the first main surface, and urging the takeout control electrode head in the direction of the semiconductor substrate; The extraction control electrode head is disposed in a region defined by an edge of the inner electrode insertion plate and an inner peripheral edge of the outer electrode insertion plate, wherein the electrode insertion plate is The extraction control electrode head, the edge of the inner electrode insertion plate, and the outer side Between the inner peripheral edge portion of the electrode insertion plate,
A press-contact type semiconductor device in which the inner electrode insertion plate, the outer electrode insertion plate, and the extraction control electrode head are integrated with each other by providing a resilient embedded insulator filled and fixed without gaps.
記内側電極挿入板および前記外側電極挿入板の厚さとほ
ぼ同じである請求項１記載の圧接型半導体装置。2. The pressure contact type semiconductor device according to claim 1, wherein the thickness of the extraction control electrode head is substantially the same as the thickness of the inner electrode insertion plate and the outer electrode insertion plate.
記半導体基板上において段差を有して配設され、 前記取り出し制御電極頭部の厚さは、前記内側電極挿入
板および前記外側電極挿入板の厚さよりも厚く、 前記取り出し制御電極頭部は、その先端部が少なくとも
前記段差の長さだけ前記内側電極挿入板および前記外側
電極挿入板の前記第１主面から突出するように配設され
る請求項１記載の圧接型半導体装置。3. The control electrode and the first main electrode are disposed with a step on the semiconductor substrate, and the thickness of the extraction control electrode head is set to the inner electrode insertion plate and the outer electrode insertion. The takeout control electrode head is thicker than the thickness of the plate, and the leading end of the takeout control electrode head is disposed so as to protrude from the first main surface of the inner electrode insertion plate and the outer electrode insertion plate by at least the length of the step. The pressure-contact type semiconductor device according to claim 1, wherein
記半導体基板の外周端縁部とを隙間なく覆うように配設
され、前記外側電極挿入板と前記半導体基板とを固着す
る絶縁性の密封材をさらに備える請求項２または請求項
３記載の圧接型半導体装置。4. An insulating member which is disposed so as to cover the outer peripheral edge of the outer electrode insertion plate and the outer peripheral edge of the semiconductor substrate without any gap, and fixes the outer electrode insertion plate to the semiconductor substrate. The pressure-contact type semiconductor device according to claim 2, further comprising a sealing material having an elasticity.
外周端縁部および前記補強板の外周端縁部に係合し、そ
の垂直に折れ曲がった外周端縁部が互いに向かい合うよ
うに配設された絶縁性の第１および第２の圧接リングを
さらに備え、 前記第１および第２の圧接リングは、互いの折れ曲がっ
た前記外周端縁部において係合し、前記外側電極挿入板
の外周端縁部および前記補強板の外周端縁部を覆う請求
項２または請求項３記載の圧接型半導体装置。5. The outer peripheral edge of the outer electrode insertion plate and the outer peripheral edge of the reinforcing plate are engaged with the inner peripheral edge, and the vertically bent outer peripheral edges face each other. An insulating first and second pressure contact ring provided, wherein the first and second pressure contact rings are engaged with each other at the bent outer peripheral edge portions, and the outer electrode insertion plate has 4. The pressure-contact type semiconductor device according to claim 2, wherein the outer peripheral edge and the outer peripheral edge of the reinforcing plate are covered.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21467597A JP3516844B2 (en) | 1997-08-08 | 1997-08-08 | Pressure welding type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21467597A JP3516844B2 (en) | 1997-08-08 | 1997-08-08 | Pressure welding type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167797A true JPH1167797A (en) | 1999-03-09 |
| JP3516844B2 JP3516844B2 (en) | 2004-04-05 |
Family
ID=16659725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21467597A Expired - Fee Related JP3516844B2 (en) | 1997-08-08 | 1997-08-08 | Pressure welding type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3516844B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767643A (en) * | 2018-07-25 | 2020-02-07 | 清华大学 | Electrical device |
| WO2020152797A1 (en) * | 2019-01-23 | 2020-07-30 | 三菱電機株式会社 | Pressure-contact-type semiconductor device |
-
1997
- 1997-08-08 JP JP21467597A patent/JP3516844B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767643A (en) * | 2018-07-25 | 2020-02-07 | 清华大学 | Electrical device |
| CN110767643B (en) * | 2018-07-25 | 2024-05-31 | 清华大学 | Electrical device |
| WO2020152797A1 (en) * | 2019-01-23 | 2020-07-30 | 三菱電機株式会社 | Pressure-contact-type semiconductor device |
| JPWO2020152797A1 (en) * | 2019-01-23 | 2021-09-09 | 三菱電機株式会社 | Pressure welding type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3516844B2 (en) | 2004-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705290A (en) | Secondary cell safety device including pressure release mechanism and current cutoff mechanism | |
| US4100566A (en) | Resin-sealed type semiconductor devices and manufacturing method of the same | |
| JP2915892B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| US4587550A (en) | Press-packed semiconductor device with lateral fixing member | |
| JP3026426B2 (en) | Resin-sealed semiconductor device, method of manufacturing the same, and mold structure thereof | |
| JPH03149880A (en) | Semiconductor device and manufacture thereof | |
| US4591896A (en) | Pressure-contact sealing arrangement for a semiconductor pellet | |
| JP3516844B2 (en) | Pressure welding type semiconductor device | |
| JP2000067741A5 (en) | ||
| US6147398A (en) | Semiconductor device package | |
| EP0546679B1 (en) | Contact | |
| JP2005338699A (en) | Liquid crystal display | |
| JP3292898B2 (en) | Pressure contact type semiconductor device | |
| JP6011206B2 (en) | Pressure contact type semiconductor device and method for manufacturing pressure contact type semiconductor device | |
| JP3201180B2 (en) | Electronic component seal structure | |
| JP3005331B2 (en) | Semiconductor device | |
| JP3077901B2 (en) | Resin-sealed semiconductor device | |
| JP2004288554A (en) | Organic el display and its manufacturing method | |
| JP2851031B2 (en) | IDC type semiconductor device | |
| JP2606536Y2 (en) | Push switch | |
| JPH0961272A (en) | Semiconductor electrostatic capacitance-type sensor | |
| JPH06252280A (en) | Planar type semiconductor device | |
| JP3161177B2 (en) | Semiconductor element | |
| JPS6138199Y2 (en) | ||
| JP2009218440A (en) | Semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |