JPH1155043A - 増幅器の制御回路 - Google Patents
増幅器の制御回路Info
- Publication number
- JPH1155043A JPH1155043A JP9211737A JP21173797A JPH1155043A JP H1155043 A JPH1155043 A JP H1155043A JP 9211737 A JP9211737 A JP 9211737A JP 21173797 A JP21173797 A JP 21173797A JP H1155043 A JPH1155043 A JP H1155043A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- control signal
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 増幅器の出力温度特性と応答速度を同時に満
足することができる増幅器の制御回路を得ることを課題
とする。 【解決手段】 入力制御信号から微分波形信号を生成す
る微分回路6と、前記微分波形信号の正電圧側を通す理
想ダイオード7と、前記入力制御信号を反転する反転回
路8と、前記理想ダイオードを通った前記微分波形信号
を外部温度に応じた大きさにした信号、前記反転回路に
より反転された入力制御信号、及び前記入力制御信号を
加算する反転加算器9とを備えた。 【効果】 出力制御電圧の立ち上がり電圧として最低電
圧以上の電圧を選ぶことができ、出力制御電圧のオン時
の飽和時間を温度によらず一定にすることができ、増幅
器のオン時の応答時間を従来より早くすることができ、
増幅器のオフ時の応答時間を遅らせずに済むことが可能
となる。
足することができる増幅器の制御回路を得ることを課題
とする。 【解決手段】 入力制御信号から微分波形信号を生成す
る微分回路6と、前記微分波形信号の正電圧側を通す理
想ダイオード7と、前記入力制御信号を反転する反転回
路8と、前記理想ダイオードを通った前記微分波形信号
を外部温度に応じた大きさにした信号、前記反転回路に
より反転された入力制御信号、及び前記入力制御信号を
加算する反転加算器9とを備えた。 【効果】 出力制御電圧の立ち上がり電圧として最低電
圧以上の電圧を選ぶことができ、出力制御電圧のオン時
の飽和時間を温度によらず一定にすることができ、増幅
器のオン時の応答時間を従来より早くすることができ、
増幅器のオフ時の応答時間を遅らせずに済むことが可能
となる。
Description
【0001】
【発明の属する技術分野】この発明は、増幅器の温度補
償付き制御回路の改良に関するものである。
償付き制御回路の改良に関するものである。
【0002】
【従来の技術】従来の増幅器の制御回路について図10
から図12までを参照しながら説明する。図10は、従
来の増幅器の制御回路の構成を示す図である。また、図
11は、図10の制御回路の積分回路の構成を示す図で
ある。
から図12までを参照しながら説明する。図10は、従
来の増幅器の制御回路の構成を示す図である。また、図
11は、図10の制御回路の積分回路の構成を示す図で
ある。
【0003】図10において、1は入力端子、2は増幅
器、3は出力端子、4は入力制御信号端子、5は積分回
路である。
器、3は出力端子、4は入力制御信号端子、5は積分回
路である。
【0004】図11において、51は温度素子(R)、
52はコンデンサ(C)である。
52はコンデンサ(C)である。
【0005】つぎに、従来の増幅器の制御回路の動作に
ついて図12を参照しながら説明する。図12は、従来
の増幅器の制御回路の入出力信号を示す図である。
ついて図12を参照しながら説明する。図12は、従来
の増幅器の制御回路の入出力信号を示す図である。
【0006】入力制御信号は、温度素子51とコンデン
サ52とから構成されるCR積分回路5により波形整形
され、増幅器2の制御信号となる。この際、温度素子5
1の抵抗値の大きさが温度によって変化するため制御信
号も温度により変化する。
サ52とから構成されるCR積分回路5により波形整形
され、増幅器2の制御信号となる。この際、温度素子5
1の抵抗値の大きさが温度によって変化するため制御信
号も温度により変化する。
【0007】温度素子51が正の温度特性を持つ場合の
入力信号(入力制御信号)Vi、出力信号(制御信号)
Voの様子を図12に示す。なお、図12に示す温度T
1〜T3は、T1>T2>T3の関係がある。
入力信号(入力制御信号)Vi、出力信号(制御信号)
Voの様子を図12に示す。なお、図12に示す温度T
1〜T3は、T1>T2>T3の関係がある。
【0008】
【発明が解決しようとする課題】上述したような従来の
増幅器の制御回路では、例えば、入力信号ViがTTL
レベル(0Vと5Vの信号)の場合、出力信号Voの立
ち上がりは0V点からCRの時定数に従って飽和点まで
上昇し、立ち下がりはCRの時定数に従って0Vまで下
降する。このとき、積分回路5に温度素子51を使用す
ることにより温度に応じた立ち上がり・立ち下がりを作
り出す。増幅器2の出力特性が高温でピーキングを持つ
ような温度特性を持っている場合、制御信号として高温
で立ち上がりがなまった信号を用意すればよいが、上記
のような構成では出力信号の飽和するまでの時間が温度
によって変化する為、増幅器2のオフ時間までが温度に
よって変化するという問題点があった。
増幅器の制御回路では、例えば、入力信号ViがTTL
レベル(0Vと5Vの信号)の場合、出力信号Voの立
ち上がりは0V点からCRの時定数に従って飽和点まで
上昇し、立ち下がりはCRの時定数に従って0Vまで下
降する。このとき、積分回路5に温度素子51を使用す
ることにより温度に応じた立ち上がり・立ち下がりを作
り出す。増幅器2の出力特性が高温でピーキングを持つ
ような温度特性を持っている場合、制御信号として高温
で立ち上がりがなまった信号を用意すればよいが、上記
のような構成では出力信号の飽和するまでの時間が温度
によって変化する為、増幅器2のオフ時間までが温度に
よって変化するという問題点があった。
【0009】また、0Vからゆっくり立ち上がっていく
制御信号しか作れないため、図13に示すように、増幅
器2の出力の高温の温度特性をよくするために制御信号
をゆっくり立ち上がるようにしてやると、応答時間が遅
くなってしまい、増幅器2の出力温度特性の改善と、応
答速度の確保の両立が困難であるという問題点があっ
た。
制御信号しか作れないため、図13に示すように、増幅
器2の出力の高温の温度特性をよくするために制御信号
をゆっくり立ち上がるようにしてやると、応答時間が遅
くなってしまい、増幅器2の出力温度特性の改善と、応
答速度の確保の両立が困難であるという問題点があっ
た。
【0010】この発明は、前述した問題点を解決するた
めになされたもので、増幅器の出力温度特性と応答速度
を同時に満足することができる増幅器の制御回路を得る
ことを目的とする。
めになされたもので、増幅器の出力温度特性と応答速度
を同時に満足することができる増幅器の制御回路を得る
ことを目的とする。
【0011】
【課題を解決するための手段】この発明に係る増幅器の
制御回路は、入力制御信号から微分波形信号を生成する
微分回路と、前記微分波形信号の正電圧側を通す理想ダ
イオードと、前記入力制御信号を反転する反転回路と、
前記理想ダイオードを通った前記微分波形信号を外部温
度に応じた大きさにした信号、前記反転回路により反転
された入力制御信号、及び前記入力制御信号を加算する
反転加算器とを備えたものである。
制御回路は、入力制御信号から微分波形信号を生成する
微分回路と、前記微分波形信号の正電圧側を通す理想ダ
イオードと、前記入力制御信号を反転する反転回路と、
前記理想ダイオードを通った前記微分波形信号を外部温
度に応じた大きさにした信号、前記反転回路により反転
された入力制御信号、及び前記入力制御信号を加算する
反転加算器とを備えたものである。
【0012】また、この発明に係る増幅器の制御回路
は、前記反転加算器が、前記微分波形信号を外部温度に
応じた大きさにする温度素子を含むものである。
は、前記反転加算器が、前記微分波形信号を外部温度に
応じた大きさにする温度素子を含むものである。
【0013】また、この発明に係る増幅器の制御回路
は、さらに、前記反転入力制御信号を所定時間だけ遅延
して前記反転加算器へ出力する第1の遅延回路と、前記
入力制御信号を所定時間だけ遅延して前記反転加算器へ
出力する第2の遅延回路とを備えたものである。
は、さらに、前記反転入力制御信号を所定時間だけ遅延
して前記反転加算器へ出力する第1の遅延回路と、前記
入力制御信号を所定時間だけ遅延して前記反転加算器へ
出力する第2の遅延回路とを備えたものである。
【0014】また、この発明に係る増幅器の制御回路
は、さらに、前記反転加算器の出力の直流電位を正電圧
にシフトするレベルシフト器を備えたものである。
は、さらに、前記反転加算器の出力の直流電位を正電圧
にシフトするレベルシフト器を備えたものである。
【0015】さらに、この発明に係る増幅器の制御回路
は、さらに、前記反転入力制御信号を所定時間だけ遅延
して前記反転加算器へ出力する第1の遅延回路と、前記
入力制御信号を所定時間だけ遅延して前記反転加算器へ
出力する第2の遅延回路と、前記反転加算器の出力の直
流電位を正電圧にシフトするレベルシフト器とを備えた
ものである。
は、さらに、前記反転入力制御信号を所定時間だけ遅延
して前記反転加算器へ出力する第1の遅延回路と、前記
入力制御信号を所定時間だけ遅延して前記反転加算器へ
出力する第2の遅延回路と、前記反転加算器の出力の直
流電位を正電圧にシフトするレベルシフト器とを備えた
ものである。
【0016】
実施の形態1.この発明の実施の形態1について図1か
ら図6までを参照しながら説明する。図1は、この発明
の実施の形態1に係る増幅器の制御回路の構成を示す図
である。なお、各図中、同一符号は同一又は相当部分を
示す。
ら図6までを参照しながら説明する。図1は、この発明
の実施の形態1に係る増幅器の制御回路の構成を示す図
である。なお、各図中、同一符号は同一又は相当部分を
示す。
【0017】図1において、1は入力端子、2は増幅
器、3は出力端子、4は入力制御信号端子、6は微分回
路、7は理想ダイオード、8は反転回路、9は反転加算
器である。また、91は負の温度特性を持つ温度素子、
92、93は抵抗器である。
器、3は出力端子、4は入力制御信号端子、6は微分回
路、7は理想ダイオード、8は反転回路、9は反転加算
器である。また、91は負の温度特性を持つ温度素子、
92、93は抵抗器である。
【0018】つぎに、この実施の形態1の動作について
図2から図6までを参照しながら説明する。
図2から図6までを参照しながら説明する。
【0019】図2は、この発明の実施の形態1に係る増
幅器の制御回路の入力制御信号Viを示す図である。ま
た、図3は、図1の微分回路の出力信号S1を示す図で
ある。また、図4及び図5は、図1の理想ダイオードの
出力信号S2を示す図である。さらに、図6は、出力制
御信号Voを示す図である。
幅器の制御回路の入力制御信号Viを示す図である。ま
た、図3は、図1の微分回路の出力信号S1を示す図で
ある。また、図4及び図5は、図1の理想ダイオードの
出力信号S2を示す図である。さらに、図6は、出力制
御信号Voを示す図である。
【0020】図1において、入力制御信号ViがTTL
レベルの信号で図2のような場合、入力制御信号Viは
微分回路6を通り、図3のような出力信号S1になる。
レベルの信号で図2のような場合、入力制御信号Viは
微分回路6を通り、図3のような出力信号S1になる。
【0021】この出力信号S1は理想ダイオード7を通
り、図4のような出力信号S2になる。
り、図4のような出力信号S2になる。
【0022】外部温度がT1>T2>T3となるとき、
この出力信号S2は温度素子91を要素とする反転加算
器9の入力信号となるため、低温になるほど微分波形の
大きさが小さくなる出力を作る。これは、逆に言えば高
温になるほど微分波形の大きさは大きいことを意味す
る。この様子を図5に示す。
この出力信号S2は温度素子91を要素とする反転加算
器9の入力信号となるため、低温になるほど微分波形の
大きさが小さくなる出力を作る。これは、逆に言えば高
温になるほど微分波形の大きさは大きいことを意味す
る。この様子を図5に示す。
【0023】入力制御信号Viは同時に抵抗器92、9
3を要素とする反転加算器9の入力信号となる。この入
力信号と温度素子91からの入力信号により反転加算器
9は図6のような高温になるほど立ち上がりがゆっくり
となる出力を作る為、高温での増幅器2の出力のピーキ
ングを押さえることができる。
3を要素とする反転加算器9の入力信号となる。この入
力信号と温度素子91からの入力信号により反転加算器
9は図6のような高温になるほど立ち上がりがゆっくり
となる出力を作る為、高温での増幅器2の出力のピーキ
ングを押さえることができる。
【0024】なお、反転回路8は出力制御信号Voの飽
和電圧を△Vだけ変え、所望のオン電圧を得るための回
路である。また、この出力制御信号Voは、図6からわ
かるように、立ち上がりはじめる電圧は一5Vでない電
圧を選べる事と、温度素子91は反転加算器9によって
微分波形の大きさのみを温度により変えるため、出力制
御信号Voの立ち上がりから飽和するまでの時間を温度
によらず一定にすることができる事により、増幅器2の
出力信号のオン時の応答速度を早くすることができる。
和電圧を△Vだけ変え、所望のオン電圧を得るための回
路である。また、この出力制御信号Voは、図6からわ
かるように、立ち上がりはじめる電圧は一5Vでない電
圧を選べる事と、温度素子91は反転加算器9によって
微分波形の大きさのみを温度により変えるため、出力制
御信号Voの立ち上がりから飽和するまでの時間を温度
によらず一定にすることができる事により、増幅器2の
出力信号のオン時の応答速度を早くすることができる。
【0025】また、同時に、理想ダイオード7によって
負電圧をカットするため、立ち下がりは入力制御信号V
iの立ち下がり通りに落ち、オフ時の応答時間を悪化さ
せない。この出力制御信号Voは、FETのゲート電圧
などに利用できる。
負電圧をカットするため、立ち下がりは入力制御信号V
iの立ち下がり通りに落ち、オフ時の応答時間を悪化さ
せない。この出力制御信号Voは、FETのゲート電圧
などに利用できる。
【0026】実施の形態2.この発明の実施の形態2に
ついて図7を参照しながら説明する。図7は、この発明
の実施の形態2に係る増幅器の制御回路の構成を示す図
である。
ついて図7を参照しながら説明する。図7は、この発明
の実施の形態2に係る増幅器の制御回路の構成を示す図
である。
【0027】図7において、1は入力端子、2は増幅
器、3は出力端子、4は入力制御信号端子、6は微分回
路、7は理想ダイオード、8は反転回路、9は反転加算
器、10は遅延回路、11は遅延回路である。また、9
1は負の温度特性を持つ温度素子、92、93は抵抗器
である。
器、3は出力端子、4は入力制御信号端子、6は微分回
路、7は理想ダイオード、8は反転回路、9は反転加算
器、10は遅延回路、11は遅延回路である。また、9
1は負の温度特性を持つ温度素子、92、93は抵抗器
である。
【0028】つぎに、この実施の形態2の動作について
説明する。図7に示すように、反転回路8と抵抗器92
の間に遅延回路10を挿入し、入力制御信号端子4と抵
抗器93の間に遅延回路11を挿入したものである。従
って、抵抗器92及び93から反転加算器9へのそれぞ
れの入力が、温度素子91から反転加算器9への入力よ
りも早く入力されることにより、出力制御信号Voにひ
げ状のピーキングが出ることを、遅延回路10及び11
によって防ぐ。
説明する。図7に示すように、反転回路8と抵抗器92
の間に遅延回路10を挿入し、入力制御信号端子4と抵
抗器93の間に遅延回路11を挿入したものである。従
って、抵抗器92及び93から反転加算器9へのそれぞ
れの入力が、温度素子91から反転加算器9への入力よ
りも早く入力されることにより、出力制御信号Voにひ
げ状のピーキングが出ることを、遅延回路10及び11
によって防ぐ。
【0029】実施の形態3.この発明の実施の形態3に
ついて図8を参照しながら説明する。図8は、この発明
の実施の形態3に係る増幅器の制御回路の構成を示す図
である。
ついて図8を参照しながら説明する。図8は、この発明
の実施の形態3に係る増幅器の制御回路の構成を示す図
である。
【0030】図8において、1は入力端子、2は増幅
器、3は出力端子、4は入力制御信号端子、6は微分回
路、7は理想ダイオード、8は反転回路、9は反転加算
器、12はレベルシフト器である。また、91は負の温
度特性を持つ温度素子、92、93は抵抗器である。
器、3は出力端子、4は入力制御信号端子、6は微分回
路、7は理想ダイオード、8は反転回路、9は反転加算
器、12はレベルシフト器である。また、91は負の温
度特性を持つ温度素子、92、93は抵抗器である。
【0031】つぎに、この実施の形態3の動作について
説明する。図8は、図1の反転加算器9の後段にレベル
シフト器12を挿入したものである。このレベルシフト
器12により、出力制御信号Voの直流電位を正電圧に
シフトすることにより、バイポーラトランジスタのベー
ス電圧などに利用できる。
説明する。図8は、図1の反転加算器9の後段にレベル
シフト器12を挿入したものである。このレベルシフト
器12により、出力制御信号Voの直流電位を正電圧に
シフトすることにより、バイポーラトランジスタのベー
ス電圧などに利用できる。
【0032】実施の形態4.この発明の実施の形態4に
ついて図9を参照しながら説明する。図9は、この発明
の実施の形態4に係る増幅器の制御回路の構成を示す図
である。
ついて図9を参照しながら説明する。図9は、この発明
の実施の形態4に係る増幅器の制御回路の構成を示す図
である。
【0033】図9において、1は入力端子、2は増幅
器、3は出力端子、4は入力制御信号端子、6は微分回
路、7は理想ダイオード、8は反転回路、9は反転加算
器、10は遅延回路、11は遅延回路、12はレベルシ
フト器である。また、91は負の温度特性を持つ温度素
子、92、93は抵抗器である。
器、3は出力端子、4は入力制御信号端子、6は微分回
路、7は理想ダイオード、8は反転回路、9は反転加算
器、10は遅延回路、11は遅延回路、12はレベルシ
フト器である。また、91は負の温度特性を持つ温度素
子、92、93は抵抗器である。
【0034】つぎに、この実施の形態4の動作について
説明する。図9に示すように、図8の反転回路8と抵抗
器92の間に遅延回路10を挿入し、入力制御信号端子
4と抵抗器93の間に遅延回路11を挿入したものであ
る。従って、抵抗器92及び93から反転加算器9への
それぞれの入力が、温度素子91から反転加算器9への
入力よりも早く入力されることにより、出力制御信号V
oにひげ状のピーキングが出ることを、遅延回路10及
び11によって防ぐ。
説明する。図9に示すように、図8の反転回路8と抵抗
器92の間に遅延回路10を挿入し、入力制御信号端子
4と抵抗器93の間に遅延回路11を挿入したものであ
る。従って、抵抗器92及び93から反転加算器9への
それぞれの入力が、温度素子91から反転加算器9への
入力よりも早く入力されることにより、出力制御信号V
oにひげ状のピーキングが出ることを、遅延回路10及
び11によって防ぐ。
【0035】
【発明の効果】この発明に係る増幅器の制御回路は、以
上説明したとおり、入力制御信号から微分波形信号を生
成する微分回路と、前記微分波形信号の正電圧側を通す
理想ダイオードと、前記入力制御信号を反転する反転回
路と、前記理想ダイオードを通った前記微分波形信号を
外部温度に応じた大きさにした信号、前記反転回路によ
り反転された入力制御信号、及び前記入力制御信号を加
算する反転加算器とを備えたので、出力制御電圧の立ち
上がり電圧として最低電圧以上の電圧を選ぶことがで
き、出力制御電圧のオン時の飽和時間を温度によらず一
定にすることができ、増幅器のオン時の応答時間を従来
より早くすることができ、増幅器のオフ時の応答時間を
遅らせずに済むことが可能となるという効果を奏する。
上説明したとおり、入力制御信号から微分波形信号を生
成する微分回路と、前記微分波形信号の正電圧側を通す
理想ダイオードと、前記入力制御信号を反転する反転回
路と、前記理想ダイオードを通った前記微分波形信号を
外部温度に応じた大きさにした信号、前記反転回路によ
り反転された入力制御信号、及び前記入力制御信号を加
算する反転加算器とを備えたので、出力制御電圧の立ち
上がり電圧として最低電圧以上の電圧を選ぶことがで
き、出力制御電圧のオン時の飽和時間を温度によらず一
定にすることができ、増幅器のオン時の応答時間を従来
より早くすることができ、増幅器のオフ時の応答時間を
遅らせずに済むことが可能となるという効果を奏する。
【0036】また、この発明に係る増幅器の制御回路
は、以上説明したとおり、前記反転加算器が、前記微分
波形信号を外部温度に応じた大きさにする温度素子を含
むので、出力制御電圧の立ち上がり電圧として最低電圧
以上の電圧を選ぶことができ、出力制御電圧のオン時の
飽和時間を温度によらず一定にすることができ、増幅器
のオン時の応答時間を従来より早くすることができ、増
幅器のオフ時の応答時間を遅らせずに済むことが可能と
なるという効果を奏する。
は、以上説明したとおり、前記反転加算器が、前記微分
波形信号を外部温度に応じた大きさにする温度素子を含
むので、出力制御電圧の立ち上がり電圧として最低電圧
以上の電圧を選ぶことができ、出力制御電圧のオン時の
飽和時間を温度によらず一定にすることができ、増幅器
のオン時の応答時間を従来より早くすることができ、増
幅器のオフ時の応答時間を遅らせずに済むことが可能と
なるという効果を奏する。
【0037】また、この発明に係る増幅器の制御回路
は、以上説明したとおり、さらに、前記反転入力制御信
号を所定時間だけ遅延して前記反転加算器へ出力する第
1の遅延回路と、前記入力制御信号を所定時間だけ遅延
して前記反転加算器へ出力する第2の遅延回路とを備え
たので、出力制御電圧の立ち上がり電圧として最低電圧
以上の電圧を選ぶことができ、出力制御電圧のオン時の
飽和時間を温度によらず一定にすることができ、増幅器
のオン時の応答時間を従来より早くすることができ、増
幅器のオフ時の応答時間を遅らせずに済むことが可能と
なるという効果を奏する。
は、以上説明したとおり、さらに、前記反転入力制御信
号を所定時間だけ遅延して前記反転加算器へ出力する第
1の遅延回路と、前記入力制御信号を所定時間だけ遅延
して前記反転加算器へ出力する第2の遅延回路とを備え
たので、出力制御電圧の立ち上がり電圧として最低電圧
以上の電圧を選ぶことができ、出力制御電圧のオン時の
飽和時間を温度によらず一定にすることができ、増幅器
のオン時の応答時間を従来より早くすることができ、増
幅器のオフ時の応答時間を遅らせずに済むことが可能と
なるという効果を奏する。
【0038】また、この発明に係る増幅器の制御回路
は、以上説明したとおり、さらに、前記反転加算器の出
力の直流電位を正電圧にシフトするレベルシフト器を備
えたので、出力制御電圧の立ち上がり電圧として最低電
圧以上の電圧を選ぶことができ、出力制御電圧のオン時
の飽和時間を温度によらず一定にすることができ、増幅
器のオン時の応答時間を従来より早くすることができ、
増幅器のオフ時の応答時間を遅らせずに済むことが可能
となるという効果を奏する。
は、以上説明したとおり、さらに、前記反転加算器の出
力の直流電位を正電圧にシフトするレベルシフト器を備
えたので、出力制御電圧の立ち上がり電圧として最低電
圧以上の電圧を選ぶことができ、出力制御電圧のオン時
の飽和時間を温度によらず一定にすることができ、増幅
器のオン時の応答時間を従来より早くすることができ、
増幅器のオフ時の応答時間を遅らせずに済むことが可能
となるという効果を奏する。
【0039】さらに、この発明に係る増幅器の制御回路
は、以上説明したとおり、さらに、前記反転入力制御信
号を所定時間だけ遅延して前記反転加算器へ出力する第
1の遅延回路と、前記入力制御信号を所定時間だけ遅延
して前記反転加算器へ出力する第2の遅延回路と、前記
反転加算器の出力の直流電位を正電圧にシフトするレベ
ルシフト器とを備えたので、出力制御電圧の立ち上がり
電圧として最低電圧以上の電圧を選ぶことができ、出力
制御電圧のオン時の飽和時間を温度によらず一定にする
ことができ、増幅器のオン時の応答時間を従来より早く
することができ、増幅器のオフ時の応答時間を遅らせず
に済むことが可能となるという効果を奏する。
は、以上説明したとおり、さらに、前記反転入力制御信
号を所定時間だけ遅延して前記反転加算器へ出力する第
1の遅延回路と、前記入力制御信号を所定時間だけ遅延
して前記反転加算器へ出力する第2の遅延回路と、前記
反転加算器の出力の直流電位を正電圧にシフトするレベ
ルシフト器とを備えたので、出力制御電圧の立ち上がり
電圧として最低電圧以上の電圧を選ぶことができ、出力
制御電圧のオン時の飽和時間を温度によらず一定にする
ことができ、増幅器のオン時の応答時間を従来より早く
することができ、増幅器のオフ時の応答時間を遅らせず
に済むことが可能となるという効果を奏する。
【図1】 この発明の実施の形態1の回路構成を示す図
である。
である。
【図2】 この発明の実施の形態1の入力制御信号を示
す図である。
す図である。
【図3】 この発明の実施の形態1の微分波形信号を示
す図である。
す図である。
【図4】 この発明の実施の形態1の微分波形信号の正
電圧側のみを示す図である。
電圧側のみを示す図である。
【図5】 この発明の実施の形態1の微分波形信号の正
電圧側のみを示す図である。
電圧側のみを示す図である。
【図6】 この発明の実施の形態1の出力制御信号を示
す図である。
す図である。
【図7】 この発明の実施の形態2の回路構成を示す図
である。
である。
【図8】 この発明の実施の形態3の回路構成を示す図
である。
である。
【図9】 この発明の実施の形態4の回路構成を示す図
である。
である。
【図10】 従来の増幅器の制御回路の回路構成を示す
図である。
図である。
【図11】 従来の増幅器の制御回路の積分回路の回路
構成を示す図である。
構成を示す図である。
【図12】 従来の増幅器の制御回路に係る入出力制御
信号を示す図である。
信号を示す図である。
【図13】 従来の増幅器の制御回路に係る出力制御信
号を示す図である。
号を示す図である。
1 入力端子、2 増幅器、3 出力端子、4 入力制
御信号端子、6 微分回路、7 理想ダイオード、8
反転回路、9 反転加算器、10 遅延回路、11 遅
延回路、12 レベルシフト器、91 温度素子、92
抵抗器、93抵抗器。
御信号端子、6 微分回路、7 理想ダイオード、8
反転回路、9 反転加算器、10 遅延回路、11 遅
延回路、12 レベルシフト器、91 温度素子、92
抵抗器、93抵抗器。
Claims (5)
- 【請求項1】 入力制御信号から微分波形信号を生成す
る微分回路と、 前記微分波形信号の正電圧側を通す理想ダイオードと、 前記入力制御信号を反転する反転回路と、 前記理想ダイオードを通った前記微分波形信号を外部温
度に応じた大きさにした信号、前記反転回路により反転
された入力制御信号、及び前記入力制御信号を加算する
反転加算器とを備えたことを特徴とする増幅器の制御回
路。 - 【請求項2】 前記反転加算器は、前記微分波形信号を
外部温度に応じた大きさにする温度素子を含むことを特
徴とする請求項1記載の増幅器の制御回路。 - 【請求項3】 さらに、前記反転入力制御信号を所定時
間だけ遅延して前記反転加算器へ出力する第1の遅延回
路と、 前記入力制御信号を所定時間だけ遅延して前記反転加算
器へ出力する第2の遅延回路とを備えたことを特徴とす
る請求項1又は2記載の増幅器の制御回路。 - 【請求項4】 さらに、前記反転加算器の出力の直流電
位を正電圧にシフトするレベルシフト器を備えたことを
特徴とする請求項1又は2記載の増幅器の制御回路。 - 【請求項5】 さらに、前記反転入力制御信号を所定時
間だけ遅延して前記反転加算器へ出力する第1の遅延回
路と、 前記入力制御信号を所定時間だけ遅延して前記反転加算
器へ出力する第2の遅延回路とを備えたことを特徴とす
る請求項4記載の増幅器の制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21173797A JP3410334B2 (ja) | 1997-08-06 | 1997-08-06 | 増幅器の制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21173797A JP3410334B2 (ja) | 1997-08-06 | 1997-08-06 | 増幅器の制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1155043A true JPH1155043A (ja) | 1999-02-26 |
JP3410334B2 JP3410334B2 (ja) | 2003-05-26 |
Family
ID=16610760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21173797A Expired - Fee Related JP3410334B2 (ja) | 1997-08-06 | 1997-08-06 | 増幅器の制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3410334B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118074696A (zh) * | 2024-04-18 | 2024-05-24 | 四川新先达测控技术有限公司 | 一种核信号的极零相消方法和装置 |
-
1997
- 1997-08-06 JP JP21173797A patent/JP3410334B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118074696A (zh) * | 2024-04-18 | 2024-05-24 | 四川新先达测控技术有限公司 | 一种核信号的极零相消方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3410334B2 (ja) | 2003-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6933755B2 (en) | Output driving circuit for maintaining I/O signal duty ratios | |
US4862020A (en) | Electronic delay control circuit having pulse width maintenance | |
US6072347A (en) | Delay locked circuit | |
JPH0563525A (ja) | パルス幅可変回路 | |
JP2861465B2 (ja) | 周波数逓倍回路 | |
JPS6126851B2 (ja) | ||
JPH1155043A (ja) | 増幅器の制御回路 | |
US5121082A (en) | Buffer circuit | |
JP3185229B2 (ja) | パルス信号処理回路 | |
JP2001217695A (ja) | 多相発振器 | |
JP2999268B2 (ja) | パルス可変遅延回路 | |
US4719371A (en) | Differential type gate circuit having control signal input | |
JPS6331214A (ja) | 可変遅延回路 | |
JP3327414B2 (ja) | パルス幅変調回路 | |
JP2970540B2 (ja) | デューティ補正回路 | |
JPH0541644A (ja) | アナログマルチプレクサ | |
JP2005039636A (ja) | デューティ補正回路 | |
JPH0793567B2 (ja) | 電流切換型論理回路の定電流源制御用電源回路 | |
JPH08228140A (ja) | スイッチング速度変動検出装置 | |
JPH0514148A (ja) | 遅延回路 | |
JPH04252509A (ja) | パルス幅補正回路 | |
JPH0541642A (ja) | 半導体集積回路 | |
JPH04362810A (ja) | 論理信号遅延回路 | |
JPH05136662A (ja) | パルス供給回路 | |
JPS62111519A (ja) | Pwm波発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |