JPH04252509A - パルス幅補正回路 - Google Patents
パルス幅補正回路Info
- Publication number
- JPH04252509A JPH04252509A JP2502291A JP2502291A JPH04252509A JP H04252509 A JPH04252509 A JP H04252509A JP 2502291 A JP2502291 A JP 2502291A JP 2502291 A JP2502291 A JP 2502291A JP H04252509 A JPH04252509 A JP H04252509A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pulse width
- variable delay
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、磁気ディスクに使用さ
れるパルス幅補正回路に関し、特に磁気ディスクの転送
速度が変化し入力周波数が変化しても、安定に入力信号
の周期の１／ｎのパルス幅を出力するパルス補正回路に
関するものである。
れるパルス幅補正回路に関し、特に磁気ディスクの転送
速度が変化し入力周波数が変化しても、安定に入力信号
の周期の１／ｎのパルス幅を出力するパルス補正回路に
関するものである。
【０００２】
【従来の技術】従来のパルス補正回路では、入力される
パルスの前縁エッジでフリップフロップをセットし、固
定遅延回路で一定時間を遅らせてフリップフロップ回路
ををリセットする構成となっていた。
パルスの前縁エッジでフリップフロップをセットし、固
定遅延回路で一定時間を遅らせてフリップフロップ回路
ををリセットする構成となっていた。
【０００３】
【発明が解決しようとする課題】上述した従来のパルス
補正回路では、入力される信号の周波数が変化すると入
力されるパルスの前縁エッジでフリップフロップをセッ
トし、固定遅延回路で一定時間遅らせてフリップフロッ
プをリセットするため、固定遅延回路の値と目的とする
周波数の周期の１／ｎの値と異なりパルス補正回路の出
力信号が周波数の周期の１／ｎの値にならないという欠
点がある。
補正回路では、入力される信号の周波数が変化すると入
力されるパルスの前縁エッジでフリップフロップをセッ
トし、固定遅延回路で一定時間遅らせてフリップフロッ
プをリセットするため、固定遅延回路の値と目的とする
周波数の周期の１／ｎの値と異なりパルス補正回路の出
力信号が周波数の周期の１／ｎの値にならないという欠
点がある。
【０００４】本発明の目的は、上記欠点を解消し、入力
周波数が変化しても、出力信号の波形のパルス幅が周波
数の周期の１／ｎの値になるパルス幅補正回路を提供す
ることにある。
周波数が変化しても、出力信号の波形のパルス幅が周波
数の周期の１／ｎの値になるパルス幅補正回路を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明のパルス幅補正回
路は、遅延時間を制御する可変遅延回路と、この可変遅
延回路からの出力信号により、セットしリセットして前
記遅延時間に応じたパルス幅のパルス信号を送出するフ
リップフロップ回路と、前記パルス信号の高周波成分を
除去する低域ろ波器と、設定の基準信号となる基準電圧
と、前記低域ろ波回路の出力信号と前記基準信号との加
算を行い、前記可変遅延回路の制御信号として前記可変
遅延回路に信号を送出する演算増幅回路とを備える。
路は、遅延時間を制御する可変遅延回路と、この可変遅
延回路からの出力信号により、セットしリセットして前
記遅延時間に応じたパルス幅のパルス信号を送出するフ
リップフロップ回路と、前記パルス信号の高周波成分を
除去する低域ろ波器と、設定の基準信号となる基準電圧
と、前記低域ろ波回路の出力信号と前記基準信号との加
算を行い、前記可変遅延回路の制御信号として前記可変
遅延回路に信号を送出する演算増幅回路とを備える。
【０００６】また、本発明のパルス幅補正回路は、前記
フリップフロップ回路へのハイレベル及びロウレベル電
圧により、前記基準電圧を発生させる基準信号発生回路
と、この基準信号発生回路の電圧を制御する制御信号線
とを備える。
フリップフロップ回路へのハイレベル及びロウレベル電
圧により、前記基準電圧を発生させる基準信号発生回路
と、この基準信号発生回路の電圧を制御する制御信号線
とを備える。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例を示す回路ブロ
ック図であり、図２は、本実施例の動作を説明するため
のタイミングチャート図である。
て説明する。図１は、本発明の一実施例を示す回路ブロ
ック図であり、図２は、本実施例の動作を説明するため
のタイミングチャート図である。
【０００８】このパルス幅補正回路は、可変遅延回路２
と、Ｒ／Ｓフリップフロップ回路３と、低域ろ波回路４
と、演算増幅回路５と、基準電圧発生回路７とを備えて
いる。また、入力端子１は、可変遅延回路２とＲ／Ｓフ
リップフロップ回路３のリセット端子に接続され、可変
遅延回路２はＲ／Ｓフリップフロップ回路３のセット端
子に接続され、Ｒ／Ｓフリップフロップ回路３は低域ろ
波回路４と出力端子６と基準電圧発生回路７に接続され
、低域ろ波回路４は演算増幅回路５の反転端子に接続さ
れ、演算増幅回路５は可変遅延回路２に接続され、基準
電圧発生回路７は演算増幅回路５の非反転端子に接続さ
れ、制御信号線８が基準電圧発生回路７に接続されてい
る。
と、Ｒ／Ｓフリップフロップ回路３と、低域ろ波回路４
と、演算増幅回路５と、基準電圧発生回路７とを備えて
いる。また、入力端子１は、可変遅延回路２とＲ／Ｓフ
リップフロップ回路３のリセット端子に接続され、可変
遅延回路２はＲ／Ｓフリップフロップ回路３のセット端
子に接続され、Ｒ／Ｓフリップフロップ回路３は低域ろ
波回路４と出力端子６と基準電圧発生回路７に接続され
、低域ろ波回路４は演算増幅回路５の反転端子に接続さ
れ、演算増幅回路５は可変遅延回路２に接続され、基準
電圧発生回路７は演算増幅回路５の非反転端子に接続さ
れ、制御信号線８が基準電圧発生回路７に接続されてい
る。
【０００９】次に、本実施例の回路動作について、図１
及び図２を参照して説明する。特に、入力信号の周期の
１／２のパルス幅を出力する場合について説明する。通
常、図２の入力信号が入力端子１から入力されると、可
変遅延回路２により遅延され、図２の信号線ｂの信号が
出力される。Ｒ／Ｓフリップフロップ回路３は、信号線
ｂの立ち上がりエッジでセットされ、入力端子１の立ち
上がりエッジでリセットされる。更に、Ｒ／Ｓフリップ
フロップ回路３の出力信号は、低域ろ波回路４により高
周波成分が除去され、Ｒ／Ｓフリップフロップ回路３の
出力信号の波形の振幅の１／２の電圧が低域ろ波回路４
から出力される。このとき、基準電圧発生回路７にはＲ
／Ｓフリップフロップ回路３の出力のハイレベル電圧と
ロウレベル電圧の１／２の電圧が供給されて、上記の状
態が維持できるための遅延時間を、可変遅延回路２が発
生できる制御電圧を演算増幅回路５の出力により可変遅
延回路２に供給する。このとき、出力端子６から入力端
子１より入力された信号の周期の１／２のパルス幅をも
つロジック信号が出力される。
及び図２を参照して説明する。特に、入力信号の周期の
１／２のパルス幅を出力する場合について説明する。通
常、図２の入力信号が入力端子１から入力されると、可
変遅延回路２により遅延され、図２の信号線ｂの信号が
出力される。Ｒ／Ｓフリップフロップ回路３は、信号線
ｂの立ち上がりエッジでセットされ、入力端子１の立ち
上がりエッジでリセットされる。更に、Ｒ／Ｓフリップ
フロップ回路３の出力信号は、低域ろ波回路４により高
周波成分が除去され、Ｒ／Ｓフリップフロップ回路３の
出力信号の波形の振幅の１／２の電圧が低域ろ波回路４
から出力される。このとき、基準電圧発生回路７にはＲ
／Ｓフリップフロップ回路３の出力のハイレベル電圧と
ロウレベル電圧の１／２の電圧が供給されて、上記の状
態が維持できるための遅延時間を、可変遅延回路２が発
生できる制御電圧を演算増幅回路５の出力により可変遅
延回路２に供給する。このとき、出力端子６から入力端
子１より入力された信号の周期の１／２のパルス幅をも
つロジック信号が出力される。
【００１０】次に、入力周波数が高くなると、はじめは
可変遅延回路２の遅延時間が変化しないため入力信号ａ
の立ち上がりエッジから信号線ｂの立ち上がりエッジま
での時間の方が信号線ｂの立ち上がりエッジから入力信
号ａの立ち上がりエッジまでの時間より長いためＲ／Ｓ
フリップフロップ回路３の出力信号はロウレベルの時間
の方がハイレベルの時間よりながくなり、低域ろ波回路
４の出力電圧は基準電圧発生回路７より入力される電圧
より低い電圧になり、演算増幅回路５の出力電圧が上が
り、可変遅延回路２の制御電圧が上がり、可変遅延回路
２の遅延時間が小さくなり、入力信号の立ち上がりエッ
ジから信号線ｂの立ち上がりエッジまでの時間と信号線
ｂの立ち上がりエッジから入力信号の立ち上がりエッジ
までの時間との差が小さくなり、これを繰り返すと、最
後には入力信号ａの立ち上がりエッジから信号線ｂの立
ち上がりエッジまでの時間と信号線ｂの立ち上がりエッ
ジから入力信号の立ち上がりエッジまでの時間とが等し
くなる。
可変遅延回路２の遅延時間が変化しないため入力信号ａ
の立ち上がりエッジから信号線ｂの立ち上がりエッジま
での時間の方が信号線ｂの立ち上がりエッジから入力信
号ａの立ち上がりエッジまでの時間より長いためＲ／Ｓ
フリップフロップ回路３の出力信号はロウレベルの時間
の方がハイレベルの時間よりながくなり、低域ろ波回路
４の出力電圧は基準電圧発生回路７より入力される電圧
より低い電圧になり、演算増幅回路５の出力電圧が上が
り、可変遅延回路２の制御電圧が上がり、可変遅延回路
２の遅延時間が小さくなり、入力信号の立ち上がりエッ
ジから信号線ｂの立ち上がりエッジまでの時間と信号線
ｂの立ち上がりエッジから入力信号の立ち上がりエッジ
までの時間との差が小さくなり、これを繰り返すと、最
後には入力信号ａの立ち上がりエッジから信号線ｂの立
ち上がりエッジまでの時間と信号線ｂの立ち上がりエッ
ジから入力信号の立ち上がりエッジまでの時間とが等し
くなる。
【００１１】また、入力周波数が低くなるとはじめは可
変遅延回路２の遅延時間が変化しないため入力信号ａの
立ち上がりエッジから信号線ｂの立ち上がりエッジまで
の時間の方が信号線ｂの立ち上がりエッジから入力信号
ａの立ち上がりエッジまでの時間より短いため、Ｒ／Ｓ
フリップフロップ回路３の出力信号はロウレベルの時間
の方がハイレベルの時間より短くなり、低域ろ波回路４
の出力電圧は基準電圧発生回路７より入力される電圧よ
り高い電圧になる。そして、演算増幅回路５の出力電圧
が下がり、可変遅延回路２の制御電圧が下がり、可変遅
延回路２の遅延時間が大きくなり、入力信号の立ち上が
りエッジから信号線ｂの立ち上がりエッジまでの時間と
信号線ｂの立ち上がりエッジから入力信号の立ち上がり
エッジまでの時間との差が小さくなる。これを繰り返す
と最後には入力信号の立ち上がりエッジから信号線ｂの
立ち上がりエッジまでの時間と信号線ｂの立ち上がりエ
ッジから入力信号の立ち上がりエッジまでの時間とが等
しくなる。この結果、制御信号線８により条件を変える
と出力端子６から入力端子１より入力された信号の周期
の１／ｎのパルス幅をもつロジック信号ｃが出力される
。
変遅延回路２の遅延時間が変化しないため入力信号ａの
立ち上がりエッジから信号線ｂの立ち上がりエッジまで
の時間の方が信号線ｂの立ち上がりエッジから入力信号
ａの立ち上がりエッジまでの時間より短いため、Ｒ／Ｓ
フリップフロップ回路３の出力信号はロウレベルの時間
の方がハイレベルの時間より短くなり、低域ろ波回路４
の出力電圧は基準電圧発生回路７より入力される電圧よ
り高い電圧になる。そして、演算増幅回路５の出力電圧
が下がり、可変遅延回路２の制御電圧が下がり、可変遅
延回路２の遅延時間が大きくなり、入力信号の立ち上が
りエッジから信号線ｂの立ち上がりエッジまでの時間と
信号線ｂの立ち上がりエッジから入力信号の立ち上がり
エッジまでの時間との差が小さくなる。これを繰り返す
と最後には入力信号の立ち上がりエッジから信号線ｂの
立ち上がりエッジまでの時間と信号線ｂの立ち上がりエ
ッジから入力信号の立ち上がりエッジまでの時間とが等
しくなる。この結果、制御信号線８により条件を変える
と出力端子６から入力端子１より入力された信号の周期
の１／ｎのパルス幅をもつロジック信号ｃが出力される
。
【００１２】
【発明の効果】以上説明したように本発明は、磁気ディ
スク装置の転移速度が変化し入力信号の周波数が変化し
ても、信号のパルス幅の値より遅延回路の遅延時間を制
御することにより、入力周波数が変化しても安定に入力
信号の周期の１／ｎのパルス幅を出力する効果がある。
スク装置の転移速度が変化し入力信号の周波数が変化し
ても、信号のパルス幅の値より遅延回路の遅延時間を制
御することにより、入力周波数が変化しても安定に入力
信号の周期の１／ｎのパルス幅を出力する効果がある。
【図１】本発明の一実施例を示す回路ブロック図である
。
。
【図２】図１の動作を説明するためのタイミングチャー
ト図である。
ト図である。
２ 可変遅延回路
３ Ｒ−Ｓフリップフロップ回路
４ 低域ろ波回路
５ 演算増幅回路
７ 基準電圧発生回路
Claims (2)
- 【請求項１】遅延時間を制御する可変遅延回路と、この
可変遅延回路からの出力信号により、セットしリセット
して前記遅延時間に応じたパルス幅のパルス信号を送出
するフリップフロップ回路と、前記パルス信号の高周波
成分を除去する低域ろ波器と、設定の基準信号となる基
準電圧と、前記低域ろ波回路の出力信号と前記基準信号
との加算を行い、前記可変遅延回路の制御信号として前
記可変遅延回路に信号を送出する演算増幅回路とを備え
るパルス幅補正回路。 - 【請求項２】前記フリップフロップ回路へのハイレベル
及びロウレベル電圧により、前記基準電圧を発生させる
基準信号発生回路と、この基準信号発生回路の電圧を制
御する制御信号線とを備える請求項１記載のパルス幅補
正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2502291A JPH04252509A (ja) | 1991-01-28 | 1991-01-28 | パルス幅補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2502291A JPH04252509A (ja) | 1991-01-28 | 1991-01-28 | パルス幅補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04252509A true JPH04252509A (ja) | 1992-09-08 |
Family
ID=12154288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2502291A Pending JPH04252509A (ja) | 1991-01-28 | 1991-01-28 | パルス幅補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04252509A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008008657A (ja) * | 2006-06-27 | 2008-01-17 | Yokogawa Electric Corp | 遅延時間測定方法及びこれを用いた遅延時間測定装置 |
-
1991
- 1991-01-28 JP JP2502291A patent/JPH04252509A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008008657A (ja) * | 2006-06-27 | 2008-01-17 | Yokogawa Electric Corp | 遅延時間測定方法及びこれを用いた遅延時間測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638255A (en) | Rectangular wave pulse generators | |
| US6847257B2 (en) | Efficient minimum pulse spread spectrum modulation for filterless class D amplifiers | |
| JPH04223614A (ja) | パルス幅変調器 | |
| JPH0239720A (ja) | 可変遅延回路 | |
| TW202029640A (zh) | 二倍頻裝置及方法 | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| KR20100020954A (ko) | 파형 처리 회로 | |
| JPH04252509A (ja) | パルス幅補正回路 | |
| US4379240A (en) | Latching pulse width modulation comparator | |
| JP4955580B2 (ja) | スイッチングアンプ | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JPH0662593A (ja) | センサレスモータの駆動装置 | |
| JPH07183775A (ja) | 波形整形回路 | |
| JP2001217695A (ja) | 多相発振器 | |
| JP3327414B2 (ja) | パルス幅変調回路 | |
| JP5157960B2 (ja) | Ｄ級増幅器 | |
| KR0179854B1 (ko) | 랜덤펄스 발생회로 | |
| JP3291741B2 (ja) | ゲインコントロール装置 | |
| JP2760671B2 (ja) | 水平発振回路 | |
| JPH05136662A (ja) | パルス供給回路 | |
| JPH0511800U (ja) | ステツプモータの定電流駆動回路 | |
| JPS6094527A (ja) | 矩形波パルス発生器 | |
| JPH1041791A (ja) | 三角波信号発生回路 | |
| JPH0637604A (ja) | 三角波発生回路 | |
| JPH1155043A (ja) | 増幅器の制御回路 |