JPH1154921A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH1154921A
JPH1154921A JP9205550A JP20555097A JPH1154921A JP H1154921 A JPH1154921 A JP H1154921A JP 9205550 A JP9205550 A JP 9205550A JP 20555097 A JP20555097 A JP 20555097A JP H1154921 A JPH1154921 A JP H1154921A
Authority
JP
Japan
Prior art keywords
wiring
power supply
ground
insulating layer
supply wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9205550A
Other languages
English (en)
Other versions
JP3732927B2 (ja
Inventor
Shigeo Tanahashi
成夫 棚橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP20555097A priority Critical patent/JP3732927B2/ja
Priority to US09/124,346 priority patent/US6172305B1/en
Publication of JPH1154921A publication Critical patent/JPH1154921A/ja
Application granted granted Critical
Publication of JP3732927B2 publication Critical patent/JP3732927B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 信号配線の特性インピーダンスを均一にしつ
つ半導体素子へ安定した電源供給をすることが困難であ
った。 【解決手段】 電源配線Ｐ１・グランド配線Ｇ１が配設
された絶縁層Ｉ１と、電源配線Ｐ２・信号配線Ｓ１・グ
ランド配線Ｇ２が配設された絶縁層Ｉ２と、電源配線Ｐ
３・信号配線Ｓ２・グランド配線Ｇ３が配設された絶縁
層Ｉ３と、電源配線Ｐ４・グランド配線Ｇ４が配設され
た絶縁層Ｉ４とが、電源配線Ｐ１とグランド配線Ｇ２・
グランド配線Ｇ１と電源配線Ｐ２・電源配線Ｐ３とグラ
ンド配線Ｇ４・グランド配線Ｇ３と電源配線Ｐ４がそれ
ぞれ絶縁層を挟んで対向し、かつ、絶縁層Ｉ１・絶縁層
Ｉ２上の各配線と絶縁層Ｉ３・絶縁層Ｉ４上の各配線が
直交するように順次積層され、各層の配線がそれぞれス
ルーホール導体Ｔ１〜Ｔ５を介して接続した多層配線基
板により、半導体素子に安定した電源を供給し誤動作を
防止することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には多層配線基
板における電気配線用導電層の構造に関するものであ
る。
【０００２】
【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、電気配線用導電層の形成にあたって、ア
ルミナ等のセラミックスから成る絶縁層とタングステン
等の高融点金属から成る電気配線用導電層とを交互に積
層して多層配線基板を形成していた。
【０００３】従来の多層配線基板においては、電気配線
用導電層のうち信号配線は通常はストリップ線路構造と
されており、すなわち、信号配線として形成された導電
層の上下に絶縁層を介してベタパターン形状のグランド
層が形成されていた。
【０００４】また、多層配線基板に搭載される半導体素
子への電源供給を安定化させるため、多層配線基板内に
形成されたベタパターン形状のグランド層と電源配線と
しての導電層とを絶縁層を介して交互に積層することに
よりグランド層と電源配線用の導電層との間に容量を形
成することが行なわれていた。
【０００５】また、多層配線基板が取り扱う電気信号の
高速化に伴い、比誘電率が10程度であるアルミナセラミ
ックスに代えて比誘電率が3.5 〜５と比較的小さいポリ
イミド樹脂やエポキシ樹脂を絶縁層として形成し、この
絶縁層上に蒸着法やスパッタリング法等の気相成長法に
よる薄膜形成技術を用いて銅（Ｃｕ）からなる電気配線
用導電層を形成し、フォトリソグラフィ法により微細な
配線パターンを形成して、この絶縁層と導電層とを多層
化することにより高密度・高機能でかつ半導体素子の高
速動作が可能となる多層配線基板を得ることも行なわれ
ていた。
【０００６】さらに、このポリイミド樹脂やエポキシ樹
脂により絶縁層が形成された多層配線基板においては、
多層プロセスにおける樹脂のキュア工程において、下層
にある樹脂中に存在する未反応成分および樹脂が吸着し
た水分の蒸発により、樹脂上に形成されたソリッドプレ
ーンにおいて、前記未反応成分や水分が外気中に放散す
る経路が断たれるため、ソリッドプレーンが膨れるとい
う問題点があることからグランド層がメッシュ状に形成
され、従来のセラミックス絶縁層を用いた多層配線基板
にて形成していたベタパターン形状のグランド導体層と
電源配線用導電層との積層による容量の形成が困難であ
るため、半導体素子への電源供給の安定化のために、多
層配線基板上にチップコンデンサを搭載することが行な
われていた。
【０００７】しかしながら、従来のポリイミド樹脂やエ
ポキシ樹脂の絶縁層を用いて多層化する場合、グランド
層がメッシュ状に形成されているため、そのグランド層
に上下から絶縁層を介して挟まれた信号配線用の導電層
はメッシュ状のグランド層を形成する金属層が形成され
ている部分と金属層の欠損している部分とに対向して配
線されることとなり、信号配線の特性インピーダンスは
その信号配線とグランド層との位置関係により変化して
しまうこととなっていた。
【０００８】このため上記従来の多層配線基板では、近
年にいたり半導体素子のさらなる高速化に伴って電気信
号の高速化が進められる中で、信号配線を通過する高速
の電気信号は異なった特性インピーダンスを持つ信号配
線を伝播することとなるために信号の一部が反射されて
しまい、入力された電気信号が正しく出力側に伝送され
ず電子回路や半導体素子の誤動作を起こしてしまうとい
う問題点があった。
【０００９】また、多層配線基板上に実装された半導体
素子への電源供給において、電源供給の安定化のための
チップコンデンサから半導体素子までの配線のインダク
タンスおよび供給線路の長さのため、半導体素子への電
源供給として必要な電力を高速に伝送することができな
いという問題点もあった。
【００１０】そこで、上記従来の多層配線基板の欠点を
解消するために、例えば特開平９−18156 号公報ならび
に米国アーカンソ大学の研究発表"Modeling and Experi
mental Verification of the Interconnected Mesh Pow
er System (IMPS) MCM Topology" IEEE TRANSACTION ON
COMPONENTS, PACKAGING, AND MANUFACTURING TECHNOLO
GY - PART B. VOL.20, NO.1, FEBRUARY 1997, p42-49に
おいて、多層プリント配線板において電源配線部とグラ
ンド配線部と信号配線部とを同一層内に形成し、電源配
線部とグランド配線部に挟まれる位置に信号配線部を配
置することによりコプレーナ線路構造を形成し、さらに
このコプレーナ線路をねじれの位置に多層化することに
より多層回路基板を形成し、メッシュ状グランド構造の
問題点である信号配線部の特性インピーダンスの不均一
化を解消することが提案されている。
【００１１】
【発明が解決しようとする課題】しかしながら、上記コ
プレーナ配線構造による多層配線基板においては、電源
配線部とグランド配線部とが容量を形成していないた
め、半導体素子への電源供給はチップコンデンサから電
源配線部およびグランド配線部を通して行なわれている
ことから、電源配線部とグランド配線部のインダクタン
ス成分および電源供給経路が長くなることにより、半導
体素子への安定した電源供給ができず、そのため半導体
素子の誤動作を生じるという問題点があった。
【００１２】本発明は上記問題点に鑑み案出されたもの
であり、多層回路基板において信号配線の特性インピー
ダンスを均一にしつつ電源配線とグランド層間に容量を
持たせることにより、半導体素子の直近に電源を配置す
るとともに電源配線およびグランド層の特性インピーダ
ンスを減少させ、電源供給経路の合成インダクタンス成
分を減少させて半導体素子に対して安定した電源を供給
し、半導体素子の誤動作を防止することができる多層配
線基板を提供することを目的としている。
【００１３】
【課題を解決するための手段】本発明の多層配線基板
は、上面に第１の電源配線と第１のグランド配線とが略
平行に配設されて成る第１の絶縁層と、上面に第２の電
源配線と第２のグランド配線とこれら第２の電源配線と
第２のグランド配線との間に第１の信号配線とが略平行
に配設されて成る第２の絶縁層と、上面に第３の電源配
線と第３のグランド配線とこれら第３の電源配線と第３
のグランド配線との間に第２の信号配線とが略平行に配
設されて成る第３の絶縁層と、上面に第４の電源配線と
第４のグランド配線とが略平行に配設されて成る第４の
絶縁層とが、前記第１の電源配線と前記第２のグランド
配線が、および前記第１のグランド配線と前記第２の電
源配線がそれぞれ第２の絶縁層を挟んで略平行に対向す
るとともに、前記第３の電源配線と前記第４のグランド
配線が、および前記第３のグランド配線と前記第４の電
源配線がそれぞれ第４の絶縁層を挟んで略平行に対向
し、かつ、前記第１の絶縁層上および前記第２の絶縁層
上の各配線と前記第３の絶縁層上および前記第４の絶縁
層上の各配線とが略直交するように順次積層されて成
り、前記第１乃至第４の電源配線ならびに前記第１乃至
第４のグランド配線がそれぞれスルーホール導体を介し
て接続されていることを特徴とするものである。
【００１４】また本発明の多層配線基板は、上面に第１
の電源配線と第１のグランド配線とこれら第１の電源配
線と第１のグランド配線との間に第１の信号配線とが略
平行に配設されて成る第１の絶縁層と、上面に第２の電
源配線と第２のグランド配線とが略平行に配設されて成
る第２の絶縁層と、上面に第３の電源配線と第３のグラ
ンド配線とこれら第３の電源配線と第３のグランド配線
との間に第２の信号配線とが略平行に配設されて成る第
３の絶縁層と、上面に第４の電源配線と第４のグランド
配線とが略平行に配設されて成る第４の絶縁層とが、前
記第１の電源配線と前記第２のグランド配線が、および
前記第１のグランド配線と前記第２の電源配線がそれぞ
れ第２の絶縁層を挟んで略平行に対向するとともに、前
記第３の電源配線と前記第４のグランド配線が、および
前記第３のグランド配線と前記第４の電源配線がそれぞ
れ第４の絶縁層を挟んで略平行に対向し、かつ、前記第
１の絶縁層上および前記第２の絶縁層上の各配線と前記
第３の絶縁層上および前記第４の絶縁層上の各配線とが
略直交するように順次積層されて成り、前記第１乃至第
４の電源配線ならびに前記第１乃至第４のグランド配線
がそれぞれスルーホール導体を介して接続されているこ
とを特徴とするものである。
【００１５】また、本発明の多層配線基板は、上面に第
１の電源配線と第１のグランド配線とこれら第１の電源
配線と第１のグランド配線との間に第１の信号配線とが
略平行に配設されて成る第１の絶縁層と、上面に第２の
電源配線と第２のグランド配線とが略平行に配設されて
成る第２の絶縁層と、上面に第３の電源配線と第３のグ
ランド配線とが略平行に配設されて成る第３の絶縁層
と、上面に第４の電源配線と第４のグランド配線とこれ
ら第４の電源配線と第４のグランド配線との間に第２の
信号配線とが略平行に配設されて成る第４の絶縁層と
が、前記第１の電源配線と前記第２のグランド配線が、
および前記第１のグランド配線と前記第２の電源配線が
それぞれ第２の絶縁層を挟んで略平行に対向するととも
に、前記第３の電源配線と前記第４のグランド配線が、
および前記第３のグランド配線と前記第４の電源配線が
それぞれ第４の絶縁層を挟んで略平行に対向し、かつ、
前記第１の絶縁層上および前記第２の絶縁層上の各配線
と前記第３の絶縁層上および前記第４の絶縁層上の各配
線とが略直交するように順次積層されて成り、前記第１
乃至第４の電源配線ならびに前記第１乃至第４のグラン
ド配線がそれぞれスルーホール導体を介して接続されて
いることを特徴とするものである。
【００１６】また、本発明の多層配線基板は、上面に第
１の電源配線と第１のグランド配線とが略平行に配設さ
れて成る第１の絶縁層と、上面に第２の電源配線と第２
のグランド配線とこれら第２の電源配線と第２のグラン
ド配線との間に第１の信号配線とが略平行に配設されて
成る第２の絶縁層と、上面に第３の電源配線と第３のグ
ランド配線とが略平行に配設されて成る第３の絶縁層
と、上面に第４の電源配線と第４のグランド配線とこれ
ら第４の電源配線と第４のグランド配線との間に第２の
信号配線とが略平行に配設されて成る第４の絶縁層と
が、前記第１の電源配線と前記第２のグランド配線が、
および前記第１のグランド配線と前記第２の電源配線が
それぞれ第２の絶縁層を挟んで略平行に対向するととも
に、前記第３の電源配線と前記第４のグランド配線が、
および前記第３のグランド配線と前記第４の電源配線が
それぞれ第４の絶縁層を挟んで略平行に対向し、かつ、
前記第１の絶縁層上および前記第２の絶縁層上の各配線
と前記第３の絶縁層上および前記第４の絶縁層上の各配
線とが略直交するように順次積層されて成り、前記第１
乃至第４の電源配線ならびに前記第１乃至第４のグラン
ド配線がそれぞれスルーホール導体を介して接続されて
いることを特徴とするものである。
【００１７】本発明の多層回路基板によれば、第１の信
号配線が第２の電源配線と第２のグランド配線との間ま
たは第１の電源配線と第１のグランド配線との間に略平
行に配設されて成り、また、第２の信号配線が第３の電
源配線と第３のグランド配線との間または第４の電源配
線と第４のグランド配線との間に略平行に配設されて成
り、いずれもいわゆるコプレーナ線路構造を形成してい
ることから、信号配線の特性インピーダンスを均一にし
つつ安定した特性インピーダンスを得ることができる。
【００１８】また、本発明の多層配線基板によれば、第
１の電源配線と第１のグランド配線とが略平行に配設さ
れた第１の絶縁層上に、第２の電源配線と第２のグラン
ド配線とが略平行に配設された第２の絶縁層が、第１の
電源配線と第２のグランド配線が第２の絶縁層を挟んで
略平行に対向するとともに第１のグランド配線と第２の
電源配線が第２の絶縁層を挟んで略平行に対向するよう
に積層され、また、第３の電源配線と第３のグランド配
線とが略平行に配設された第３の絶縁層上に、第４の電
源配線と第４のグランド配線とが略平行に配設された第
４の絶縁層が、第３の電源配線と第４のグランド配線が
第４の絶縁層を挟んで略平行に対向するとともに第３の
グランド配線と第４の電源配線が第４の絶縁層を挟んで
略平行に対向するように積層されていることから、第１
の電源配線と第２のグランド配線・第１のグランド配線
と第２の電源配線・第３の電源配線と第４のグランド配
線・第３のグランド配線と第４の電源配線がそれぞれ絶
縁層を介して容量を形成し、特性インピーダンスの一般
的な式（Ｚ0 ＝√（Ｌ／Ｃ））よりわかるように、電源
配線−グランド配線間の容量が増加することによりそれ
ぞれの配線間の合成インピーダンスが小さくなるため、
多層配線基板上に搭載された半導体素子に対して電源が
安定して供給されることとなり、半導体素子の誤動作を
防止することができる。
【００１９】さらに、本発明の多層配線基板によれば、
第１の絶縁層上および第２の絶縁層上の各配線と第３の
絶縁層上および第４の絶縁層上の各配線とが略直交する
ように積層されていることから、これら直交する部分の
信号伝搬の電磁界も直交するため、直交部分における信
号のクロストークの発生を抑制することができる。
【００２０】従って本発明によれば、信号配線の特性イ
ンピーダンスを均一にしつつ半導体素子に対して安定し
た電源を供給し、半導体素子の誤動作を防止することが
できる多層配線基板を提供することができる。
【００２１】
【発明の実施の形態】次に本発明を添付図面に示す実施
例に基づき詳細に説明する。
【００２２】図１〜図４は本発明の多層配線基板の実施
の形態の例を示す平面図および断面図であり、それぞれ
多層配線基板の一部における各配線の位置関係を説明す
るためのやや斜めから透視した状態の平面図と、その平
面図に示した多層配線基板を下方から透視した状態の断
面図と、その平面図に示した多層配線基板を右方から透
視した状態の断面図とを示している。
【００２３】これらの図において、Ｉ１〜Ｉ４はそれぞ
れ第１〜第４の絶縁層であり、Ｐ１〜Ｐ４はそれぞれ第
１〜第４の電源配線、Ｇ１〜Ｇ４はそれぞれ第１〜第４
のグランド配線、Ｓ１・Ｓ２はそれぞれ第１・第２の信
号配線である。各絶縁層上の各配線はそれぞれ略平行に
配設され、また、第１の電源配線Ｐ１と第２のグランド
配線Ｇ２・第１のグランド配線Ｇ１と第２の電源配線Ｐ
２・第３の電源配線Ｐ３と第４のグランド配線Ｇ４・第
３のグランド配線Ｇ３と第４の電源配線Ｐ４がそれぞれ
絶縁層を挟んで略平行に対向して配置されている。ま
た、Ｔ１〜Ｔ５はそれぞれスルーホール導体である。
【００２４】まず、図１の例では、第１の絶縁層Ｉ１上
に第１の電源配線Ｐ１と第１のグランド配線Ｇ１が、第
２の絶縁層Ｉ２上に第２の電源配線Ｐ２と第２のグラン
ド配線Ｇ２とそれらの間に第１の信号配線Ｓ１が、第３
の絶縁層Ｉ３上に第３の電源配線Ｐ３と第３のグランド
配線Ｇ３とそれらの間に第２の信号配線Ｓ２が、第４の
絶縁層Ｉ４上に第４の電源配線Ｐ４と第４のグランド配
線Ｇ４がそれぞれ配設された例を示している。
【００２５】また、第２の電源配線Ｐ２と第３の電源配
線Ｐ３とがスルーホール導体Ｔ１を介して、第１のグラ
ンド配線Ｇ１と第４のグランド配線Ｇ４とがスルーホー
ル導体Ｔ２を介して、第１の信号配線Ｓ１と第２の信号
配線Ｓ２とがスルーホール導体Ｔ３を介して、第２のグ
ランド配線Ｇ２と第３のグランド配線Ｇ３とがスルーホ
ール導体Ｔ４を介して、第１の電源配線Ｐ１と第４の電
源配線Ｐ３とがスルーホール導体Ｔ５を介してそれぞれ
接続されている。なお、第１の信号配線Ｓ１と第２の信
号配線Ｓ２とは、それぞれ異なる信号を伝送する配線と
して分離されていてもよい。
【００２６】図１に示した例では、第１の絶縁層Ｉ１上
に第１のグランド配線Ｇ１と第１の電源配線Ｐ１とが略
平行に配設され、第１の電源配線Ｐ１は上方に配置され
る第４の電源配線Ｐ４とスルーホール導体Ｔ５を介して
接続するための端部を有している。この第１の電源配線
Ｐ１と第４の電源配線Ｐ４とを接続するための端部は、
同図に示すように第１の信号配線Ｓ１と第２の信号配線
Ｓ２とがスルーホール導体Ｔ３を介して直角に配設され
ている場合、第２のグランド配線Ｇ２とそれにスルーホ
ール導体Ｔ４を介して接続される第３のグランド配線Ｇ
３により形成される角の外側に形成される。これによ
り、グランド配線Ｇ２・Ｇ３および電源配線Ｐ１・Ｐ４
は信号配線Ｓ１・Ｓ２に近づくことなく配置されるの
で、信号配線Ｓ１・Ｓ２の特性インピーダンスを一定に
保つことができる。
【００２７】また、第１のグランド配線Ｇ１は上方に配
置される第４のグランド配線Ｇ４とスルーホール導体Ｔ
２を介して接続するための端部を有しており、この例で
は第１のグランド配線Ｇ１と第４のグランド配線Ｇ４と
がスルーホール導体Ｔ２を介して直角に配設されてい
る。
【００２８】第２の絶縁層Ｉ２上には第２のグランド配
線Ｇ２と第２の電源配線Ｐ２と、これらの間に配設され
た第１の信号配線Ｓ１とが略平行に配設され、第２のグ
ランド配線Ｇ２は第１の電源配線Ｐ１に対して、第２の
電源配線Ｐ２は第１のグランド配線Ｇ１に対してそれぞ
れ第２の絶縁層Ｉ２を挟んで容量を形成するように真上
になる位置に略平行に対向して配設される。また、第２
の電源配線Ｐ２は上方に配置される第３の電源配線Ｐ３
とスルーホール導体Ｔ１を介して接続するための端部を
有している。この第２の電源配線Ｐ２と第３の電源配線
Ｐ３とを接続するための端部は、同図に示すように第１
の信号配線Ｓ１と第２の信号配線Ｓ２とがスルーホール
導体Ｔ３を介して直角に配設されている場合、第１のグ
ランド配線Ｇ１とそれにスルーホール導体Ｔ２を介して
接続される第４のグランド配線Ｇ４により形成される角
の内側に形成される。これにより、グランド配線Ｇ１・
Ｇ４および電源配線Ｐ２・Ｐ３は信号配線Ｓ１・Ｓ２に
近づくことなく配置されるので、信号配線Ｓ１・Ｓ２の
特性インピーダンスを一定に保つことができる。
【００２９】また、第２のグランド配線Ｇ２は上方に配
置される第３のグランド配線Ｇ３とスルーホール導体Ｔ
４を介して接続するための端部を有しており、この例で
は第２のグランド配線Ｇ２と第３のグランド配線Ｇ３と
がスルーホール導体Ｔ４を介して直角に配設されてい
る。
【００３０】第３の絶縁層Ｉ３上には第３のグランド配
線Ｇ３と第３の電源配線Ｐ３と、これらの間に配設され
た第２の信号配線Ｓ２とが略平行に配設され、これらの
各配線は第１の絶縁層Ｉ１上および第２の絶縁層Ｉ２上
に配設された各配線と略直交するように配設される。
【００３１】第３の電源配線Ｐ３は下方に配置された第
２の電源配線Ｐ２とスルーホール導体Ｔ１を介して接続
するための端部を直角の内側に有しており、第３のグラ
ンド配線Ｇ３は下方に配置された第２のグランド配線Ｇ
２とスルーホール導体Ｔ４を介して接続するための端部
を有している。また、第２の信号配線Ｓ２と第１の信号
配線Ｓ１も同様にスルーホール導体Ｔ３を介して接続さ
れる。
【００３２】第４の絶縁層Ｉ４上には第４のグランド配
線Ｇ４と第４の電源配線Ｐ４とが略平行に配設され、第
４のグランド配線Ｇ４は第３の電源配線Ｐ３に対して、
第４の電源配線Ｐ４は第３のグランド配線Ｇ３に対し
て、それぞれ第４の絶縁層Ｉ４を挟んで容量を形成する
ように真上になる位置に略平行に対向して、また第１の
絶縁層Ｉ１上および第２の絶縁層Ｉ２上に配設された各
配線と略直交するように配設される。
【００３３】第４の電源配線Ｐ４は下方に配置された第
１の電源配線Ｐ１とスルーホール導体Ｔ５を介して接続
するための端部を直角の外側に有しており、第４のグラ
ンド配線Ｇ４は下方に配置された第１のグランド配線Ｇ
１とスルーホール導体Ｔ２を介して接続するための端部
を有している。
【００３４】このような図１に示した構成の多層配線基
板によれば、信号配線に対して電源配線およびグランド
配線のそれぞれが信号配線の配線領域全体にわたって均
一な位置関係にあるため、信号配線の特性インピーダン
スが一定となり安定した信号伝搬が可能となるととも
に、電源配線−グランド配線間の合成インピーダンスが
電源配線−グランド配線間の容量により低くなるため、
搭載される半導体素子に対して安定した電源供給が可能
となる。
【００３５】次に、図２の例では、第１の絶縁層Ｉ１上
に第１の電源配線Ｐ１と第１のグランド配線Ｇ１とそれ
らの間に第１の信号配線Ｓ１が、第２の絶縁層Ｉ２上に
第２の電源配線Ｐ２と第２のグランド配線Ｇ２が、第３
の絶縁層Ｉ３上に第３の電源配線Ｐ３と第３のグランド
配線Ｇ３とそれらの間に第２の信号配線Ｓ２が、第４の
絶縁層Ｉ４上に第４の電源配線Ｐ４と第４のグランド配
線Ｇ４がそれぞれ配設された例を示している。
【００３６】また、第２の電源配線Ｐ２と第３の電源配
線Ｐ３とがスルーホール導体Ｔ１を介して、第１のグラ
ンド配線Ｇ１と第４のグランド配線Ｇ４とがスルーホー
ル導体Ｔ２を介して、第１の信号配線Ｓ１と第２の信号
配線Ｓ２とがスルーホール導体Ｔ３を介して、第２のグ
ランド配線Ｇ２と第３のグランド配線Ｇ３とがスルーホ
ール導体Ｔ４を介して、第１の電源配線Ｐ１と第４の電
源配線Ｐ３とがスルーホール導体Ｔ５を介してそれぞれ
接続されている。なお、この第１の信号配線Ｓ１と第２
の信号配線Ｓ２とも、それぞれ異なる信号を伝送する配
線として分離されていてもよい。
【００３７】図２に示した例では、第１の絶縁層Ｉ１上
に第１のグランド配線Ｇ１と第１の電源配線Ｐ１と、こ
れらの間に配設された第１の信号配線Ｓ１とが略平行に
配設され、第１の電源配線Ｐ１は上方に配置される第４
の電源配線Ｐ４とスルーホール導体Ｔ５を介して接続す
るための端部を直角の外側に有している。
【００３８】また、第１のグランド配線Ｇ１は上方に配
置される第４のグランド配線Ｇ４とスルーホール導体Ｔ
２を介して接続するための端部を有しており、この例で
も第１のグランド配線Ｇ１と第４のグランド配線Ｇ４と
がスルーホール導体Ｔ２を介して直角に配設されてい
る。
【００３９】第２の絶縁層Ｉ２上には第２のグランド配
線Ｇ２と第２の電源配線Ｐ２とが略平行に配設され、第
２のグランド配線Ｇ２は第１の電源配線Ｐ１に対して、
第２の電源配線Ｐ２は第１のグランド配線Ｇ１に対し
て、それぞれ第２の絶縁層Ｉ２を挟んで容量を形成する
ように真上になる位置に略平行に対向して配設される。
【００４０】また、第２の電源配線Ｐ２は上方に配置さ
れる第３の電源配線Ｐ３とスルーホール導体Ｔ１を介し
て接続するための端部を直角の内側に有している。
【００４１】また、第２のグランド配線Ｇ２は上方に配
置される第３のグランド配線Ｇ３とスルーホール導体Ｔ
４を介して接続するための端部を有しており、この例で
も第２のグランド配線Ｇ２と第３のグランド配線Ｇ３と
がスルーホール導体Ｔ４を介して直角に配設されてい
る。
【００４２】第３の絶縁層Ｉ３上には第３のグランド配
線Ｇ３と第３の電源配線Ｐ３と、これらの間に配設され
た第２の信号配線Ｓ２とが略平行に配設され、これらの
各配線は第１の絶縁層Ｉ１上および第２の絶縁層Ｉ２上
に配設された各配線と略直交するように配設される。
【００４３】第３の電源配線Ｐ３は下方に配置された第
２の電源配線Ｐ２とスルーホール導体Ｔ１を介して接続
するための端部を直角の内側に有しており、第３のグラ
ンド配線Ｇ３は下方に配置された第２のグランド配線Ｇ
２とスルーホール導体Ｔ４を介して接続するための端部
を有している。また、第２の信号配線Ｓ２と第１の信号
配線Ｓ１も同様にスルーホール導体Ｔ３を介して接続さ
れる。
【００４４】第４の絶縁層Ｉ４上には第４のグランド配
線Ｇ４と第４の電源配線Ｐ４とが略平行に配設され、第
４のグランド配線Ｇ４は第３の電源配線Ｐ３に対して、
第４の電源配線Ｐ４は第３のグランド配線Ｇ３に対し
て、それぞれ第４の絶縁層Ｉ４を挟んで容量を形成する
ように真上になる位置に略平行に対向して、また第１の
絶縁層Ｉ１上および第２の絶縁層Ｉ２上に配設された各
配線と略直交するように配設される。
【００４５】第４の電源配線Ｐ４は下方に配置された第
１の電源配線Ｐ１とスルーホール導体Ｔ５を介して接続
するための端部を直角の外側に有しており、第４のグラ
ンド配線Ｇ４は下方に配置された第１のグランド配線Ｇ
１とスルーホール導体Ｔ２を介して接続するための端部
を有している。
【００４６】このような図２に示した構成の多層配線基
板によっても、信号配線に対して電源配線およびグラン
ド配線のそれぞれが信号配線の配線領域全体にわたって
均一な位置関係にあるため、信号配線の特性インピーダ
ンスが一定となり安定した信号伝搬が可能となるととも
に、電源配線−グランド配線間の合成インピーダンスが
電源配線−グランド配線間の容量により低くなるため、
搭載される半導体素子に対して安定した電源供給が可能
となる。
【００４７】次に、図３の例では、第１の絶縁層Ｉ１上
に第１の電源配線Ｐ１と第１のグランド配線Ｇ１とそれ
らの間に第１の信号配線Ｓ１が、第２の絶縁層Ｉ２上に
第２の電源配線Ｐ２と第２のグランド配線Ｇ２が、第３
の絶縁層Ｉ３上に第３の電源配線Ｐ３と第３のグランド
配線Ｇ３が、第４の絶縁層Ｉ４上に第４の電源配線Ｐ４
と第４のグランド配線Ｇ４とそれらの間に第２の信号配
線Ｓ２がそれぞれ配設された例を示している。
【００４８】また、第２の電源配線Ｐ２と第３の電源配
線Ｐ３とがスルーホール導体Ｔ１を介して、第１のグラ
ンド配線Ｇ１と第４のグランド配線Ｇ４とがスルーホー
ル導体Ｔ２を介して、第１の信号配線Ｓ１と第２の信号
配線Ｓ２とがスルーホール導体Ｔ３を介して、第２のグ
ランド配線Ｇ２と第３のグランド配線Ｇ３とがスルーホ
ール導体Ｔ４を介して、第１の電源配線Ｐ１と第４の電
源配線Ｐ３とがスルーホール導体Ｔ５を介してそれぞれ
接続されている。なお、この第１の信号配線Ｓ１と第２
の信号配線Ｓ２とも、それぞれ異なる信号を伝送する配
線として分離されていてもよい。
【００４９】図３に示した例では、第１の絶縁層Ｉ１上
に第１のグランド配線Ｇ１と第１の電源配線Ｐ１と、こ
れらの間に配設された第１の信号配線Ｓ１とが略平行に
配設され、第１の電源配線Ｐ１は上方に配置される第４
の電源配線Ｐ４とスルーホール導体Ｔ５を介して接続す
るための端部を直角の外側に有している。
【００５０】また、第１のグランド配線Ｇ１は上方に配
置される第４のグランド配線Ｇ４とスルーホール導体Ｔ
２を介して接続するための端部を有しており、この例で
も第１のグランド配線Ｇ１と第４のグランド配線Ｇ４と
がスルーホール導体Ｔ２を介して直角に配設されてい
る。
【００５１】第２の絶縁層Ｉ２上には第２のグランド配
線Ｇ２と第２の電源配線Ｐ２とが略平行に配設され、第
２のグランド配線Ｇ２は第１の電源配線Ｐ１に対して、
第２の電源配線Ｐ２は第１のグランド配線Ｇ１に対し
て、それぞれ第２の絶縁層Ｉ２を挟んで容量を形成する
ように真上になる位置に略平行に対向して配設される。
【００５２】また、第２の電源配線Ｐ２は上方に配置さ
れる第３の電源配線Ｐ３とスルーホール導体Ｔ１を介し
て接続するための端部を直角の内側に有している。
【００５３】また、第２のグランド配線Ｇ２は上方に配
置される第３のグランド配線Ｇ３とスルーホール導体Ｔ
４を介して接続するための端部を有しており、この例で
も第２のグランド配線Ｇ２と第３のグランド配線Ｇ３と
がスルーホール導体Ｔ４を介して直角に配設されてい
る。
【００５４】第３の絶縁層Ｉ３上には第３のグランド配
線Ｇ３と第３の電源配線Ｐ３とが略平行に配設され、こ
れらの各配線は第１の絶縁層Ｉ１上および第２の絶縁層
Ｉ２上に配設された各配線と略直交するように配設され
る。
【００５５】第３の電源配線Ｐ３は下方に配置された第
２の電源配線Ｐ２とスルーホール導体Ｔ１を介して接続
するための端部を直角の内側に有しており、第３のグラ
ンド配線Ｇ３は下方に配置された第２のグランド配線Ｇ
２とスルーホール導体Ｔ４を介して接続するための端部
を有している。
【００５６】第４の絶縁層Ｉ４上には第４のグランド配
線Ｇ４と第４の電源配線Ｐ４と、これらの間に配設され
た第２の信号配線Ｓ２とが略平行に配設され、第４のグ
ランド配線Ｇ４は第３の電源配線Ｐ３に対して、第４の
電源配線Ｐ４は第３のグランド配線Ｇ３に対して、それ
ぞれ第４の絶縁層Ｉ４を挟んで容量を形成するように真
上になる位置に略平行に対向して、また第１の絶縁層Ｉ
１上および第２の絶縁層Ｉ２上に配設された各配線と略
直交するように配設される。
【００５７】第４の電源配線Ｐ４は下方に配置された第
１の電源配線Ｐ１とスルーホール導体Ｔ５を介して接続
するための端部を直角の外側に有しており、第４のグラ
ンド配線Ｇ４は下方に配置された第１のグランド配線Ｇ
１とスルーホール導体Ｔ２を介して接続するための端部
を有している。また、第２の信号配線Ｓ２と第１の信号
配線Ｓ１も同様にスルーホール導体Ｔ３を介して接続さ
れる。
【００５８】このような図３に示した構成の多層配線基
板によっても、信号配線に対して電源配線およびグラン
ド配線のそれぞれが信号配線の配線領域全体にわたって
均一な位置関係にあるため、信号配線の特性インピーダ
ンスが一定となり安定した信号伝搬が可能となるととも
に、電源配線−グランド配線間の合成インピーダンスが
電源配線−グランド配線間の容量により低くなるため、
搭載される半導体素子に対して安定した電源供給が可能
となる。
【００５９】次に、図４の例では、第１の絶縁層Ｉ１上
に第１の電源配線Ｐ１と第１のグランド配線Ｇ１が、第
２の絶縁層Ｉ２上に第２の電源配線Ｐ２と第２のグラン
ド配線Ｇ２とそれらの間に第１の信号配線Ｓ１が、第３
の絶縁層Ｉ３上に第３の電源配線Ｐ３と第３のグランド
配線Ｇ３が、第４の絶縁層Ｉ４上に第４の電源配線Ｐ４
と第４のグランド配線Ｇ４とそれらの間に第２の信号配
線Ｓ２がそれぞれ配設された例を示している。
【００６０】また、第２の電源配線Ｐ２と第３の電源配
線Ｐ３とがスルーホール導体Ｔ１を介して、第１のグラ
ンド配線Ｇ１と第４のグランド配線Ｇ４とがスルーホー
ル導体Ｔ２を介して、第１の信号配線Ｓ１と第２の信号
配線Ｓ２とがスルーホール導体Ｔ３を介して、第２のグ
ランド配線Ｇ２と第３のグランド配線Ｇ３とがスルーホ
ール導体Ｔ４を介して、第１の電源配線Ｐ１と第４の電
源配線Ｐ３とがスルーホール導体Ｔ５を介してそれぞれ
接続されている。なお、この第１の信号配線Ｓ１と第２
の信号配線Ｓ２とも、それぞれ異なる信号を伝送する配
線として分離されていてもよい。
【００６１】図４に示した例では、第１の絶縁層Ｉ１上
に第１のグランド配線Ｇ１と第１の電源配線Ｐ１とが略
平行に配設され、第１の電源配線Ｐ１は上方に配置され
る第４の電源配線Ｐ４とスルーホール導体Ｔ５を介して
接続するための端部を直角の外側に有している。
【００６２】また、第１のグランド配線Ｇ１は上方に配
置される第４のグランド配線Ｇ４とスルーホール導体Ｔ
２を介して接続するための端部を有しており、この例で
も第１のグランド配線Ｇ１と第４のグランド配線Ｇ４と
がスルーホール導体Ｔ２を介して直角に配設されてい
る。
【００６３】第２の絶縁層Ｉ２上には第２のグランド配
線Ｇ２と第２の電源配線Ｐ２と、これらの間に配設され
た第１の信号配線Ｓ１とが略平行に配設され、第２のグ
ランド配線Ｇ２は第１の電源配線Ｐ１に対して、第２の
電源配線Ｐ２は第１のグランド配線Ｇ１に対して、それ
ぞれ第２の絶縁層Ｉ２を挟んで容量を形成するように真
上になる位置に略平行に対向して配設される。また、第
２の電源配線Ｐ２は上方に配置される第３の電源配線Ｐ
３とスルーホール導体Ｔ１を介して接続するための端部
を直角の内側に有している。
【００６４】また、第２のグランド配線Ｇ２は上方に配
置される第３のグランド配線Ｇ３とスルーホール導体Ｔ
４を介して接続するための端部を有しており、この例で
も第２のグランド配線Ｇ２と第３のグランド配線Ｇ３と
がスルーホール導体Ｔ４を介して直角に配設されてい
る。
【００６５】第３の絶縁層Ｉ３上には第３のグランド配
線Ｇ３と第３の電源配線Ｐ３とが略平行に配設され、こ
れらの各配線は第１の絶縁層Ｉ１上および第２の絶縁層
Ｉ２上に配設された各配線と略直交するように配設され
る。
【００６６】第３の電源配線Ｐ３は下方に配置された第
２の電源配線Ｐ２とスルーホール導体Ｔ１を介して接続
するための端部を直角の内側に有しており、第３のグラ
ンド配線Ｇ３は下方に配置された第２のグランド配線Ｇ
２とスルーホール導体Ｔ４を介して接続するための端部
を有している。
【００６７】第４の絶縁層Ｉ４上には第４のグランド配
線Ｇ４と第４の電源配線Ｐ４と、これらの間に配設され
た第２の信号配線Ｓ２とが略平行に配設され、第４のグ
ランド配線Ｇ４は第３の電源配線Ｐ３に対して、第４の
電源配線Ｐ４は第３のグランド配線Ｇ３に対して、それ
ぞれ第４の絶縁層Ｉ４を挟んで容量を形成するように真
上になる位置に略平行に対向して、また第１の絶縁層Ｉ
１上および第２の絶縁層Ｉ２上に配設された各配線と略
直交するように配設される。
【００６８】第４の電源配線Ｐ４は下方に配置された第
１の電源配線Ｐ１とスルーホール導体Ｔ５を介して接続
するための端部を直角の外側に有しており、第４のグラ
ンド配線Ｇ４は下方に配置された第１のグランド配線Ｇ
１とスルーホール導体Ｔ２を介して接続するための端部
を有している。また、第２の信号配線Ｓ２と第１の信号
配線Ｓ１も同様にスルーホール導体Ｔ３を介して接続さ
れる。
【００６９】このような図４に示した構成の多層配線基
板によっても、信号配線に対して電源配線およびグラン
ド配線のそれぞれが信号配線の配線領域全体にわたって
均一な位置関係にあるため、信号配線の特性インピーダ
ンスが一定となり安定した信号伝搬が可能となるととも
に、電源配線−グランド配線間の合成インピーダンスが
電源配線−グランド配線間の容量により低くなるため、
搭載される半導体素子に対して安定した電源供給が可能
となる。
【００７０】以上のような本発明の多層配線基板におい
て、第１〜第４の絶縁層Ｉ１〜Ｉ４としては、誘電率２
〜５の樹脂で、例えばフッ素樹脂・ポリノルボルネン・
ベンゾシクロブテン・ポリイミド・エポキシ樹脂等を使
用し、これらの樹脂は、例えばスピンコート法等の方法
により基板上に塗布され成膜される。
【００７１】成膜された樹脂は、表面に銅やアルミニウ
ム等の金属膜を成膜し、フォトリソグラフィ法により所
定のビアパターンが形成され、このビアパターンをメタ
ルマスクとして例えばリアクティブイオンエッチング法
によりビアホールが形成され、その後メタルマスクが除
去されることにより、樹脂に所定のビアホールが形成さ
れる。または、感光性樹脂（感光性ベンゾシクロブテン
・感光性ポリイミド・感光性エポキシ等）を使用して絶
縁層を形成後、フォトリソグラフィ法によりビアホール
が形成される。または、絶縁層の樹脂形成後、エキシマ
レーザにより直接ビアホールが形成される。
【００７２】絶縁層樹脂の厚みとしては、第１の絶縁層
Ｉ１については３μｍ以上であることが好ましい。３μ
未満の場合、下地に使用したセラミック基板の表面粗さ
の影響を受けて信号配線・電源配線・グランド配線が表
面粗さを持つようになるため、また、下地のセラミック
基板の誘電率の影響を受けるため、高速の信号を伝搬す
ることが難しくなる傾向がある。
【００７３】また、第２・第４の絶縁層Ｉ２・Ｉ４につ
いては0.5 μｍ以上３μｍ以下であることが好ましい。
0.5 μｍ未満では電源配線−グランド配線間において絶
縁不良を起こす傾向があり、また、３μｍを超えると電
源配線−グランド配線間の十分な容量が得られない傾向
がある。
【００７４】また、第３の絶縁層Ｉ３については0.5 μ
ｍ以上であることが好ましく、0.5μｍ未満ではこの絶
縁層Ｉ３の上下に配設される各配線間の絶縁性が十分に
確保できなくなる傾向がある。
【００７５】なお、第１・第３の絶縁層Ｉ１・Ｉ３の厚
みの上限については、電気的特性上は何ら制限されるも
のではないが、20μｍを超えるとビアホール導体による
電気的接続が困難となる傾向があるため、20μｍ以下と
することが好ましい。
【００７６】また、第１〜第４の電源配線Ｐ１〜Ｐ４・
第１〜第４のグランド配線Ｇ１〜Ｇ４ならびに第１・第
２の信号配線Ｓ１・Ｓ２としては、例えば銅または金等
を主導体金属層とし、必要に応じてクロム・チタン・モ
リブデン・ニオブ等を密着金属層として用いるとよく、
これらの金属層は例えばスパッタリング法・真空蒸着法
またはメッキ法により形成され、フォトリソグラフィ法
により所定の配線パターンが形成される。
【００７７】この主導体金属層の厚みは１〜10μｍとす
ることが好ましい。１μｍ未満であると配線の抵抗が大
きくなるため、半導体素子への良好な電源供給や安定し
たグランドの確保・良好な信号の伝搬が困難となる傾向
が見られる。また、10μｍを超えると絶縁層による被覆
が不十分となって絶縁不良となる場合がある。
【００７８】また、密着金属層は必要に応じて設ければ
よいが、設ける場合には密着金属層の厚みは0.03〜0.2
μｍとすることが好ましい。0.03μｍ未満では主導体金
属層の密着性を向上させる効果が十分でなく、また、0.
2 μｍを超えると例えば10ＧＨｚの信号を伝送する場合
にその信号伝搬にかかわる金属の厚み（スキンデプス）
がおおよそ0.6 μｍとなってその３分の１以上を密着金
属層が占めることとなり、低い抵抗を持つ銅や銀等の主
導体金属層の役割が不十分となってしまう傾向がある。
【００７９】そして、各配線の位置関係としては、信号
配線に対して電源配線・グランド配線が均等な位置関係
になるような配置とすることが好ましい。
【００８０】なお、本発明の多層配線基板は、以上の各
例に対して第１の絶縁層Ｉ１の下に絶縁基体を配しても
よく、第４の絶縁層Ｉ４とその上の各配線とを覆うよう
にさらに絶縁層を積層してもよい。また、各配線はそれ
ぞれ複数本配設してもよく、これら第１の絶縁層Ｉ１〜
第４の絶縁層Ｉ４により構成される多層配線基板の上に
さらに第１の絶縁層Ｉ１〜第４の絶縁層Ｉ４により構成
される多層配線基板を種々組み合わせて積層してもよ
い。
【００８１】本発明の多層配線基板に対して第１の絶縁
層Ｉ１の下に配する絶縁基体としては、例えばアルミナ
セラミックス等からなる絶縁基体を用いることができ
る。このような絶縁基体は、例えばアルミナ（Ａｌ2 Ｏ
3 ）、シリカ（ＳｉＯ2 ）等のセラミック原料粉末に適
当な溶剤・溶媒を添加混合して泥漿物を作り、これを従
来周知のドクターブレード法によりシート状と成すとと
もに高温で焼成することにより作製される。
【００８２】この絶縁基体の上面には、従来周知のイオ
ンプレーティング法・スパッタリング法等の気相成長法
によりアルミ（Ａｌ）等からなる下地導体層が形成さ
れ、その上からポリイミド樹脂等の高分子材料をスピン
コーティングし、加熱処理を行うことにより第１の絶縁
膜Ｉ１を形成する。
【００８３】次いで、フォトリソグラフィにより、多層
構造とするための接続用ビアホールを形成し、第１の絶
縁膜Ｉ１上に気相成長法により下地金属層および主導体
層および保護金属層を成膜し、ビアホール導体を形成す
るとともに、フォトリソグラフィにより第１の電源配線
と第１のグランド配線と、仕様に応じて第１の信号配線
とを形成する。
【００８４】さらに、この第１の絶縁層Ｉ１および各配
線の上にポリイミド樹脂を周知のスピンコーティングに
より塗布して加熱処理する事により、１〜３μｍの厚み
を有する第２の絶縁層Ｉ２を形成する。
【００８５】次いで、フォトリソグラフィにより多層構
造とするための接続用ビアホールを形成し、さらに第２
の絶縁層Ｉ２上に気相成長法により下地金属層・主導体
層・保護金属層からなる導電層を成膜し、ビアホール導
体を形成するとともに、フォトリソグラフィにより第２
の電源配線と第２のグランド配線と、仕様に応じて第１
の信号配線とを形成する。
【００８６】さらに、第１の絶縁層Ｉ２と各配線の上に
ポリイミド膜をスピンコートして加熱処理する事によ
り、５〜20μｍの厚みを有する第３の絶縁層Ｉ３を形成
し、次いでフォトリソグラフィによりこの第３の絶縁層
Ｉ３上に形成する各配線を下部にある各配線と接続する
ためのビアホールを形成する。
【００８７】このようにして順次各絶縁層および各配線
を形成してゆくが、ここで第１の絶縁層Ｉ１上と第２の
絶縁層Ｉ２上の各配線をＸ方向の配線とした場合、第３
の絶縁層Ｉ３上と第４の絶縁層Ｉ４上の各配線をそれと
は直交するＹ方向の配線となるように配置する。
【００８８】また、第１〜第４の電源配線はすべて絶縁
層に設けられた接続用ビアホール導体により電気的に接
続されている。
【００８９】同様に、第１〜第４のグランド配線も絶縁
層に設けられたビアホール導体により電気的に接続さ
れ、さらに、第１の信号配線と第２の信号配線は、Ｘ，
Ｙ方向の配線として接続が必要になるときは、絶縁層に
設けられたビアホール導体により電気的に接続される。
【００９０】このようにして、各絶縁膜と各配線とビア
ホール導体とを順次形成して積層することにより多層の
配線基板とすることができる。
【００９１】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、同一層内に複数の信号配線を配設する場合、図５に
図１〜図４と同様の平面図で示すように、電源配線・グ
ランド配線をビアホール導体により接続する端部を図１
〜図４に示したように直角の外側あるいは内側に設けず
に、端部に適当な切欠きを設ける等して配線幅内に収め
て、特性インピーダンスの均一性を保つように直角に接
続されるような構造としてもよい。
【００９２】
【発明の効果】本発明の多層回路基板によれば、信号配
線が電源配線とグランド配線との間に略平行に配設され
て成り、いわゆるコプレーナ線路構造を形成しているこ
とから、信号配線の特性インピーダンスを均一にしつつ
安定した特性インピーダンスを得ることができる。
【００９３】例えば、第１の信号配線が、半導体素子の
動作によりグランド配線に接続された場合、第１の信号
配線は第１のグランド配線および第２のグランド配線と
電磁的に結合し、また、半導体素子の動作により第１の
信号配線が電源配線に接続された場合には、第１の信号
配線は第１の電源配線および第２の電源配線と電磁的に
結合するため、半導体素子の動作の状態にかかわらず第
１の信号配線は安定して電源配線およびグランド配線と
電磁的結合を行なうこととなり、安定した特性インピー
ダンスを得ることができる。
【００９４】また、本発明の多層配線基板によれば、電
源配線とグランド配線とが絶縁層を挟んで略平行に対向
するように積層されていることからそれぞれの配線間の
合成インピーダンスが小さくなるため、多層配線基板上
に搭載された半導体素子に対して電源が安定して供給さ
れることとなり、半導体素子の誤動作を防止することが
できる。
【００９５】さらに、本発明の多層配線基板によれば、
第１の絶縁層上および第２の絶縁層上の各配線と第３の
絶縁層上および第４の絶縁層上の各配線とが略直交する
ように積層されていることから、直交部分での信号の電
磁界は互いに直交しており、直交部分でのクロストーク
の発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示
す平面図と断面図である。
【図２】本発明の多層配線基板の実施の形態の他の例を
示す平面図と断面図である。
【図３】本発明の多層配線基板の実施の形態の他の例を
示す平面図と断面図である。
【図４】本発明の多層配線基板の実施の形態の他の例を
示す平面図と断面図である。
【図５】本発明の多層配線基板の実施の形態の他の例を
示す平面図と断面図である。
【符号の説明】
Ｉ１〜Ｉ４・・・・第１〜第４の絶縁層 Ｇ１〜Ｇ４・・・・第１〜第４のグランド配線 Ｐ１〜Ｐ４・・・・第１〜第４の電源配線 Ｓ１、Ｓ２・・・・第１、第２の信号配線 Ｔ１〜Ｔ５・・・・第１〜第５のスルーホール導体

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 上面に第１の電源配線と第１のグランド
    配線とが略平行に配設されて成る第１の絶縁層と、上面
    に第２の電源配線と第２のグランド配線とこれら第２の
    電源配線と第２のグランド配線との間に第１の信号配線
    とが略平行に配設されて成る第２の絶縁層と、上面に第
    ３の電源配線と第３のグランド配線とこれら第３の電源
    配線と第３のグランド配線との間に第２の信号配線とが
    略平行に配設されて成る第３の絶縁層と、上面に第４の
    電源配線と第４のグランド配線とが略平行に配設されて
    成る第４の絶縁層とが、前記第１の電源配線と前記第２
    のグランド配線が、および前記第１のグランド配線と前
    記第２の電源配線がそれぞれ第２の絶縁層を挟んで略平
    行に対向するとともに、前記第３の電源配線と前記第４
    のグランド配線が、および前記第３のグランド配線と前
    記第４の電源配線がそれぞれ第４の絶縁層を挟んで略平
    行に対向し、かつ、前記第１の絶縁層上および前記第２
    の絶縁層上の各配線と前記第３の絶縁層上および前記第
    ４の絶縁層上の各配線とが略直交するように順次積層さ
    れて成り、前記第１乃至第４の電源配線ならびに前記第
    １乃至第４のグランド配線がそれぞれスルーホール導体
    を介して接続されていることを特徴とする多層配線基
    板。
  2. 【請求項２】 上面に第１の電源配線と第１のグランド
    配線とこれら第１の電源配線と第１のグランド配線との
    間に第１の信号配線とが略平行に配設されて成る第１の
    絶縁層と、上面に第２の電源配線と第２のグランド配線
    とが略平行に配設されて成る第２の絶縁層と、上面に第
    ３の電源配線と第３のグランド配線とこれら第３の電源
    配線と第３のグランド配線との間に第２の信号配線とが
    略平行に配設されて成る第３の絶縁層と、上面に第４の
    電源配線と第４のグランド配線とが略平行に配設されて
    成る第４の絶縁層とが、前記第１の電源配線と前記第２
    のグランド配線が、および前記第１のグランド配線と前
    記第２の電源配線がそれぞれ第２の絶縁層を挟んで略平
    行に対向するとともに、前記第３の電源配線と前記第４
    のグランド配線が、および前記第３のグランド配線と前
    記第４の電源配線がそれぞれ第４の絶縁層を挟んで略平
    行に対向し、かつ、前記第１の絶縁層上および前記第２
    の絶縁層上の各配線と前記第３の絶縁層上および前記第
    ４の絶縁層上の各配線とが略直交するように順次積層さ
    れて成り、前記第１乃至第４の電源配線ならびに前記第
    １乃至第４のグランド配線がそれぞれスルーホール導体
    を介して接続されていることを特徴とする多層配線基
    板。
  3. 【請求項３】 上面に第１の電源配線と第１のグランド
    配線とこれら第１の電源配線と第１のグランド配線との
    間に第１の信号配線とが略平行に配設されて成る第１の
    絶縁層と、上面に第２の電源配線と第２のグランド配線
    とが略平行に配設されて成る第２の絶縁層と、上面に第
    ３の電源配線と第３のグランド配線とが略平行に配設さ
    れて成る第３の絶縁層と、上面に第４の電源配線と第４
    のグランド配線とこれら第４の電源配線と第４のグラン
    ド配線との間に第２の信号配線とが略平行に配設されて
    成る第４の絶縁層とが、前記第１の電源配線と前記第２
    のグランド配線が、および前記第１のグランド配線と前
    記第２の電源配線がそれぞれ第２の絶縁層を挟んで略平
    行に対向するとともに、前記第３の電源配線と前記第４
    のグランド配線が、および前記第３のグランド配線と前
    記第４の電源配線がそれぞれ第４の絶縁層を挟んで略平
    行に対向し、かつ、前記第１の絶縁層上および前記第２
    の絶縁層上の各配線と前記第３の絶縁層上および前記第
    ４の絶縁層上の各配線とが略直交するように順次積層さ
    れて成り、前記第１乃至第４の電源配線ならびに前記第
    １乃至第４のグランド配線がそれぞれスルーホール導体
    を介して接続されていることを特徴とする多層配線基
    板。
  4. 【請求項４】 上面に第１の電源配線と第１のグランド
    配線とが略平行に配設されて成る第１の絶縁層と、上面
    に第２の電源配線と第２のグランド配線とこれら第２の
    電源配線と第２のグランド配線との間に第１の信号配線
    とが略平行に配設されて成る第２の絶縁層と、上面に第
    ３の電源配線と第３のグランド配線とが略平行に配設さ
    れて成る第３の絶縁層と、上面に第４の電源配線と第４
    のグランド配線とこれら第４の電源配線と第４のグラン
    ド配線との間に第２の信号配線とが略平行に配設されて
    成る第４の絶縁層とが、前記第１の電源配線と前記第２
    のグランド配線が、および前記第１のグランド配線と前
    記第２の電源配線がそれぞれ第２の絶縁層を挟んで略平
    行に対向するとともに、前記第３の電源配線と前記第４
    のグランド配線が、および前記第３のグランド配線と前
    記第４の電源配線がそれぞれ第４の絶縁層を挟んで略平
    行に対向し、かつ、前記第１の絶縁層上および前記第２
    の絶縁層上の各配線と前記第３の絶縁層上および前記第
    ４の絶縁層上の各配線とが略直交するように順次積層さ
    れて成り、前記第１乃至第４の電源配線ならびに前記第
    １乃至第４のグランド配線がそれぞれスルーホール導体
    を介して接続されていることを特徴とする多層配線基
    板。
JP20555097A 1997-07-31 1997-07-31 多層配線基板 Expired - Fee Related JP3732927B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20555097A JP3732927B2 (ja) 1997-07-31 1997-07-31 多層配線基板
US09/124,346 US6172305B1 (en) 1997-07-31 1998-07-29 Multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20555097A JP3732927B2 (ja) 1997-07-31 1997-07-31 多層配線基板

Publications (2)

Publication Number Publication Date
JPH1154921A true JPH1154921A (ja) 1999-02-26
JP3732927B2 JP3732927B2 (ja) 2006-01-11

Family

ID=16508757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20555097A Expired - Fee Related JP3732927B2 (ja) 1997-07-31 1997-07-31 多層配線基板

Country Status (2)

Country Link
US (1) US6172305B1 (ja)
JP (1) JP3732927B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906411B1 (en) 2000-06-29 2005-06-14 Mitsubishi Denki Kabushiki Kaisha Multilayer substrate module and portable wireless terminal

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
US7276788B1 (en) 1999-08-25 2007-10-02 Micron Technology, Inc. Hydrophobic foamed insulators for high density circuits
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
EP1113497A3 (en) * 1999-12-29 2006-01-25 Texas Instruments Incorporated Semiconductor package with conductor impedance selected during assembly
US6677209B2 (en) 2000-02-14 2004-01-13 Micron Technology, Inc. Low dielectric constant STI with SOI devices
US6413827B2 (en) 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6890847B1 (en) * 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
JP3745276B2 (ja) * 2001-01-17 2006-02-15 キヤノン株式会社 多層プリント配線板
JP4344101B2 (ja) * 2001-02-14 2009-10-14 Ｏｋｉセミコンダクタ株式会社 配線構造部
JP2003092355A (ja) * 2001-09-19 2003-03-28 Mitsubishi Electric Corp 半導体集積回路装置
US6657130B2 (en) * 2001-09-20 2003-12-02 International Business Machines Corporation Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
US20030082906A1 (en) * 2001-10-30 2003-05-01 Lammert Michael D. Via formation in polymers
US6703706B2 (en) 2002-01-08 2004-03-09 International Business Machines Corporation Concurrent electrical signal wiring optimization for an electronic package
TW517276B (en) * 2002-01-18 2003-01-11 Advanced Semiconductor Eng Substrate
US6750403B2 (en) * 2002-04-18 2004-06-15 Hewlett-Packard Development Company, L.P. Reconfigurable multilayer printed circuit board
US6800939B2 (en) 2002-05-29 2004-10-05 The Board Of Trustees For The University Of Arkansas Apparatus and method for providing low-loss transmission lines in interconnected mesh plane systems
JP2004047574A (ja) * 2002-07-09 2004-02-12 Sumitomo Electric Ind Ltd 多層配線基板、光トランシーバ、およびトランスポンダ
US6800211B2 (en) * 2002-08-26 2004-10-05 Tong Hsing Electric Industries Ltd. Method for removing voids in a ceramic substrate
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
CN1745405A (zh) * 2003-01-30 2006-03-08 东芝松下显示技术有限公司 显示器、接线板及其制造方法
US20050068751A1 (en) * 2003-09-30 2005-03-31 Hyunjun Kim Floating trace on signal layer
US7345245B2 (en) * 2003-10-08 2008-03-18 Lsi Logic Corporation Robust high density substrate design for thermal cycling reliability
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
US20050137882A1 (en) * 2003-12-17 2005-06-23 Cameron Don T. Method for authenticating goods
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
KR100633062B1 (ko) * 2004-10-07 2006-10-11 삼성전자주식회사 6층 인쇄회로기판
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
JP5444619B2 (ja) * 2008-02-07 2014-03-19 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
US20110212307A1 (en) * 2008-02-18 2011-09-01 Princo Corp. Method to decrease warpage of a multi-layer substrate and structure thereof
US20110212257A1 (en) * 2008-02-18 2011-09-01 Princo Corp. Method to decrease warpage of a multi-layer substrate and structure thereof
JP5216147B2 (ja) * 2011-03-08 2013-06-19 日本オクラロ株式会社 差動伝送回路、光送受信モジュール、及び情報処理装置
US9006584B2 (en) * 2013-08-06 2015-04-14 Texas Instruments Incorporated High voltage polymer dielectric capacitor isolation device
KR20160102769A (ko) * 2015-02-23 2016-08-31 삼성전자주식회사 전자 장치의 노이즈 감소 장치
WO2017134761A1 (ja) 2016-02-03 2017-08-10 富士通株式会社 キャパシタ内蔵多層配線基板及びその製造方法
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
JP2022017605A (ja) * 2018-10-25 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
US11626696B2 (en) 2021-04-29 2023-04-11 GITech, Inc. Electrical interposer having shielded contacts and traces

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705917A (en) * 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JPH0918156A (ja) 1995-06-27 1997-01-17 Mitsubishi Electric Corp 多層プリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906411B1 (en) 2000-06-29 2005-06-14 Mitsubishi Denki Kabushiki Kaisha Multilayer substrate module and portable wireless terminal

Also Published As

Publication number Publication date
JP3732927B2 (ja) 2006-01-11
US6172305B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
JP3732927B2 (ja) 多層配線基板
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
JP2001068858A (ja) 多層配線基板及びその製造方法並びに半導体装置
JPH11112142A (ja) 多層配線基板
JPH11163539A (ja) 多層配線基板
JP3935638B2 (ja) 多層配線基板
JP2003273611A (ja) 配線基板
JP3798919B2 (ja) 多層配線基板
JP3796104B2 (ja) 多層配線基板
JPS6116415A (ja) 配線体
JP3792483B2 (ja) 多層配線基板
JP2002043762A (ja) 多層配線基板
JP3940537B2 (ja) 多層配線基板
JP2001007518A (ja) 多層配線基板
JP2003168864A (ja) 多層配線基板
JP3618061B2 (ja) 多層配線基板
JP2001077541A (ja) 多層配線基板
JP3784244B2 (ja) 多層配線基板
JP2001127385A (ja) 多層配線基板
JP2001077542A (ja) 多層配線基板
JP3752409B2 (ja) 多層配線基板
JP2000244133A (ja) 多層配線基板
JP2000277656A (ja) 多層配線基板
JP2001127386A (ja) 多層配線基板
JP2001085848A (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051014

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees