JPH1154921A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH1154921A JPH1154921A JP9205550A JP20555097A JPH1154921A JP H1154921 A JPH1154921 A JP H1154921A JP 9205550 A JP9205550 A JP 9205550A JP 20555097 A JP20555097 A JP 20555097A JP H1154921 A JPH1154921 A JP H1154921A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- ground
- insulating layer
- supply wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
つ半導体素子へ安定した電源供給をすることが困難であ
った。 【解決手段】 電源配線P1・グランド配線G1が配設
された絶縁層I1と、電源配線P2・信号配線S1・グ
ランド配線G2が配設された絶縁層I2と、電源配線P
3・信号配線S2・グランド配線G3が配設された絶縁
層I3と、電源配線P4・グランド配線G4が配設され
た絶縁層I4とが、電源配線P1とグランド配線G2・
グランド配線G1と電源配線P2・電源配線P3とグラ
ンド配線G4・グランド配線G3と電源配線P4がそれ
ぞれ絶縁層を挟んで対向し、かつ、絶縁層I1・絶縁層
I2上の各配線と絶縁層I3・絶縁層I4上の各配線が
直交するように順次積層され、各層の配線がそれぞれス
ルーホール導体T1〜T5を介して接続した多層配線基
板により、半導体素子に安定した電源を供給し誤動作を
防止することができる。
Description
用される多層配線基板に関し、より詳細には多層配線基
板における電気配線用導電層の構造に関するものであ
る。
子が搭載され、電子回路基板等に使用される多層配線基
板においては、電気配線用導電層の形成にあたって、ア
ルミナ等のセラミックスから成る絶縁層とタングステン
等の高融点金属から成る電気配線用導電層とを交互に積
層して多層配線基板を形成していた。
用導電層のうち信号配線は通常はストリップ線路構造と
されており、すなわち、信号配線として形成された導電
層の上下に絶縁層を介してベタパターン形状のグランド
層が形成されていた。
子への電源供給を安定化させるため、多層配線基板内に
形成されたベタパターン形状のグランド層と電源配線と
しての導電層とを絶縁層を介して交互に積層することに
よりグランド層と電源配線用の導電層との間に容量を形
成することが行なわれていた。
高速化に伴い、比誘電率が10程度であるアルミナセラミ
ックスに代えて比誘電率が3.5 〜5と比較的小さいポリ
イミド樹脂やエポキシ樹脂を絶縁層として形成し、この
絶縁層上に蒸着法やスパッタリング法等の気相成長法に
よる薄膜形成技術を用いて銅(Cu)からなる電気配線
用導電層を形成し、フォトリソグラフィ法により微細な
配線パターンを形成して、この絶縁層と導電層とを多層
化することにより高密度・高機能でかつ半導体素子の高
速動作が可能となる多層配線基板を得ることも行なわれ
ていた。
脂により絶縁層が形成された多層配線基板においては、
多層プロセスにおける樹脂のキュア工程において、下層
にある樹脂中に存在する未反応成分および樹脂が吸着し
た水分の蒸発により、樹脂上に形成されたソリッドプレ
ーンにおいて、前記未反応成分や水分が外気中に放散す
る経路が断たれるため、ソリッドプレーンが膨れるとい
う問題点があることからグランド層がメッシュ状に形成
され、従来のセラミックス絶縁層を用いた多層配線基板
にて形成していたベタパターン形状のグランド導体層と
電源配線用導電層との積層による容量の形成が困難であ
るため、半導体素子への電源供給の安定化のために、多
層配線基板上にチップコンデンサを搭載することが行な
われていた。
ポキシ樹脂の絶縁層を用いて多層化する場合、グランド
層がメッシュ状に形成されているため、そのグランド層
に上下から絶縁層を介して挟まれた信号配線用の導電層
はメッシュ状のグランド層を形成する金属層が形成され
ている部分と金属層の欠損している部分とに対向して配
線されることとなり、信号配線の特性インピーダンスは
その信号配線とグランド層との位置関係により変化して
しまうこととなっていた。
年にいたり半導体素子のさらなる高速化に伴って電気信
号の高速化が進められる中で、信号配線を通過する高速
の電気信号は異なった特性インピーダンスを持つ信号配
線を伝播することとなるために信号の一部が反射されて
しまい、入力された電気信号が正しく出力側に伝送され
ず電子回路や半導体素子の誤動作を起こしてしまうとい
う問題点があった。
素子への電源供給において、電源供給の安定化のための
チップコンデンサから半導体素子までの配線のインダク
タンスおよび供給線路の長さのため、半導体素子への電
源供給として必要な電力を高速に伝送することができな
いという問題点もあった。
解消するために、例えば特開平9−18156 号公報ならび
に米国アーカンソ大学の研究発表"Modeling and Experi
mental Verification of the Interconnected Mesh Pow
er System (IMPS) MCM Topology" IEEE TRANSACTION ON
COMPONENTS, PACKAGING, AND MANUFACTURING TECHNOLO
GY - PART B. VOL.20, NO.1, FEBRUARY 1997, p42-49に
おいて、多層プリント配線板において電源配線部とグラ
ンド配線部と信号配線部とを同一層内に形成し、電源配
線部とグランド配線部に挟まれる位置に信号配線部を配
置することによりコプレーナ線路構造を形成し、さらに
このコプレーナ線路をねじれの位置に多層化することに
より多層回路基板を形成し、メッシュ状グランド構造の
問題点である信号配線部の特性インピーダンスの不均一
化を解消することが提案されている。
プレーナ配線構造による多層配線基板においては、電源
配線部とグランド配線部とが容量を形成していないた
め、半導体素子への電源供給はチップコンデンサから電
源配線部およびグランド配線部を通して行なわれている
ことから、電源配線部とグランド配線部のインダクタン
ス成分および電源供給経路が長くなることにより、半導
体素子への安定した電源供給ができず、そのため半導体
素子の誤動作を生じるという問題点があった。
であり、多層回路基板において信号配線の特性インピー
ダンスを均一にしつつ電源配線とグランド層間に容量を
持たせることにより、半導体素子の直近に電源を配置す
るとともに電源配線およびグランド層の特性インピーダ
ンスを減少させ、電源供給経路の合成インダクタンス成
分を減少させて半導体素子に対して安定した電源を供給
し、半導体素子の誤動作を防止することができる多層配
線基板を提供することを目的としている。
は、上面に第1の電源配線と第1のグランド配線とが略
平行に配設されて成る第1の絶縁層と、上面に第2の電
源配線と第2のグランド配線とこれら第2の電源配線と
第2のグランド配線との間に第1の信号配線とが略平行
に配設されて成る第2の絶縁層と、上面に第3の電源配
線と第3のグランド配線とこれら第3の電源配線と第3
のグランド配線との間に第2の信号配線とが略平行に配
設されて成る第3の絶縁層と、上面に第4の電源配線と
第4のグランド配線とが略平行に配設されて成る第4の
絶縁層とが、前記第1の電源配線と前記第2のグランド
配線が、および前記第1のグランド配線と前記第2の電
源配線がそれぞれ第2の絶縁層を挟んで略平行に対向す
るとともに、前記第3の電源配線と前記第4のグランド
配線が、および前記第3のグランド配線と前記第4の電
源配線がそれぞれ第4の絶縁層を挟んで略平行に対向
し、かつ、前記第1の絶縁層上および前記第2の絶縁層
上の各配線と前記第3の絶縁層上および前記第4の絶縁
層上の各配線とが略直交するように順次積層されて成
り、前記第1乃至第4の電源配線ならびに前記第1乃至
第4のグランド配線がそれぞれスルーホール導体を介し
て接続されていることを特徴とするものである。
の電源配線と第1のグランド配線とこれら第1の電源配
線と第1のグランド配線との間に第1の信号配線とが略
平行に配設されて成る第1の絶縁層と、上面に第2の電
源配線と第2のグランド配線とが略平行に配設されて成
る第2の絶縁層と、上面に第3の電源配線と第3のグラ
ンド配線とこれら第3の電源配線と第3のグランド配線
との間に第2の信号配線とが略平行に配設されて成る第
3の絶縁層と、上面に第4の電源配線と第4のグランド
配線とが略平行に配設されて成る第4の絶縁層とが、前
記第1の電源配線と前記第2のグランド配線が、および
前記第1のグランド配線と前記第2の電源配線がそれぞ
れ第2の絶縁層を挟んで略平行に対向するとともに、前
記第3の電源配線と前記第4のグランド配線が、および
前記第3のグランド配線と前記第4の電源配線がそれぞ
れ第4の絶縁層を挟んで略平行に対向し、かつ、前記第
1の絶縁層上および前記第2の絶縁層上の各配線と前記
第3の絶縁層上および前記第4の絶縁層上の各配線とが
略直交するように順次積層されて成り、前記第1乃至第
4の電源配線ならびに前記第1乃至第4のグランド配線
がそれぞれスルーホール導体を介して接続されているこ
とを特徴とするものである。
1の電源配線と第1のグランド配線とこれら第1の電源
配線と第1のグランド配線との間に第1の信号配線とが
略平行に配設されて成る第1の絶縁層と、上面に第2の
電源配線と第2のグランド配線とが略平行に配設されて
成る第2の絶縁層と、上面に第3の電源配線と第3のグ
ランド配線とが略平行に配設されて成る第3の絶縁層
と、上面に第4の電源配線と第4のグランド配線とこれ
ら第4の電源配線と第4のグランド配線との間に第2の
信号配線とが略平行に配設されて成る第4の絶縁層と
が、前記第1の電源配線と前記第2のグランド配線が、
および前記第1のグランド配線と前記第2の電源配線が
それぞれ第2の絶縁層を挟んで略平行に対向するととも
に、前記第3の電源配線と前記第4のグランド配線が、
および前記第3のグランド配線と前記第4の電源配線が
それぞれ第4の絶縁層を挟んで略平行に対向し、かつ、
前記第1の絶縁層上および前記第2の絶縁層上の各配線
と前記第3の絶縁層上および前記第4の絶縁層上の各配
線とが略直交するように順次積層されて成り、前記第1
乃至第4の電源配線ならびに前記第1乃至第4のグラン
ド配線がそれぞれスルーホール導体を介して接続されて
いることを特徴とするものである。
1の電源配線と第1のグランド配線とが略平行に配設さ
れて成る第1の絶縁層と、上面に第2の電源配線と第2
のグランド配線とこれら第2の電源配線と第2のグラン
ド配線との間に第1の信号配線とが略平行に配設されて
成る第2の絶縁層と、上面に第3の電源配線と第3のグ
ランド配線とが略平行に配設されて成る第3の絶縁層
と、上面に第4の電源配線と第4のグランド配線とこれ
ら第4の電源配線と第4のグランド配線との間に第2の
信号配線とが略平行に配設されて成る第4の絶縁層と
が、前記第1の電源配線と前記第2のグランド配線が、
および前記第1のグランド配線と前記第2の電源配線が
それぞれ第2の絶縁層を挟んで略平行に対向するととも
に、前記第3の電源配線と前記第4のグランド配線が、
および前記第3のグランド配線と前記第4の電源配線が
それぞれ第4の絶縁層を挟んで略平行に対向し、かつ、
前記第1の絶縁層上および前記第2の絶縁層上の各配線
と前記第3の絶縁層上および前記第4の絶縁層上の各配
線とが略直交するように順次積層されて成り、前記第1
乃至第4の電源配線ならびに前記第1乃至第4のグラン
ド配線がそれぞれスルーホール導体を介して接続されて
いることを特徴とするものである。
号配線が第2の電源配線と第2のグランド配線との間ま
たは第1の電源配線と第1のグランド配線との間に略平
行に配設されて成り、また、第2の信号配線が第3の電
源配線と第3のグランド配線との間または第4の電源配
線と第4のグランド配線との間に略平行に配設されて成
り、いずれもいわゆるコプレーナ線路構造を形成してい
ることから、信号配線の特性インピーダンスを均一にし
つつ安定した特性インピーダンスを得ることができる。
1の電源配線と第1のグランド配線とが略平行に配設さ
れた第1の絶縁層上に、第2の電源配線と第2のグラン
ド配線とが略平行に配設された第2の絶縁層が、第1の
電源配線と第2のグランド配線が第2の絶縁層を挟んで
略平行に対向するとともに第1のグランド配線と第2の
電源配線が第2の絶縁層を挟んで略平行に対向するよう
に積層され、また、第3の電源配線と第3のグランド配
線とが略平行に配設された第3の絶縁層上に、第4の電
源配線と第4のグランド配線とが略平行に配設された第
4の絶縁層が、第3の電源配線と第4のグランド配線が
第4の絶縁層を挟んで略平行に対向するとともに第3の
グランド配線と第4の電源配線が第4の絶縁層を挟んで
略平行に対向するように積層されていることから、第1
の電源配線と第2のグランド配線・第1のグランド配線
と第2の電源配線・第3の電源配線と第4のグランド配
線・第3のグランド配線と第4の電源配線がそれぞれ絶
縁層を介して容量を形成し、特性インピーダンスの一般
的な式(Z0 =√(L/C))よりわかるように、電源
配線−グランド配線間の容量が増加することによりそれ
ぞれの配線間の合成インピーダンスが小さくなるため、
多層配線基板上に搭載された半導体素子に対して電源が
安定して供給されることとなり、半導体素子の誤動作を
防止することができる。
第1の絶縁層上および第2の絶縁層上の各配線と第3の
絶縁層上および第4の絶縁層上の各配線とが略直交する
ように積層されていることから、これら直交する部分の
信号伝搬の電磁界も直交するため、直交部分における信
号のクロストークの発生を抑制することができる。
ンピーダンスを均一にしつつ半導体素子に対して安定し
た電源を供給し、半導体素子の誤動作を防止することが
できる多層配線基板を提供することができる。
例に基づき詳細に説明する。
の形態の例を示す平面図および断面図であり、それぞれ
多層配線基板の一部における各配線の位置関係を説明す
るためのやや斜めから透視した状態の平面図と、その平
面図に示した多層配線基板を下方から透視した状態の断
面図と、その平面図に示した多層配線基板を右方から透
視した状態の断面図とを示している。
れ第1〜第4の絶縁層であり、P1〜P4はそれぞれ第
1〜第4の電源配線、G1〜G4はそれぞれ第1〜第4
のグランド配線、S1・S2はそれぞれ第1・第2の信
号配線である。各絶縁層上の各配線はそれぞれ略平行に
配設され、また、第1の電源配線P1と第2のグランド
配線G2・第1のグランド配線G1と第2の電源配線P
2・第3の電源配線P3と第4のグランド配線G4・第
3のグランド配線G3と第4の電源配線P4がそれぞれ
絶縁層を挟んで略平行に対向して配置されている。ま
た、T1〜T5はそれぞれスルーホール導体である。
に第1の電源配線P1と第1のグランド配線G1が、第
2の絶縁層I2上に第2の電源配線P2と第2のグラン
ド配線G2とそれらの間に第1の信号配線S1が、第3
の絶縁層I3上に第3の電源配線P3と第3のグランド
配線G3とそれらの間に第2の信号配線S2が、第4の
絶縁層I4上に第4の電源配線P4と第4のグランド配
線G4がそれぞれ配設された例を示している。
線P3とがスルーホール導体T1を介して、第1のグラ
ンド配線G1と第4のグランド配線G4とがスルーホー
ル導体T2を介して、第1の信号配線S1と第2の信号
配線S2とがスルーホール導体T3を介して、第2のグ
ランド配線G2と第3のグランド配線G3とがスルーホ
ール導体T4を介して、第1の電源配線P1と第4の電
源配線P3とがスルーホール導体T5を介してそれぞれ
接続されている。なお、第1の信号配線S1と第2の信
号配線S2とは、それぞれ異なる信号を伝送する配線と
して分離されていてもよい。
に第1のグランド配線G1と第1の電源配線P1とが略
平行に配設され、第1の電源配線P1は上方に配置され
る第4の電源配線P4とスルーホール導体T5を介して
接続するための端部を有している。この第1の電源配線
P1と第4の電源配線P4とを接続するための端部は、
同図に示すように第1の信号配線S1と第2の信号配線
S2とがスルーホール導体T3を介して直角に配設され
ている場合、第2のグランド配線G2とそれにスルーホ
ール導体T4を介して接続される第3のグランド配線G
3により形成される角の外側に形成される。これによ
り、グランド配線G2・G3および電源配線P1・P4
は信号配線S1・S2に近づくことなく配置されるの
で、信号配線S1・S2の特性インピーダンスを一定に
保つことができる。
置される第4のグランド配線G4とスルーホール導体T
2を介して接続するための端部を有しており、この例で
は第1のグランド配線G1と第4のグランド配線G4と
がスルーホール導体T2を介して直角に配設されてい
る。
線G2と第2の電源配線P2と、これらの間に配設され
た第1の信号配線S1とが略平行に配設され、第2のグ
ランド配線G2は第1の電源配線P1に対して、第2の
電源配線P2は第1のグランド配線G1に対してそれぞ
れ第2の絶縁層I2を挟んで容量を形成するように真上
になる位置に略平行に対向して配設される。また、第2
の電源配線P2は上方に配置される第3の電源配線P3
とスルーホール導体T1を介して接続するための端部を
有している。この第2の電源配線P2と第3の電源配線
P3とを接続するための端部は、同図に示すように第1
の信号配線S1と第2の信号配線S2とがスルーホール
導体T3を介して直角に配設されている場合、第1のグ
ランド配線G1とそれにスルーホール導体T2を介して
接続される第4のグランド配線G4により形成される角
の内側に形成される。これにより、グランド配線G1・
G4および電源配線P2・P3は信号配線S1・S2に
近づくことなく配置されるので、信号配線S1・S2の
特性インピーダンスを一定に保つことができる。
置される第3のグランド配線G3とスルーホール導体T
4を介して接続するための端部を有しており、この例で
は第2のグランド配線G2と第3のグランド配線G3と
がスルーホール導体T4を介して直角に配設されてい
る。
線G3と第3の電源配線P3と、これらの間に配設され
た第2の信号配線S2とが略平行に配設され、これらの
各配線は第1の絶縁層I1上および第2の絶縁層I2上
に配設された各配線と略直交するように配設される。
2の電源配線P2とスルーホール導体T1を介して接続
するための端部を直角の内側に有しており、第3のグラ
ンド配線G3は下方に配置された第2のグランド配線G
2とスルーホール導体T4を介して接続するための端部
を有している。また、第2の信号配線S2と第1の信号
配線S1も同様にスルーホール導体T3を介して接続さ
れる。
線G4と第4の電源配線P4とが略平行に配設され、第
4のグランド配線G4は第3の電源配線P3に対して、
第4の電源配線P4は第3のグランド配線G3に対し
て、それぞれ第4の絶縁層I4を挟んで容量を形成する
ように真上になる位置に略平行に対向して、また第1の
絶縁層I1上および第2の絶縁層I2上に配設された各
配線と略直交するように配設される。
1の電源配線P1とスルーホール導体T5を介して接続
するための端部を直角の外側に有しており、第4のグラ
ンド配線G4は下方に配置された第1のグランド配線G
1とスルーホール導体T2を介して接続するための端部
を有している。
板によれば、信号配線に対して電源配線およびグランド
配線のそれぞれが信号配線の配線領域全体にわたって均
一な位置関係にあるため、信号配線の特性インピーダン
スが一定となり安定した信号伝搬が可能となるととも
に、電源配線−グランド配線間の合成インピーダンスが
電源配線−グランド配線間の容量により低くなるため、
搭載される半導体素子に対して安定した電源供給が可能
となる。
に第1の電源配線P1と第1のグランド配線G1とそれ
らの間に第1の信号配線S1が、第2の絶縁層I2上に
第2の電源配線P2と第2のグランド配線G2が、第3
の絶縁層I3上に第3の電源配線P3と第3のグランド
配線G3とそれらの間に第2の信号配線S2が、第4の
絶縁層I4上に第4の電源配線P4と第4のグランド配
線G4がそれぞれ配設された例を示している。
線P3とがスルーホール導体T1を介して、第1のグラ
ンド配線G1と第4のグランド配線G4とがスルーホー
ル導体T2を介して、第1の信号配線S1と第2の信号
配線S2とがスルーホール導体T3を介して、第2のグ
ランド配線G2と第3のグランド配線G3とがスルーホ
ール導体T4を介して、第1の電源配線P1と第4の電
源配線P3とがスルーホール導体T5を介してそれぞれ
接続されている。なお、この第1の信号配線S1と第2
の信号配線S2とも、それぞれ異なる信号を伝送する配
線として分離されていてもよい。
に第1のグランド配線G1と第1の電源配線P1と、こ
れらの間に配設された第1の信号配線S1とが略平行に
配設され、第1の電源配線P1は上方に配置される第4
の電源配線P4とスルーホール導体T5を介して接続す
るための端部を直角の外側に有している。
置される第4のグランド配線G4とスルーホール導体T
2を介して接続するための端部を有しており、この例で
も第1のグランド配線G1と第4のグランド配線G4と
がスルーホール導体T2を介して直角に配設されてい
る。
線G2と第2の電源配線P2とが略平行に配設され、第
2のグランド配線G2は第1の電源配線P1に対して、
第2の電源配線P2は第1のグランド配線G1に対し
て、それぞれ第2の絶縁層I2を挟んで容量を形成する
ように真上になる位置に略平行に対向して配設される。
れる第3の電源配線P3とスルーホール導体T1を介し
て接続するための端部を直角の内側に有している。
置される第3のグランド配線G3とスルーホール導体T
4を介して接続するための端部を有しており、この例で
も第2のグランド配線G2と第3のグランド配線G3と
がスルーホール導体T4を介して直角に配設されてい
る。
線G3と第3の電源配線P3と、これらの間に配設され
た第2の信号配線S2とが略平行に配設され、これらの
各配線は第1の絶縁層I1上および第2の絶縁層I2上
に配設された各配線と略直交するように配設される。
2の電源配線P2とスルーホール導体T1を介して接続
するための端部を直角の内側に有しており、第3のグラ
ンド配線G3は下方に配置された第2のグランド配線G
2とスルーホール導体T4を介して接続するための端部
を有している。また、第2の信号配線S2と第1の信号
配線S1も同様にスルーホール導体T3を介して接続さ
れる。
線G4と第4の電源配線P4とが略平行に配設され、第
4のグランド配線G4は第3の電源配線P3に対して、
第4の電源配線P4は第3のグランド配線G3に対し
て、それぞれ第4の絶縁層I4を挟んで容量を形成する
ように真上になる位置に略平行に対向して、また第1の
絶縁層I1上および第2の絶縁層I2上に配設された各
配線と略直交するように配設される。
1の電源配線P1とスルーホール導体T5を介して接続
するための端部を直角の外側に有しており、第4のグラ
ンド配線G4は下方に配置された第1のグランド配線G
1とスルーホール導体T2を介して接続するための端部
を有している。
板によっても、信号配線に対して電源配線およびグラン
ド配線のそれぞれが信号配線の配線領域全体にわたって
均一な位置関係にあるため、信号配線の特性インピーダ
ンスが一定となり安定した信号伝搬が可能となるととも
に、電源配線−グランド配線間の合成インピーダンスが
電源配線−グランド配線間の容量により低くなるため、
搭載される半導体素子に対して安定した電源供給が可能
となる。
に第1の電源配線P1と第1のグランド配線G1とそれ
らの間に第1の信号配線S1が、第2の絶縁層I2上に
第2の電源配線P2と第2のグランド配線G2が、第3
の絶縁層I3上に第3の電源配線P3と第3のグランド
配線G3が、第4の絶縁層I4上に第4の電源配線P4
と第4のグランド配線G4とそれらの間に第2の信号配
線S2がそれぞれ配設された例を示している。
線P3とがスルーホール導体T1を介して、第1のグラ
ンド配線G1と第4のグランド配線G4とがスルーホー
ル導体T2を介して、第1の信号配線S1と第2の信号
配線S2とがスルーホール導体T3を介して、第2のグ
ランド配線G2と第3のグランド配線G3とがスルーホ
ール導体T4を介して、第1の電源配線P1と第4の電
源配線P3とがスルーホール導体T5を介してそれぞれ
接続されている。なお、この第1の信号配線S1と第2
の信号配線S2とも、それぞれ異なる信号を伝送する配
線として分離されていてもよい。
に第1のグランド配線G1と第1の電源配線P1と、こ
れらの間に配設された第1の信号配線S1とが略平行に
配設され、第1の電源配線P1は上方に配置される第4
の電源配線P4とスルーホール導体T5を介して接続す
るための端部を直角の外側に有している。
置される第4のグランド配線G4とスルーホール導体T
2を介して接続するための端部を有しており、この例で
も第1のグランド配線G1と第4のグランド配線G4と
がスルーホール導体T2を介して直角に配設されてい
る。
線G2と第2の電源配線P2とが略平行に配設され、第
2のグランド配線G2は第1の電源配線P1に対して、
第2の電源配線P2は第1のグランド配線G1に対し
て、それぞれ第2の絶縁層I2を挟んで容量を形成する
ように真上になる位置に略平行に対向して配設される。
れる第3の電源配線P3とスルーホール導体T1を介し
て接続するための端部を直角の内側に有している。
置される第3のグランド配線G3とスルーホール導体T
4を介して接続するための端部を有しており、この例で
も第2のグランド配線G2と第3のグランド配線G3と
がスルーホール導体T4を介して直角に配設されてい
る。
線G3と第3の電源配線P3とが略平行に配設され、こ
れらの各配線は第1の絶縁層I1上および第2の絶縁層
I2上に配設された各配線と略直交するように配設され
る。
2の電源配線P2とスルーホール導体T1を介して接続
するための端部を直角の内側に有しており、第3のグラ
ンド配線G3は下方に配置された第2のグランド配線G
2とスルーホール導体T4を介して接続するための端部
を有している。
線G4と第4の電源配線P4と、これらの間に配設され
た第2の信号配線S2とが略平行に配設され、第4のグ
ランド配線G4は第3の電源配線P3に対して、第4の
電源配線P4は第3のグランド配線G3に対して、それ
ぞれ第4の絶縁層I4を挟んで容量を形成するように真
上になる位置に略平行に対向して、また第1の絶縁層I
1上および第2の絶縁層I2上に配設された各配線と略
直交するように配設される。
1の電源配線P1とスルーホール導体T5を介して接続
するための端部を直角の外側に有しており、第4のグラ
ンド配線G4は下方に配置された第1のグランド配線G
1とスルーホール導体T2を介して接続するための端部
を有している。また、第2の信号配線S2と第1の信号
配線S1も同様にスルーホール導体T3を介して接続さ
れる。
板によっても、信号配線に対して電源配線およびグラン
ド配線のそれぞれが信号配線の配線領域全体にわたって
均一な位置関係にあるため、信号配線の特性インピーダ
ンスが一定となり安定した信号伝搬が可能となるととも
に、電源配線−グランド配線間の合成インピーダンスが
電源配線−グランド配線間の容量により低くなるため、
搭載される半導体素子に対して安定した電源供給が可能
となる。
に第1の電源配線P1と第1のグランド配線G1が、第
2の絶縁層I2上に第2の電源配線P2と第2のグラン
ド配線G2とそれらの間に第1の信号配線S1が、第3
の絶縁層I3上に第3の電源配線P3と第3のグランド
配線G3が、第4の絶縁層I4上に第4の電源配線P4
と第4のグランド配線G4とそれらの間に第2の信号配
線S2がそれぞれ配設された例を示している。
線P3とがスルーホール導体T1を介して、第1のグラ
ンド配線G1と第4のグランド配線G4とがスルーホー
ル導体T2を介して、第1の信号配線S1と第2の信号
配線S2とがスルーホール導体T3を介して、第2のグ
ランド配線G2と第3のグランド配線G3とがスルーホ
ール導体T4を介して、第1の電源配線P1と第4の電
源配線P3とがスルーホール導体T5を介してそれぞれ
接続されている。なお、この第1の信号配線S1と第2
の信号配線S2とも、それぞれ異なる信号を伝送する配
線として分離されていてもよい。
に第1のグランド配線G1と第1の電源配線P1とが略
平行に配設され、第1の電源配線P1は上方に配置され
る第4の電源配線P4とスルーホール導体T5を介して
接続するための端部を直角の外側に有している。
置される第4のグランド配線G4とスルーホール導体T
2を介して接続するための端部を有しており、この例で
も第1のグランド配線G1と第4のグランド配線G4と
がスルーホール導体T2を介して直角に配設されてい
る。
線G2と第2の電源配線P2と、これらの間に配設され
た第1の信号配線S1とが略平行に配設され、第2のグ
ランド配線G2は第1の電源配線P1に対して、第2の
電源配線P2は第1のグランド配線G1に対して、それ
ぞれ第2の絶縁層I2を挟んで容量を形成するように真
上になる位置に略平行に対向して配設される。また、第
2の電源配線P2は上方に配置される第3の電源配線P
3とスルーホール導体T1を介して接続するための端部
を直角の内側に有している。
置される第3のグランド配線G3とスルーホール導体T
4を介して接続するための端部を有しており、この例で
も第2のグランド配線G2と第3のグランド配線G3と
がスルーホール導体T4を介して直角に配設されてい
る。
線G3と第3の電源配線P3とが略平行に配設され、こ
れらの各配線は第1の絶縁層I1上および第2の絶縁層
I2上に配設された各配線と略直交するように配設され
る。
2の電源配線P2とスルーホール導体T1を介して接続
するための端部を直角の内側に有しており、第3のグラ
ンド配線G3は下方に配置された第2のグランド配線G
2とスルーホール導体T4を介して接続するための端部
を有している。
線G4と第4の電源配線P4と、これらの間に配設され
た第2の信号配線S2とが略平行に配設され、第4のグ
ランド配線G4は第3の電源配線P3に対して、第4の
電源配線P4は第3のグランド配線G3に対して、それ
ぞれ第4の絶縁層I4を挟んで容量を形成するように真
上になる位置に略平行に対向して、また第1の絶縁層I
1上および第2の絶縁層I2上に配設された各配線と略
直交するように配設される。
1の電源配線P1とスルーホール導体T5を介して接続
するための端部を直角の外側に有しており、第4のグラ
ンド配線G4は下方に配置された第1のグランド配線G
1とスルーホール導体T2を介して接続するための端部
を有している。また、第2の信号配線S2と第1の信号
配線S1も同様にスルーホール導体T3を介して接続さ
れる。
板によっても、信号配線に対して電源配線およびグラン
ド配線のそれぞれが信号配線の配線領域全体にわたって
均一な位置関係にあるため、信号配線の特性インピーダ
ンスが一定となり安定した信号伝搬が可能となるととも
に、電源配線−グランド配線間の合成インピーダンスが
電源配線−グランド配線間の容量により低くなるため、
搭載される半導体素子に対して安定した電源供給が可能
となる。
て、第1〜第4の絶縁層I1〜I4としては、誘電率2
〜5の樹脂で、例えばフッ素樹脂・ポリノルボルネン・
ベンゾシクロブテン・ポリイミド・エポキシ樹脂等を使
用し、これらの樹脂は、例えばスピンコート法等の方法
により基板上に塗布され成膜される。
ム等の金属膜を成膜し、フォトリソグラフィ法により所
定のビアパターンが形成され、このビアパターンをメタ
ルマスクとして例えばリアクティブイオンエッチング法
によりビアホールが形成され、その後メタルマスクが除
去されることにより、樹脂に所定のビアホールが形成さ
れる。または、感光性樹脂(感光性ベンゾシクロブテン
・感光性ポリイミド・感光性エポキシ等)を使用して絶
縁層を形成後、フォトリソグラフィ法によりビアホール
が形成される。または、絶縁層の樹脂形成後、エキシマ
レーザにより直接ビアホールが形成される。
I1については3μm以上であることが好ましい。3μ
未満の場合、下地に使用したセラミック基板の表面粗さ
の影響を受けて信号配線・電源配線・グランド配線が表
面粗さを持つようになるため、また、下地のセラミック
基板の誘電率の影響を受けるため、高速の信号を伝搬す
ることが難しくなる傾向がある。
いては0.5 μm以上3μm以下であることが好ましい。
0.5 μm未満では電源配線−グランド配線間において絶
縁不良を起こす傾向があり、また、3μmを超えると電
源配線−グランド配線間の十分な容量が得られない傾向
がある。
m以上であることが好ましく、0.5μm未満ではこの絶
縁層I3の上下に配設される各配線間の絶縁性が十分に
確保できなくなる傾向がある。
みの上限については、電気的特性上は何ら制限されるも
のではないが、20μmを超えるとビアホール導体による
電気的接続が困難となる傾向があるため、20μm以下と
することが好ましい。
第1〜第4のグランド配線G1〜G4ならびに第1・第
2の信号配線S1・S2としては、例えば銅または金等
を主導体金属層とし、必要に応じてクロム・チタン・モ
リブデン・ニオブ等を密着金属層として用いるとよく、
これらの金属層は例えばスパッタリング法・真空蒸着法
またはメッキ法により形成され、フォトリソグラフィ法
により所定の配線パターンが形成される。
ることが好ましい。1μm未満であると配線の抵抗が大
きくなるため、半導体素子への良好な電源供給や安定し
たグランドの確保・良好な信号の伝搬が困難となる傾向
が見られる。また、10μmを超えると絶縁層による被覆
が不十分となって絶縁不良となる場合がある。
よいが、設ける場合には密着金属層の厚みは0.03〜0.2
μmとすることが好ましい。0.03μm未満では主導体金
属層の密着性を向上させる効果が十分でなく、また、0.
2 μmを超えると例えば10GHzの信号を伝送する場合
にその信号伝搬にかかわる金属の厚み(スキンデプス)
がおおよそ0.6 μmとなってその3分の1以上を密着金
属層が占めることとなり、低い抵抗を持つ銅や銀等の主
導体金属層の役割が不十分となってしまう傾向がある。
配線に対して電源配線・グランド配線が均等な位置関係
になるような配置とすることが好ましい。
例に対して第1の絶縁層I1の下に絶縁基体を配しても
よく、第4の絶縁層I4とその上の各配線とを覆うよう
にさらに絶縁層を積層してもよい。また、各配線はそれ
ぞれ複数本配設してもよく、これら第1の絶縁層I1〜
第4の絶縁層I4により構成される多層配線基板の上に
さらに第1の絶縁層I1〜第4の絶縁層I4により構成
される多層配線基板を種々組み合わせて積層してもよ
い。
層I1の下に配する絶縁基体としては、例えばアルミナ
セラミックス等からなる絶縁基体を用いることができ
る。このような絶縁基体は、例えばアルミナ(Al2 O
3 )、シリカ(SiO2 )等のセラミック原料粉末に適
当な溶剤・溶媒を添加混合して泥漿物を作り、これを従
来周知のドクターブレード法によりシート状と成すとと
もに高温で焼成することにより作製される。
ンプレーティング法・スパッタリング法等の気相成長法
によりアルミ(Al)等からなる下地導体層が形成さ
れ、その上からポリイミド樹脂等の高分子材料をスピン
コーティングし、加熱処理を行うことにより第1の絶縁
膜I1を形成する。
構造とするための接続用ビアホールを形成し、第1の絶
縁膜I1上に気相成長法により下地金属層および主導体
層および保護金属層を成膜し、ビアホール導体を形成す
るとともに、フォトリソグラフィにより第1の電源配線
と第1のグランド配線と、仕様に応じて第1の信号配線
とを形成する。
線の上にポリイミド樹脂を周知のスピンコーティングに
より塗布して加熱処理する事により、1〜3μmの厚み
を有する第2の絶縁層I2を形成する。
造とするための接続用ビアホールを形成し、さらに第2
の絶縁層I2上に気相成長法により下地金属層・主導体
層・保護金属層からなる導電層を成膜し、ビアホール導
体を形成するとともに、フォトリソグラフィにより第2
の電源配線と第2のグランド配線と、仕様に応じて第1
の信号配線とを形成する。
ポリイミド膜をスピンコートして加熱処理する事によ
り、5〜20μmの厚みを有する第3の絶縁層I3を形成
し、次いでフォトリソグラフィによりこの第3の絶縁層
I3上に形成する各配線を下部にある各配線と接続する
ためのビアホールを形成する。
を形成してゆくが、ここで第1の絶縁層I1上と第2の
絶縁層I2上の各配線をX方向の配線とした場合、第3
の絶縁層I3上と第4の絶縁層I4上の各配線をそれと
は直交するY方向の配線となるように配置する。
層に設けられた接続用ビアホール導体により電気的に接
続されている。
層に設けられたビアホール導体により電気的に接続さ
れ、さらに、第1の信号配線と第2の信号配線は、X,
Y方向の配線として接続が必要になるときは、絶縁層に
設けられたビアホール導体により電気的に接続される。
ホール導体とを順次形成して積層することにより多層の
配線基板とすることができる。
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、同一層内に複数の信号配線を配設する場合、図5に
図1〜図4と同様の平面図で示すように、電源配線・グ
ランド配線をビアホール導体により接続する端部を図1
〜図4に示したように直角の外側あるいは内側に設けず
に、端部に適当な切欠きを設ける等して配線幅内に収め
て、特性インピーダンスの均一性を保つように直角に接
続されるような構造としてもよい。
線が電源配線とグランド配線との間に略平行に配設され
て成り、いわゆるコプレーナ線路構造を形成しているこ
とから、信号配線の特性インピーダンスを均一にしつつ
安定した特性インピーダンスを得ることができる。
動作によりグランド配線に接続された場合、第1の信号
配線は第1のグランド配線および第2のグランド配線と
電磁的に結合し、また、半導体素子の動作により第1の
信号配線が電源配線に接続された場合には、第1の信号
配線は第1の電源配線および第2の電源配線と電磁的に
結合するため、半導体素子の動作の状態にかかわらず第
1の信号配線は安定して電源配線およびグランド配線と
電磁的結合を行なうこととなり、安定した特性インピー
ダンスを得ることができる。
源配線とグランド配線とが絶縁層を挟んで略平行に対向
するように積層されていることからそれぞれの配線間の
合成インピーダンスが小さくなるため、多層配線基板上
に搭載された半導体素子に対して電源が安定して供給さ
れることとなり、半導体素子の誤動作を防止することが
できる。
第1の絶縁層上および第2の絶縁層上の各配線と第3の
絶縁層上および第4の絶縁層上の各配線とが略直交する
ように積層されていることから、直交部分での信号の電
磁界は互いに直交しており、直交部分でのクロストーク
の発生を抑制することができる。
す平面図と断面図である。
示す平面図と断面図である。
示す平面図と断面図である。
示す平面図と断面図である。
示す平面図と断面図である。
Claims (4)
- 【請求項1】 上面に第1の電源配線と第1のグランド
配線とが略平行に配設されて成る第1の絶縁層と、上面
に第2の電源配線と第2のグランド配線とこれら第2の
電源配線と第2のグランド配線との間に第1の信号配線
とが略平行に配設されて成る第2の絶縁層と、上面に第
3の電源配線と第3のグランド配線とこれら第3の電源
配線と第3のグランド配線との間に第2の信号配線とが
略平行に配設されて成る第3の絶縁層と、上面に第4の
電源配線と第4のグランド配線とが略平行に配設されて
成る第4の絶縁層とが、前記第1の電源配線と前記第2
のグランド配線が、および前記第1のグランド配線と前
記第2の電源配線がそれぞれ第2の絶縁層を挟んで略平
行に対向するとともに、前記第3の電源配線と前記第4
のグランド配線が、および前記第3のグランド配線と前
記第4の電源配線がそれぞれ第4の絶縁層を挟んで略平
行に対向し、かつ、前記第1の絶縁層上および前記第2
の絶縁層上の各配線と前記第3の絶縁層上および前記第
4の絶縁層上の各配線とが略直交するように順次積層さ
れて成り、前記第1乃至第4の電源配線ならびに前記第
1乃至第4のグランド配線がそれぞれスルーホール導体
を介して接続されていることを特徴とする多層配線基
板。 - 【請求項2】 上面に第1の電源配線と第1のグランド
配線とこれら第1の電源配線と第1のグランド配線との
間に第1の信号配線とが略平行に配設されて成る第1の
絶縁層と、上面に第2の電源配線と第2のグランド配線
とが略平行に配設されて成る第2の絶縁層と、上面に第
3の電源配線と第3のグランド配線とこれら第3の電源
配線と第3のグランド配線との間に第2の信号配線とが
略平行に配設されて成る第3の絶縁層と、上面に第4の
電源配線と第4のグランド配線とが略平行に配設されて
成る第4の絶縁層とが、前記第1の電源配線と前記第2
のグランド配線が、および前記第1のグランド配線と前
記第2の電源配線がそれぞれ第2の絶縁層を挟んで略平
行に対向するとともに、前記第3の電源配線と前記第4
のグランド配線が、および前記第3のグランド配線と前
記第4の電源配線がそれぞれ第4の絶縁層を挟んで略平
行に対向し、かつ、前記第1の絶縁層上および前記第2
の絶縁層上の各配線と前記第3の絶縁層上および前記第
4の絶縁層上の各配線とが略直交するように順次積層さ
れて成り、前記第1乃至第4の電源配線ならびに前記第
1乃至第4のグランド配線がそれぞれスルーホール導体
を介して接続されていることを特徴とする多層配線基
板。 - 【請求項3】 上面に第1の電源配線と第1のグランド
配線とこれら第1の電源配線と第1のグランド配線との
間に第1の信号配線とが略平行に配設されて成る第1の
絶縁層と、上面に第2の電源配線と第2のグランド配線
とが略平行に配設されて成る第2の絶縁層と、上面に第
3の電源配線と第3のグランド配線とが略平行に配設さ
れて成る第3の絶縁層と、上面に第4の電源配線と第4
のグランド配線とこれら第4の電源配線と第4のグラン
ド配線との間に第2の信号配線とが略平行に配設されて
成る第4の絶縁層とが、前記第1の電源配線と前記第2
のグランド配線が、および前記第1のグランド配線と前
記第2の電源配線がそれぞれ第2の絶縁層を挟んで略平
行に対向するとともに、前記第3の電源配線と前記第4
のグランド配線が、および前記第3のグランド配線と前
記第4の電源配線がそれぞれ第4の絶縁層を挟んで略平
行に対向し、かつ、前記第1の絶縁層上および前記第2
の絶縁層上の各配線と前記第3の絶縁層上および前記第
4の絶縁層上の各配線とが略直交するように順次積層さ
れて成り、前記第1乃至第4の電源配線ならびに前記第
1乃至第4のグランド配線がそれぞれスルーホール導体
を介して接続されていることを特徴とする多層配線基
板。 - 【請求項4】 上面に第1の電源配線と第1のグランド
配線とが略平行に配設されて成る第1の絶縁層と、上面
に第2の電源配線と第2のグランド配線とこれら第2の
電源配線と第2のグランド配線との間に第1の信号配線
とが略平行に配設されて成る第2の絶縁層と、上面に第
3の電源配線と第3のグランド配線とが略平行に配設さ
れて成る第3の絶縁層と、上面に第4の電源配線と第4
のグランド配線とこれら第4の電源配線と第4のグラン
ド配線との間に第2の信号配線とが略平行に配設されて
成る第4の絶縁層とが、前記第1の電源配線と前記第2
のグランド配線が、および前記第1のグランド配線と前
記第2の電源配線がそれぞれ第2の絶縁層を挟んで略平
行に対向するとともに、前記第3の電源配線と前記第4
のグランド配線が、および前記第3のグランド配線と前
記第4の電源配線がそれぞれ第4の絶縁層を挟んで略平
行に対向し、かつ、前記第1の絶縁層上および前記第2
の絶縁層上の各配線と前記第3の絶縁層上および前記第
4の絶縁層上の各配線とが略直交するように順次積層さ
れて成り、前記第1乃至第4の電源配線ならびに前記第
1乃至第4のグランド配線がそれぞれスルーホール導体
を介して接続されていることを特徴とする多層配線基
板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20555097A JP3732927B2 (ja) | 1997-07-31 | 1997-07-31 | 多層配線基板 |
US09/124,346 US6172305B1 (en) | 1997-07-31 | 1998-07-29 | Multilayer circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20555097A JP3732927B2 (ja) | 1997-07-31 | 1997-07-31 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1154921A true JPH1154921A (ja) | 1999-02-26 |
JP3732927B2 JP3732927B2 (ja) | 2006-01-11 |
Family
ID=16508757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20555097A Expired - Fee Related JP3732927B2 (ja) | 1997-07-31 | 1997-07-31 | 多層配線基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6172305B1 (ja) |
JP (1) | JP3732927B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6906411B1 (en) | 2000-06-29 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Multilayer substrate module and portable wireless terminal |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3562568B2 (ja) * | 1999-07-16 | 2004-09-08 | 日本電気株式会社 | 多層配線基板 |
US7276788B1 (en) | 1999-08-25 | 2007-10-02 | Micron Technology, Inc. | Hydrophobic foamed insulators for high density circuits |
US7335965B2 (en) * | 1999-08-25 | 2008-02-26 | Micron Technology, Inc. | Packaging of electronic chips with air-bridge structures |
EP1113497A3 (en) * | 1999-12-29 | 2006-01-25 | Texas Instruments Incorporated | Semiconductor package with conductor impedance selected during assembly |
US6677209B2 (en) | 2000-02-14 | 2004-01-13 | Micron Technology, Inc. | Low dielectric constant STI with SOI devices |
US6413827B2 (en) | 2000-02-14 | 2002-07-02 | Paul A. Farrar | Low dielectric constant shallow trench isolation |
US6890847B1 (en) * | 2000-02-22 | 2005-05-10 | Micron Technology, Inc. | Polynorbornene foam insulation for integrated circuits |
JP2001251061A (ja) * | 2000-03-02 | 2001-09-14 | Sony Corp | 多層型プリント配線基板 |
US6534852B1 (en) * | 2000-04-11 | 2003-03-18 | Advanced Semiconductor Engineering, Inc. | Ball grid array semiconductor package with improved strength and electric performance and method for making the same |
JP3745276B2 (ja) * | 2001-01-17 | 2006-02-15 | キヤノン株式会社 | 多層プリント配線板 |
JP4344101B2 (ja) * | 2001-02-14 | 2009-10-14 | Okiセミコンダクタ株式会社 | 配線構造部 |
JP2003092355A (ja) * | 2001-09-19 | 2003-03-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US6657130B2 (en) * | 2001-09-20 | 2003-12-02 | International Business Machines Corporation | Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages |
US20030082906A1 (en) * | 2001-10-30 | 2003-05-01 | Lammert Michael D. | Via formation in polymers |
US6703706B2 (en) | 2002-01-08 | 2004-03-09 | International Business Machines Corporation | Concurrent electrical signal wiring optimization for an electronic package |
TW517276B (en) * | 2002-01-18 | 2003-01-11 | Advanced Semiconductor Eng | Substrate |
US6750403B2 (en) * | 2002-04-18 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Reconfigurable multilayer printed circuit board |
US6800939B2 (en) | 2002-05-29 | 2004-10-05 | The Board Of Trustees For The University Of Arkansas | Apparatus and method for providing low-loss transmission lines in interconnected mesh plane systems |
JP2004047574A (ja) * | 2002-07-09 | 2004-02-12 | Sumitomo Electric Ind Ltd | 多層配線基板、光トランシーバ、およびトランスポンダ |
US6800211B2 (en) * | 2002-08-26 | 2004-10-05 | Tong Hsing Electric Industries Ltd. | Method for removing voids in a ceramic substrate |
US6762367B2 (en) * | 2002-09-17 | 2004-07-13 | International Business Machines Corporation | Electronic package having high density signal wires with low resistance |
CN1745405A (zh) * | 2003-01-30 | 2006-03-08 | 东芝松下显示技术有限公司 | 显示器、接线板及其制造方法 |
US20050068751A1 (en) * | 2003-09-30 | 2005-03-31 | Hyunjun Kim | Floating trace on signal layer |
US7345245B2 (en) * | 2003-10-08 | 2008-03-18 | Lsi Logic Corporation | Robust high density substrate design for thermal cycling reliability |
US7214886B2 (en) * | 2003-11-25 | 2007-05-08 | International Business Machines Corporation | High performance chip carrier substrate |
US20050137882A1 (en) * | 2003-12-17 | 2005-06-23 | Cameron Don T. | Method for authenticating goods |
US7030712B2 (en) * | 2004-03-01 | 2006-04-18 | Belair Networks Inc. | Radio frequency (RF) circuit board topology |
KR100633062B1 (ko) * | 2004-10-07 | 2006-10-11 | 삼성전자주식회사 | 6층 인쇄회로기판 |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US20090008139A1 (en) * | 2007-07-03 | 2009-01-08 | Sony Ericsson Mobile Communications Ab | Multilayer pwb and a method for producing the multilayer pwb |
JP5444619B2 (ja) * | 2008-02-07 | 2014-03-19 | 株式会社ジェイテクト | 多層回路基板およびモータ駆動回路基板 |
US20110212307A1 (en) * | 2008-02-18 | 2011-09-01 | Princo Corp. | Method to decrease warpage of a multi-layer substrate and structure thereof |
US20110212257A1 (en) * | 2008-02-18 | 2011-09-01 | Princo Corp. | Method to decrease warpage of a multi-layer substrate and structure thereof |
JP5216147B2 (ja) * | 2011-03-08 | 2013-06-19 | 日本オクラロ株式会社 | 差動伝送回路、光送受信モジュール、及び情報処理装置 |
US9006584B2 (en) * | 2013-08-06 | 2015-04-14 | Texas Instruments Incorporated | High voltage polymer dielectric capacitor isolation device |
KR20160102769A (ko) * | 2015-02-23 | 2016-08-31 | 삼성전자주식회사 | 전자 장치의 노이즈 감소 장치 |
WO2017134761A1 (ja) | 2016-02-03 | 2017-08-10 | 富士通株式会社 | キャパシタ内蔵多層配線基板及びその製造方法 |
US10225922B2 (en) * | 2016-02-18 | 2019-03-05 | Cree, Inc. | PCB based semiconductor package with impedance matching network elements integrated therein |
JP2022017605A (ja) * | 2018-10-25 | 2022-01-26 | ソニーセミコンダクタソリューションズ株式会社 | 回路基板、半導体装置、および、電子機器 |
US11626696B2 (en) | 2021-04-29 | 2023-04-11 | GITech, Inc. | Electrical interposer having shielded contacts and traces |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4705917A (en) * | 1985-08-27 | 1987-11-10 | Hughes Aircraft Company | Microelectronic package |
US5072075A (en) * | 1989-06-28 | 1991-12-10 | Digital Equipment Corporation | Double-sided hybrid high density circuit board and method of making same |
JPH06291216A (ja) * | 1993-04-05 | 1994-10-18 | Sony Corp | 基板及びセラミックパッケージ |
JPH0918156A (ja) | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | 多層プリント配線板 |
-
1997
- 1997-07-31 JP JP20555097A patent/JP3732927B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-29 US US09/124,346 patent/US6172305B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6906411B1 (en) | 2000-06-29 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Multilayer substrate module and portable wireless terminal |
Also Published As
Publication number | Publication date |
---|---|
JP3732927B2 (ja) | 2006-01-11 |
US6172305B1 (en) | 2001-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3732927B2 (ja) | 多層配線基板 | |
US6184477B1 (en) | Multi-layer circuit substrate having orthogonal grid ground and power planes | |
JP2001068858A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
JPH11112142A (ja) | 多層配線基板 | |
JPH11163539A (ja) | 多層配線基板 | |
JP3935638B2 (ja) | 多層配線基板 | |
JP2003273611A (ja) | 配線基板 | |
JP3798919B2 (ja) | 多層配線基板 | |
JP3796104B2 (ja) | 多層配線基板 | |
JPS6116415A (ja) | 配線体 | |
JP3792483B2 (ja) | 多層配線基板 | |
JP2002043762A (ja) | 多層配線基板 | |
JP3940537B2 (ja) | 多層配線基板 | |
JP2001007518A (ja) | 多層配線基板 | |
JP2003168864A (ja) | 多層配線基板 | |
JP3618061B2 (ja) | 多層配線基板 | |
JP2001077541A (ja) | 多層配線基板 | |
JP3784244B2 (ja) | 多層配線基板 | |
JP2001127385A (ja) | 多層配線基板 | |
JP2001077542A (ja) | 多層配線基板 | |
JP3752409B2 (ja) | 多層配線基板 | |
JP2000244133A (ja) | 多層配線基板 | |
JP2000277656A (ja) | 多層配線基板 | |
JP2001127386A (ja) | 多層配線基板 | |
JP2001085848A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051014 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |