JPH1151778A - アナログ入力回路 - Google Patents
アナログ入力回路Info
- Publication number
- JPH1151778A JPH1151778A JP20817397A JP20817397A JPH1151778A JP H1151778 A JPH1151778 A JP H1151778A JP 20817397 A JP20817397 A JP 20817397A JP 20817397 A JP20817397 A JP 20817397A JP H1151778 A JPH1151778 A JP H1151778A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- terminals
- input circuit
- resistor
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
容易に接続変更することができ、直流電流を出力するセ
ンサの配線ミス時に過電流による受信抵抗器の焼損を防
止することができるアナログ入力回路を提供する。 【解決手段】 熱電対による第1センサ15、測温低抗
体による第2センサ16、直流電圧を出力する第3セン
サ17、直流電流を出力する第4センサ18の何れかが
接続され、各センサから出力されるアナログ信号が入力
される3つの端子3〜5を備えるアナログ入力回路にお
いて、3つの端子3〜5のうち第4センサ18が接続さ
れる2つの端子4,5間に、外部からの制御信号S1に
応じてオン/オフする第1半導体スイッチ67と、抵抗
器9とを直列に接続して構成する。
Description
抗体の他に、直流電圧・電流を出力するセンサ(例え
ば、湿度発信器)からのアナログ信号を入力処理する温
度又は湿度の調節計や指示計などにおけるアナログ入力
回路に関するものである。
アナログ入力回路の構成を示す図であり、例えば特願平
1−18681号公報又は特願平1−18682号公報
に示された温度測定装置の入力回路に対応するものであ
る。
入力回路、3,4,5は調節計2の外部に設けられ、熱
電対15、測温抵抗体16、直流電圧を出力するセンサ
(以降、直流電圧出力センサと言う)17、直流電流を
出力するセンサ(以降、直流電流出力センサと言う)1
8の何れかが接続されるアナログ入力回路21における
3つの端子である。
増幅し、図示せぬA/D(Analog/Digital)変換器へ出力
するアンプ、7は端子5から入力された直流電圧又は直
流電流のアナログ信号を増幅し、A/D変換器へ出力す
るアンプ、8は端子4を基準にするためのグランド、9
は端子4と5との間にジャンパー端子10,11を介し
て接続され、端子4と5間に供給される直流電流を制限
する受信抵抗器、12は例えば図5に示すように、基板
13上に突き出たジャンパー端子10,11に挿入され
た場合に、ジャンパー端子10,11を接続状態とし、
ダミー端子10a,11aに挿入された場合に、ジャン
パー端子10,11を切断状態とする挿入子である。
何ら電源を必要とすることなく、その発生する熱起電力
を測定することにより、被測定物の温度を感知できるよ
うに構成され、端子3と4間にアナログ信号を入力する
ように接続される熱電対、16は定電流源から基準抵抗
器と測温抵抗器とに定電流を供給し、両抵抗器の抵抗値
の差を演算して被測定物の温度を求め、端子3,4及び
5間にアナログ信号を入力するように接続される3線式
の測温抵抗体である。
この測定値を直流電圧又は直流電流として出力する湿度
発信器などであり、端子3と4間に直流電圧を供給する
ように接続される直流電圧出力センサ、18は例えば湿
度発信器などであり、端子4と5間に直流電流を供給す
るように接続される直流電流出力センサである。
おける位置を、図6の調節計の機能ブロック構成図に示
す。図6において、20は図示せぬ交流電源に接続され
る電源回路、22はアナログ入力回路21を介して制御
部26に入力された上述した各種センサ15〜18から
のアナログ信号に対して、制御部26で演算された結果
を各種センサ15〜18へ出力するアナログ出力回路で
ある。
ぬ周辺機器からの状態変更の信号を制御部26へ出力す
るデジタル入力回路、24は各種センサ15〜18から
の入力に対して周辺機器に警報信号を出力して知らせる
デジタル出力回路、26は調節計2のコントロールを司
るCPUを備えた制御部、27は調節計2の状態を表示
する表示装置、28はデータを入力する入力キーであ
る。
図7において、30は図6に示した各回路20〜24及
び制御部26が収容された調節計2の本体ケース、31
は表示装置27及び入力キー28が設けられ、矢印32
で示す面で本体ケース30の前面にセットされる操作パ
ネルである。
れ、水平方向に3つの端子(カトマス端子)が配列され
てなる電源回路20の端子部、21aはアナログ入力回
路21の端子部、22aはアナログ出力回路22の端子
部、23aはデジタル入力回路23の端子部、24aは
デジタル出力回路24の端子部である。
々の端子を絶縁するための隔壁、35は各端子部20a
〜24aにおける個々の端子を構成するねじ、36は個
々のねじ35に対応して設けられ、信号線37の接続金
具38を挿入固定するための押さえ金具である。
2のアナログ入力回路21を、各種センサ15〜18を
1つの回路で接続できるように構成するマルチ化への方
向が進んでいる。これは、例えば調節計2のサイズがD
IN(ドイツ国家規格)サイズで決まっているため勝手
にサイズを大きくすることが不可能であり、ダウンサイ
ジング化が進んでいるためである。
めているが、そのような中で製品とのインタフェースと
して背面のカトマス端子で外部との信号のやり取りをす
るが、製品サイズが小さいため端子の数が限定されてし
まい、いかにして限られた端子で多くの機能を盛り込む
かが必要となっている。
ログ入力回路21で接続する場合、アナログ入力回路2
1が図4に示したように3つの端子を備えている場合
は、ジャンパー端子10,11を接続/切断状態とする
などの方法によるメカニカル切替、或いはマニュアル切
替を行わなければならない。
流電圧出力センサ17の何れかを接続する場合は、挿入
子12をダミー端子10a,11aに接続してジャンパ
ー端子10,11を切断状態とし、直流電流出力センサ
18を接続する場合は、挿入子12をジャンパー端子1
0,11に接続して接続状態とするが、このような切替
の都度、電源をオフにしなければならない。
は、例えば図8に符号41で示すアナログ入力回路のよ
うに4端子とする構成がある。即ち、アナログ入力回路
41に4つの端子43〜46を設け、端子43,45,
46にアンプ48,49,50を接続し、端子44にア
ース52を接続し、更に端子44と46間に受信抵抗器
53を接続した構成とする。しかし、このような構成の
場合、端子数が3つの場合に比べ多くなり全体が大きく
なる。
当するものを、例えば図9に示すようにDC24V電源
55および発振器58を用いて構成する場合を考える。
正しくは、発振器58からの信号出力端子59を入力端
子46に接続し、電源55のマイナス端子56を入力端
子44に接続するようになっている。
5のプラス端60を端子46に接続した場合、受信抵抗
器53が焼損することになる。これは、例えば受信抵抗
器53の抵抗値が100Ωで定格消費電力が0.5Wで
あるとすると、端子44,46間に印加可能な電圧は約
DC7Vであるが、配線ミスの場合、受信抵抗器53の
両端にDC24Vが印加されるので、24×24/10
0=5.76Wとなり、結果として受信抵抗器53が焼
損することになる。この場合、6W近い受信抵抗器を用
いればよいが、そのような高精度抵抗器は存在しない。
タを設ける方法があるが、この場合でも、直流電圧源5
5の電圧がリミッタのレベルを超えていればカバーでき
ない。例えば、図10に示すように、端子46とアンプ
50間に90Ω・1Wのダミー抵抗器62を接続し、端
子46及びアンプ50間とアース52との間に、2V・
2Wの定電圧ダイオード63を接続したとする。
行うと、端子44,46間に印加可能な電圧は10Vな
ので、リミッタ63の限界を超えた関連素子が焼損する
ことになる。
路は以上のように構成されているので、アナログ入力回
路21が3つの端子3〜5を備える場合、各種センサ1
5〜18を接続する際にメカニカル切替やマニュアル切
替などといった面倒な手順を行う必要があり、またメカ
ニカル切替の場合、寿命が伴うのでその際に正常な切替
が行えないなどの課題があった。
43〜46を備える場合は、その分、装置全体が大きく
なるなどの課題があった。
に直流電流出力センサ18を接続する場合に、配線ミス
を行うと接続端子44,46間の受信抵抗器53が焼損
し、また、リミッタ63を用いた場合でも直流電流出力
センサ18の直流電圧源55がリミッタ63のレベルを
超えていれば受信抵抗器53が焼損するなどの課題があ
った。
めになされたもので、全体を小型にすることができ、各
種センサを容易に接続変更することができ、直流電流を
出力するセンサの配線ミス時に過電流による受信抵抗器
の焼損を防止することができるアナログ入力回路を得る
ことを目的とする。
るアナログ入力回路は、3つの端子のうち第4センサが
接続される2つの端子間に、外部からの制御信号に応じ
てオン/オフする第1半導体スイッチと、抵抗器とを直
列に接続したものである。
路は、2つの端子間に、抵抗器と共に直列に接続され、
抵抗器に所定以上の電流が流れた場合に自己バイアスに
よりオフ方向にスイッチング動作する第2半導体スイッ
チを備えたものである。
路は、3つの端子のうち第4センサが接続される2つの
端子間に、抵抗器と共に直列に接続され、外部からの制
御信号の供給時に抵抗器に所定以上の電流が流れた場合
に自己バイアスによりオフ方向にスイッチング動作し、
制御信号の未供給時にオフする第3半導体スイッチを備
えたものである。
説明する。 実施の形態1.図1はこの発明の実施の形態1の調節計
における3端子型のアナログ入力回路の構成を示す図で
ある。但し、この図1において図4の従来例の各部に対
応する部分には同一符号を付す。
入力回路、3,4,5は調節計2の外部に設けられ、熱
電対(第1センサ)15、測温抵抗体(第2センサ)1
6、直流電圧出力センサ(第3センサ)17、直流電流
出力センサ(第4センサ)18の何れかが接続されるア
ナログ入力回路65における3つの端子である。
増幅し、図示せぬA/D変換器へ出力するアンプ、7は
端子5から入力された直流電圧又は直流電流のアナログ
信号を増幅し、A/D変換器へ出力するアンプ、8は端
子4を基準にするためのグランド、9は端子4と5との
間にFET(Field Effect Transistor )スイッチ(第1
半導体スイッチ)67と直列に接続され、端子4と5間
に供給される直流電流を制限する受信抵抗器(抵抗器)
である。
ー28の操作に応じて制御部26に用いられるCPUか
らの制御信号S1に応じてオン/オフし、オン時に受信
抵抗器9を端子4,5間に接続状態とし、オフ時に受信
抵抗器9を切り離し状態とするFETスイッチである。
何ら電源を必要とすることなく、その発生する熱起電力
を測定することにより、被測定物の温度を感知できるよ
うに構成され、端子3と4間にアナログ信号を入力する
ように接続される熱電対、16は定電流源から基準抵抗
器と測温抵抗器とに定電流を供給し、両抵抗器の抵抗値
の差を演算して被測定物の温度を求め、端子3,4及び
5間にアナログ信号を入力するように接続される3線式
の測温抵抗体である。
この測定値を直流電圧又は直流電流として出力する湿度
発信器などであり、端子3と4間に直流電圧を供給する
ように接続される直流電圧出力センサ、18は例えば湿
度発信器などであり、端子4と5間に直流電流を供給す
るように接続される直流電流出力センサである。
回路51に、熱電対15、測温抵抗体16、直流電圧出
力センサ17の何れかを接続する場合は、入力キー28
の操作によってCPUから制御信号S1が出力されない
ようにすることによってFETスイッチ67をオフとす
る。
場合は、入力キー28の操作によってCPUから制御信
号S1をFETスイッチ67のゲート端へ出力し、FE
Tスイッチ67をオンとする。このオンによって、受信
抵抗器9が端子4,5間に接続状態となって直流電流出
力センサ18から出力される直流電流が受信抵抗器9に
流れて所定値となる。
ば、アナログ入力回路65に入力される直流電流を制限
する受信抵抗器9を、入力キー28の操作によりオン/
オフするFETスイッチ67によって接続/切り離しが
できるようにしたので、回路全体を小型とできる3つの
端子3〜5を備えるタイプのアナログ入力回路65に、
各種センサ15〜18を簡単な操作で接続することがで
きる効果が得られる。
態2の調節計における2端子型のアナログ入力回路の構
成を示す図である。但し、この図2において図1の各部
に対応する部分には同一符号を付す。
18が接続されるアナログ入力回路、72は端子4,5
間に受信抵抗器9と直列接続され、そのソース端Sが受
信抵抗器9に、ドレイン端Dが端子5に、ゲート端Gが
固定電圧V1に接続されたFETスイッチ(第2半導体
スイッチ)である。
のDC24Vの直流電圧源、58は直流電流出力センサ
18の直流電圧源55に接続された発振器である。
直流電流出力センサ18を接続する場合、正しくは直流
電圧源55のマイナス端56を端子4に接続し、発振器
58の信号出力端59を端子5に接続する。この場合、
直流電流出力センサ18からの直流電流がFETスイッ
チ72を介して受信抵抗器9へ所定量流れる。
5のプラス端60が端子5に接続された際に、受信抵抗
器9に所定以上の電流が流れた場合、受信抵抗器9の両
端電圧が上昇し、この上昇に応じてFETスイッチ72
のゲート端Gとソース端Sとの間の電圧が減少し、この
結果、FETスイッチ72がオフ方向にスイッチング動
作することによって受信抵抗器9に流れる電流が制限さ
れる。
ば、受信抵抗器9に所定以上の電流が流れた場合、FE
Tスイッチ72がオフ方向にスイッチング動作すること
によりその電流を制限するようにしたので、電流の流れ
過ぎによって受信抵抗器9が焼損することがなくなる効
果が得られる。
態3の調節計における3端子型のアナログ入力回路の構
成を示す図である。但し、この図3において図1及び図
2の各部に対応する部分には同一符号を付す。
入力回路、77は端子4,5間に受信抵抗器9と直列接
続され、そのソース端Sが受信抵抗器9に、ドレイン端
Dが端子5に、ゲート端Gが抵抗器78を介して固定電
圧V1に接続されると共に、CPUの制御信号S1の出
力端に接続されたFETスイッチ(第3半導体スイッ
チ)である。
回路75に、熱電対15、測温抵抗体16、直流電圧出
力センサ17の何れかを接続する場合は、FETスイッ
チ77をオフとすることによって受信抵抗器9を端子
4,5間から切り離した状態とするが、これは、入力キ
ー28の操作によってCPUから制御信号S1が出力さ
れないようにする。
78を介してCPU方向にシンク電流が流れるので、F
ETスイッチ77のゲート端Gの電圧印加レベルがほぼ
0Vとなり、FETスイッチ77がオフとなる。
8を接続する場合は、入力キー28の操作によってCP
Uから制御信号S1をFETスイッチ77のゲート端G
に応じて向かって出力するようにする。但し、制御信号
S1の電圧と、抵抗器78を介した固定電圧V1による
電圧がほぼ同電位となるようにする。
がオンとなって直流電流が受信抵抗器9へ流れるように
なる。
場合に、実施の形態2で説明したように配線ミスによっ
て、受信抵抗器9に所定以上の電流が流れた場合、受信
抵抗器9の両端電圧が上昇し、この上昇に応じてFET
スイッチ77のゲート端Gとソース端Sとの間の電圧が
減少し、この結果、FETスイッチ77がオフ方向にス
イッチング動作することによって受信抵抗器9に流れる
電流が制限される。
ば、回路全体を小型に出来る3つの端子を備えるタイプ
のアナログ入力回路75に、各種センサ15〜18を容
易に接続変更することができ、電流の流れ過ぎによって
受信抵抗器9が焼損することを無くすことができる効果
が得られる。
れば、3つの端子のうち第4センサが接続される2つの
端子間に、外部からの制御信号に応じてオン/オフする
第1半導体スイッチと、抵抗器とを直列に接続して構成
したので、回路全体を小型とできる3つの端子を備える
タイプのアナログ入力回路に、各種センサを簡単な操作
で接続することができる効果がある。
間に、抵抗器と共に直列に接続され、抵抗器に所定以上
の電流が流れた場合に自己バイアスによりオフ方向にス
イッチング動作する第2半導体スイッチを備えて構成し
たので、電流の流れ過ぎによって抵抗器が焼損すること
がなくなる効果がある。
のうち第4センサが接続される2つの端子間に、抵抗器
と共に直列に接続され、外部からの制御信号の供給時に
抵抗器に所定以上の電流が流れた場合に自己バイアスに
よりオフ方向にスイッチング動作し、制御信号の未供給
時にオフする第3半導体スイッチを備えて構成したの
で、回路全体を小型に出来る3つの端子を備えるタイプ
のアナログ入力回路に、各種センサを容易に接続変更す
ることができ、電流の流れ過ぎによって抵抗器が焼損す
ることを無くすことができる効果がある。
子型のアナログ入力回路の構成を示す図である。
子型のアナログ入力回路の構成を示す図である。
子型のアナログ入力回路の構成を示す図である。
回路の構成を示す図である。
るための図である。
回路の構成を示す図である。
る場合の動作を説明するための図である。
路の受信抵抗器が焼損する場合の動作を説明するための
図である。
Claims (3)
- 【請求項1】 熱電対による第1センサ、測温抵抗体に
よる第2センサ、直流電圧を出力する第3センサ、直流
電流を出力する第4センサの何れかが接続され、各セン
サから出力されるアナログ信号が入力される3つの端子
を備えるアナログ入力回路において、上記3つの端子の
うち第4センサが接続される2つの端子間に、外部から
の制御信号に応じてオン/オフする第1半導体スイッチ
と、抵抗器とを直列に接続したことを特徴とするアナロ
グ入力回路。 - 【請求項2】 直流電流を出力する第4センサが接続さ
れ、そのセンサから出力されるアナログ信号が入力され
る2つの端子を備えるアナログ入力回路において、上記
2つの端子間に、抵抗器と共に直列に接続され、上記抵
抗器に所定以上の電流が流れた場合に自己バイアスによ
りオフ方向にスイッチング動作する第2半導体スイッチ
を備えたことを特徴とするアナログ入力回路。 - 【請求項3】 熱電対による第1センサ、測温抵抗体に
よる第2センサ、直流電圧を出力する第3センサ、直流
電流を出力する第4センサの何れかが接続され、各セン
サから出力されるアナログ信号が入力される3つの端子
を備えるアナログ入力回路において、上記3つの端子の
うち第4センサが接続される2つの端子間に、抵抗器と
共に直列に接続され、外部からの制御信号の供給時に上
記抵抗器に所定以上の電流が流れた場合に自己バイアス
によりオフ方向にスイッチング動作し、上記制御信号の
未供給時にオフする第3半導体スイッチを備えたことを
特徴とするアナログ入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20817397A JP3330853B2 (ja) | 1997-08-01 | 1997-08-01 | アナログ入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20817397A JP3330853B2 (ja) | 1997-08-01 | 1997-08-01 | アナログ入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1151778A true JPH1151778A (ja) | 1999-02-26 |
JP3330853B2 JP3330853B2 (ja) | 2002-09-30 |
Family
ID=16551877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20817397A Expired - Fee Related JP3330853B2 (ja) | 1997-08-01 | 1997-08-01 | アナログ入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3330853B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001066193A (ja) * | 1999-07-22 | 2001-03-16 | Webasto Thermosyst Internatl Gmbh | 熱電対測定信号の評価回路 |
JP2007201846A (ja) * | 2006-01-27 | 2007-08-09 | Meidensha Corp | アナログ入力装置 |
JP2007198946A (ja) * | 2006-01-27 | 2007-08-09 | Omron Corp | 入力回路および計測機器 |
JP2013535179A (ja) * | 2011-07-15 | 2013-09-09 | オートニクス コーポレーション | マルチ入力回路 |
-
1997
- 1997-08-01 JP JP20817397A patent/JP3330853B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001066193A (ja) * | 1999-07-22 | 2001-03-16 | Webasto Thermosyst Internatl Gmbh | 熱電対測定信号の評価回路 |
JP2007201846A (ja) * | 2006-01-27 | 2007-08-09 | Meidensha Corp | アナログ入力装置 |
JP2007198946A (ja) * | 2006-01-27 | 2007-08-09 | Omron Corp | 入力回路および計測機器 |
JP2013535179A (ja) * | 2011-07-15 | 2013-09-09 | オートニクス コーポレーション | マルチ入力回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3330853B2 (ja) | 2002-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5492482A (en) | Compact thermocouple connector | |
JPH03181867A (ja) | 信号処理回路及び変換器回路 | |
JP2014529075A (ja) | 差分電流センサ | |
JP2508929B2 (ja) | 加熱調理装置における測温回路 | |
US9753466B2 (en) | Signal determination apparatus and temperature determination apparatus | |
US20050099163A1 (en) | Temperature manager | |
JP3330853B2 (ja) | アナログ入力回路 | |
JP4350458B2 (ja) | 信号入力機器 | |
JP2002357484A (ja) | プログラマブルコントローラ、プログラマブルコントローラの測温抵抗体入力モジュール、測温信号形成方法及び測温信号形成用のプログラム | |
US5115188A (en) | Resistance sensor and switch | |
JP2569878B2 (ja) | 温度センサ回路の断線検知方法 | |
JP2539425Y2 (ja) | 温度測定入力回路 | |
KR100378358B1 (ko) | 체온측정 장치 | |
JP2004279171A (ja) | 入力回路および計測機器 | |
JP4641359B2 (ja) | フローセンサの異常判定装置 | |
JP4208486B2 (ja) | 温度測定装置 | |
JP4321167B2 (ja) | バーンアウト検出回路 | |
CN215865540U (zh) | 一种热电偶冷端补偿电路和热电偶测温*** | |
JP2004028612A (ja) | 抵抗温度素子の3線式/4線式併用測定回路 | |
JP2595858B2 (ja) | 温度測定回路 | |
JP2007178180A (ja) | 3線式温度測定の校正装置 | |
JP2008304203A (ja) | アナログ入力モジュールおよび機器 | |
JP2000088672A (ja) | センサ入力回路および計測器 | |
JP3437059B2 (ja) | アナログ出力/アラーム出力切換回路 | |
JP2007198946A (ja) | 入力回路および計測機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140719 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |